KR20070105185A - 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를구비하는 반도체 장치 및 그 제조 방법 - Google Patents

패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를구비하는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070105185A
KR20070105185A KR1020060037319A KR20060037319A KR20070105185A KR 20070105185 A KR20070105185 A KR 20070105185A KR 1020060037319 A KR1020060037319 A KR 1020060037319A KR 20060037319 A KR20060037319 A KR 20060037319A KR 20070105185 A KR20070105185 A KR 20070105185A
Authority
KR
South Korea
Prior art keywords
monitoring
pattern
patterns
protective
disposed
Prior art date
Application number
KR1020060037319A
Other languages
English (en)
Inventor
이원철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060037319A priority Critical patent/KR20070105185A/ko
Publication of KR20070105185A publication Critical patent/KR20070105185A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를 구비하는 반도체 장치 및 그 제조 방법을 제공한다. 이 장치는 반도체기판 상에 배치되는 모니터링 패턴, 모니터링 패턴의 상부에 배치되되 모니터링 패턴의 적어도 한 측벽에 외접하도록 정렬된 보호 패턴 및 보호 패턴 상에 배치되어 보호 패턴의 상부면을 노출시키는 모니터링 개구부를 구비하는 보호막을 구비한다.

Description

패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를 구비하는 반도체 장치 및 그 제조 방법{Semiconductor Device Having Monitoring Structure For Measuring Validity Of Patterning Process And Methods Of The Same}
도 1 및 도 2는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도이다.
도 4a 및 도 5a는 본 발명에 따른 모니터링 구조체에 의한 패터닝 공정의 유효성 측정 방법을 설명하기 위한 평면도들이다.
도 4b 및 도 5b는 본 발명에 따른 모니터링 구조체에 의한 패터닝 공정의 유효성 측정 방법을 설명하기 위한 공정단면도들이다.
도 6 내지 도 8은 본 발명의 변형된 실시예들에 따른 모니터링 구조체들을 설명하기 위한 평면도들이다.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를 구비하는 반도체 장치 및 그 제조 방법에 관한 것이다.
통상적인 반도체 장치의 제조 방법은, 외부 오염 물질 및 외부의 물리적 스트레스로부터 내부 전자소자들을 보호하기 위해, 최종 단계에서 반도체 장치의 상부면을 보호막으로 덮는 단계를 포함한다. 이후, 상기 외부 전자 장치와의 전기적 연결을 위해, 상기 보호막을 패터닝하여 본딩 패드의 상부면을 노출시키는 패드 개구부를 형성한다.
이러한 패드 개구부 형성 단계는 퓨즈가 배치되는 퓨즈 영역을 식각하는 공정으로 이용될 수 있다. 통상적으로, 상기 퓨즈는, 메모리 반도체 장치의 수율을 향상시키기 위해, 결함이 발생한 일부 회로를 정상적인 회로로 대체시킬 수 있도록 구성된다. 이러한 정상적인 회로로의 대체는 레이저를 이용하여 상기 퓨즈를 절단하는 단계를 포함하며, 이러한 레이저 결함 치유 공정을 위해 상기 퓨즈 영역의 절연막들은 식각되어 퓨즈 개구부를 형성한다. 상기 퓨즈 개구부는 상기 패드 개구부를 형성하는 단계를 이용하여 형성할 수 있다.
하지만, 상기 퓨즈 개구부가 과도하게 크게 형성되거나 상기 퓨즈로부터 오정렬되어 형성될 경우, 상기 퓨즈의 주변에 형성되는 가드링을 벗어날 수 있다. 이 경우, 반도체 장치는 고온, 고압 및 고습의 조건에서 수행되는 신뢰성 검사를 통과하기 어렵다. 따라서, 상기 퓨즈 개구부 형성 공정이 적절하게 수행되었는지를 평가하기 위한 방법이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를 구비하는 반도체 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를 구비하는 반도체 장치의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 패터닝 공정에서 개구부의 폭이 확장되거나 오정렬의 문제가 발생할 경우, 외부 단자에 연결된 모니터링 패턴이 식각되어 좁아진 단면적을 갖도록 구성된 모니터링 구조체를 제공한다. 이 모니터링 구조체는 반도체기판 상에 배치되는 모니터링 패턴을 포함하는 하부 금속 패턴들, 상기 하부 금속 패턴들 상부에 배치되되 상기 모니터링 패턴의 적어도 한 측벽에 외접하도록 정렬된 보호 패턴을 포함하는 상부 금속 패턴들 및 상기 상부 금속 패턴들을 덮되 상기 보호 패턴의 상부면을 노출시키는 모니터링 개구부를 구비하는 보호막을 구비한다.
본 발명의 일 실시예에 따르면, 상기 모니터링 패턴은 상기 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 1 모니터링 패턴 및 제 2 모니터링 패턴을 구비할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 보호 패턴은 서로 다른 두 방향에서 상기 보호막 및 층간절연막에 대한 패터닝 공정의 정렬 정확성을 모니터링할 수 있도록 서로 이격되어 배치되는 제 1 및 제 2 보호 패턴들을 구비한다. 이 경우, 상 기 모니터링 패턴은 상기 제 1 및 제 2 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 3 및 제 4 모니터링 패턴들을 구비할 수 있다. 이때, 상기 제 3 및 제 4 모니터링 패턴들은 서로 수직한 방향으로 배치되는 것이 바람직하다.
본 발명의 또다른 실시예에 따르면, 상기 보호 패턴은 서로 다른 두 방향에서 상기 보호막 및 층간절연막에 대한 패터닝 공정의 정렬 정확성을 모니터링할 수 있도록 서로 이격되어 배치되는 제 1 및 제 2 보호 패턴들을 구비한다. 이 경우, 상기 모니터링 패턴은 상기 제 1 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 5 및 제 6 모니터링 패턴들 및 상기 제 2 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 7 및 제 8 모니터링 패턴들을 구비할 수 있다. 이 경우, 상기 제 5 및 제 6 모니터링 패턴들은 상기 제 7 및 제 8 모니터링 패턴들에 대해 수직한 방향으로 배치되는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 패터닝 공정에서 개구부의 폭이 확장되거나 오정렬의 문제가 발생할 경우, 외부 단자에 연결된 모니터링 패턴이 식각되어 좁아진 단면적을 갖도록 구성된 모니터링 구조체를 구비하는 반도체 장치의 제조 방법을 제공한다. 이 방법은 반도체기판 상에 모니터링 패턴을 포함하는 하부 금속 패턴들을 형성하고, 상기 하부 금속 패턴들이 형성된 결과물 상에 층간절연막을 형성하고, 상기 층간절연막 상에 상기 모니터링 패턴의 적어도 한 측벽에 외접하도록 정렬된 보호 패턴을 포함하는 상부 금속 패턴들을 형성하고, 상기 상부 금속 패턴들이 형성된 결과물 상에 보호막을 형성한 후, 상기 보호막 및 층간절연막을 패터닝하여 상기 하부 금속 패턴들의 상부면을 노출시키는 퓨즈 개구 부 및 상기 보호 패턴의 상부면을 노출시키는 모니터링 개구부를 형성하는 단계를 포함한다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도들이다. 도 1 및 도 2에서, "제 1 영역"은 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체가 배치되는 영역의 단면을 도시하고, "제 2 영역"은 본딩 패드가 형성되는 영역의 단면을 도시한다. 도 3은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도로서, 상기 모니터링 구조체의 평면적 배치를 보여준다.
도 1 및 도 3을 참조하면, 반도체기판(도시하지 않음) 상에 하부 층간절연막(110)을 형성한 후, 그 결과물 상에 하부 금속 패턴들(120)을 형성한다. 상기 하부 층간절연막(110)과 상기 반도체기판 사이에는 트랜지스터들을 포함하는 하부 구조체들이 상에 배치된다. 이어서, 상기 하부 금속 패턴들(120)이 형성된 결과물 상에 상부 층간절연막(130)을 형성하고, 그 결과물 상에 상부 금속 패턴들(140)을 형성하고, 상기 상부 금속 패턴들이 형성된 결과물 상에 보호막(150)을 형성한다. 상기 보호막(150)은 실리콘 산화막, 실리콘 질화막 및 폴리이미드막 중의 적어도 한가지로 형성될 수 있다. 바람직하게는, 도시한 것처럼, 상기 보호막(150)은 차례로 적층된 실리콘 산화막(151), 실리콘 질화막(152) 및 폴리이미드막(153)으로 형성될 수 있다.
상기 하부 금속 패턴들(120)은 상기 하부 구조체들을 구성하는 도전 패턴들을 전기적으로 연결하기 위한 배선으로 사용되되, 본딩을 위한 패드(125), 패터닝 공정의 유효성을 측정하기 위한 모니터링 패턴(201, 202) 및 리페어를 위한 퓨즈(도시하지 않음)로도 사용될 수 있다. 또한, 상기 상부 금속 패턴들(140)은 상기 하부 금속 패턴들(120)을 전기적으로 연결시키는 배선으로 사용될 수 있으며, 상기 모니터링 구조체로 이용되는 보호 패턴(145)을 포함한다. 결과적으로, 상기 하부 금속 패턴들(120) 및 상기 상부 금속 패턴들(140)은 반도체 장치의 국소 배선 구조체(local interconnection structure)로 사용되며, 상기 보호 패턴(145)은 상기 모니터링 패턴(122)과 함께 본 발명의 모니터링 구조체를 구성한다. 본 발명에 따른 모니터링 구조체의 변형된 실시예들에 대해서는 아래에서 다시 상세하게 설명할 것이다.
도 2 및 도 3을 참조하면, 상기 보호막(150) 및 상기 상부 층간절연막(130)을 패터닝하여, 상기 패드(125)의 상부면을 노출시키는 패드 개구부(155) 및 상기 보호 패턴(145)의 상부면을 노출시키는 모니터링 개구부(156)를 형성한다. 상기 패드 개구부(155)는 오정렬에 따른 불량을 최소화하기 위해 상기 패드(125)보다 좁은 면적으로 형성될 수 있다. 이에 비해, 상기 모니터링 개구부(156)는 오정렬의 정도를 측정할 수 있도록, 도시한 것처럼, 상기 보호 패턴(145)과 같은 폭으로 형성되는 것이 바람직하다.
보다 구체적으로, 상기 패터닝 공정은 소정의 포토마스크를 사용하는 포토리소그래피 공정을 통해 상기 보호막(150) 상에 포토레지스트 패턴(도시하지 않음)을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 보호막(150) 및 상기 상부 층간절연막(130)을 식각하는 단계를 포함한다. 이때, 상기 보호막(150) 및 상기 상부 층간절연막(130)에 대한 식각 공정은 상기 하부 및 상부 금속 패턴들(120, 140)보다 상기 보호막(150) 및 상기 상부 층간절연막(130)을 더 빠 른 속도로 식각하는 식각 레서피를 사용하여 실시되며, 바람직하게는 이방성 식각의 방법으로 실시된다.
이때, 상기 패터닝 공정을 위한 포토마스크는 상기 모니터링 개구부(156) 및 상기 패드 개구부(155)를 정의하기 위한 차광막 패턴을 구비하며, 상기 차광막 패턴은 상기 포토레지스트 패턴이 상기 보호 패턴(145)과 동일한 폭의 개구부를 가질 수 있도록 설계된다. 이는 상기 모니터링 개구부(156)가 상기 보호 패턴(145)과 동일한 폭으로 형성되도록 설계됨을 의미한다.
하지만, 알려진 것처럼, 노광 공정에서 발생할 수 있는 다양한 공정적 편차에 의해, 상기 모니터링 개구부(156) 및 상기 패드 개구부(155)는 상기 상부 금속 패턴들(140)에 대해 오정렬되거나, 설계된 것보다 크거나 작은 폭으로 형성될 수 있다. 아래에서는, 이러한 공정적 편차가 본 발명에 따른 모니터링 구조체에 의해 어떻게 측정될 수 있는지에 대해 도 4a, 도 4b, 도 5a 및 도 5b를 참조하여 설명할 것이다.
도 4a를 참조하면, 상기 개구부들(155, 156)이 공정적인 변동에 의해 설계된 크기보다 크게 형성될 경우, 상기 모니터링 개구부(156)를 통해 상기 보호 패턴(145)의 마주보는 두 측벽들에 각각 외접하도록 형성된 제 1 및 제 2 모니터링 패턴들(201, 202)이 노출된다. (이 실시예에 따르면, 상기 제 1 및 제 2 모니터링 패턴들(201, 202)은 상기 모니터링 패턴을 구성한다.) 이 경우, 도 4b에 도시된 것처럼, 상기 제 1 및 제 2 모니터링 패턴들(201, 202)은 그 상부면이 식각되어 좁아진 단면적으로 갖게 된다. 이러한 모니터링 패턴(201, 202)의 단면적 감소는 전기 적 저항의 증가를 초래하기 때문에, 상기 보호막(150) 및 상부 층간절연막(130)을 패터닝하는 공정이 유효하게(즉, 설계에 부합하도록) 진행되었는지는 상기 제 1 및 제 2 모니터링 패턴들(201, 202)의 전기적 저항을 측정함으로써 확인할 수 있다. 이러한 전기적 측정이 가능하도록, 상기 제 1 및 제 2 모니터링 패턴(201, 202)의 양단에는 소정의 출력 패드들(도시하지 않음)에 전기적으로 연결된다.
도 5a를 참조하면, 사진 공정에서의 오정렬의 결과로서, 상기 개구부들(155, 156)이 설계된 위치에서 벗어날 경우, 상기 모니터링 개구부(156)는 상기 보호 패턴(145)의 마주보는 두 측벽들에 각각 외접하도록 배치된 제 1 및 제 2 모니터링 패턴들(201, 202)을 비대칭적으로 노출시키게 된다. 그 결과, 도 5b에 도시된 것처럼, 상기 패터닝 공정에서, 상기 제 1 모니터링 패턴(201)은 식각되지 않고, 상기 제 2 모니터링 패턴(202) 만이 식각되며, 이러한 식각의 결과는 상기 제 2 모니터링 패턴(202)의 전기적 저항이 상기 제 1 모니터링 패턴(201)의 전기적 저항보다 커지게 만든다. 따라서, 상기 제 1 및 제 2 모니터링 패턴들(201, 202)의 전기적 저항을 비교하면, 상기 사진 공정에서 오정렬이 발생하였는지를 확인할 수 있다.
도 6 내지 도 8은 본 발명의 변형된 실시예들에 따른 모니터링 구조체들을 설명하기 위한 평면도들이다. 논의의 간략함을 위해, 앞서 설명한 실시예와 중복되지 않는 기술적 특징들에 대해서만 아래에서 설명할 것이다.
도 6을 참조하면, 이 실시예에 따른 모니터링 패턴(200)은 단절되는 영역 없이 'ㄷ'자 모양을 가지면서, 상기 보호 패턴(140)의 세 측면에 외접하도록 배치된다. 이 경우에도, 공정적인 변동에 따른 전기적 저항의 변화는 앞서 도 4a 및 도 5a를 참조하여 설명한 것과 동일한 방식으로 측정될 수 있다.
도 7 및 도 8을 참조하면, 이 실시예들에 따른 반도체 장치는 실질적으로 동일한 구조를 갖는 제 1 모니터링 구조체와 제 2 모니터링 구조체를 구비하되, 상기 제 2 모니터링 구조체는 상기 제 1 모니터링 구조체에 대해 90도 회전된 방향으로 배치된다. (이때, '실질적으로 동일한 구조'라는 것은, 당업자적인 견지에서 볼 때, 앞서 도 4a 및 도 5a를 참조하여 설명한 측정 메커니즘을 저해하지 않는 범위 내에서 선택할 수 있는 용이한 설계적 변경 사항들을 제외한 기술적 특징들을 동일하게 갖는다는 것을 의미한다.)
구체적으로, 상기 제 1 모니터링 구조체는 앞서 도 3 또는 도 6에 도시된 것과 동일할 수 있다. 이 경우 상기 제 2 모니터링 구조체는 도 7 및 도 8에 도시된 것처럼 상기 보호 패턴(즉, 도 3의 140)(이하, 제 1 보호 패턴)을 90도 회전시킨 것과 실질적으로 동일한 또다른 보호 패턴(이하, 제 2 보호 패턴)(142) 및 상기 제 1 및 제 2 모니터링 패턴들(201, 202)을 상기 제 2 보호 패턴(142)의 경우와 동일한 방향으로 90도 회전시킨 제 3 및 제 4 모니터링 패턴들(203, 204)을 구비한다. 이에 더하여, 상기 제 2 모니터링 구조체에는, 상기 제 2 보호 패턴(142)과 동일한 폭을 갖는 모니터링 개구부(156)가 형성된다. 이때, 상기 제 3 및 제 4 모니터링 패턴들(203, 204)은, 앞서 설명한 실시예에서와 동일하게, 상기 제 2 보호 패턴(142)의 외측벽에 외접하도록 배치된다.
이 경우, 공정적인 변동에 따른 전기적 저항의 변화는 앞서 도 4a 및 도 5a를 참조하여 설명한 것과 동일한 방식으로 측정될 수 있다. 이에 더하여, 제 1 및 제 2 모니터링 구조체들이 서로 90도 회전된 구성을 가지면서 배치된다는 점에서, 사진 공정에서 발생할 수 있는 오정렬을 2차원적으로 측정할 수 있다. 구체적으로, 제 1 방향(예를 들면, x 방향)의 오정렬이 제 1 모니터링 구조체에 의해 측정될 수 있다면, 제 2 모니터링 구조체는 이에 수직한 제 2 방향(즉, y 방향)의 오정렬을 측정하는 것을 가능하게 한다. 그 결과, 패터닝하는 공정이 유효하게(즉, 설계에 부합하도록) 진행되었는지를 보다 정확하게 측정할 수 있다.
본 발명에 따르면, 패드 및 퓨즈 개구부를 형성하기 위한 패터닝 공정이 유효하게 진행되지 않을 경우, 전기적 저항의 변화가 발생되도록 구성된 모니터링 구조체를 제공한다. 상기 모니터링 구조체는 상기 패터닝 공정에서 개구부의 폭이 확장되거나 오정렬의 문제가 발생할 경우, 외부 단자에 연결된 모니터링 패턴이 식각되어 좁아진 단면적을 갖도록 구성된다. 그 결과, 상기 모니터링 패턴의 전기적 저항을 측정함으로써 상기 패터닝 공정이 유효하게 진행되었는지를 평가할 수 있다.

Claims (10)

  1. 반도체기판 상에, 모니터링 패턴을 포함하는 하부 금속 패턴들을 형성하는 단계;
    상기 하부 금속 패턴들이 형성된 결과물 상에, 층간절연막을 형성하는 단계;
    상기 층간절연막 상에, 상기 모니터링 패턴의 적어도 한 측벽에 외접하도록 정렬된 보호 패턴을 포함하는 상부 금속 패턴들을 형성하는 단계;
    상기 상부 금속 패턴들이 형성된 결과물 상에, 보호막을 형성하는 단계; 및
    상기 보호막 및 층간절연막을 패터닝하여, 상기 하부 금속 패턴들의 상부면을 노출시키는 퓨즈 개구부 및 상기 보호 패턴의 상부면을 노출시키는 모니터링 개구부를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 모니터링 패턴은 상기 보호 패턴의 마주보는 두 측벽들에 외접하도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 모니터링 패턴은 상기 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 1 모니터링 패턴 및 제 2 모니터링 패턴을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 보호 패턴은 서로 다른 두 방향에서 상기 보호막 및 층간절연막에 대한 패터닝 공정의 정렬 정확성을 모니터링할 수 있도록 서로 구별되는 제 1 및 제 2 보호 패턴들을 구비하고,
    상기 모니터링 패턴은 상기 제 1 및 제 2 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 3 및 제 4 모니터링 패턴들을 구비하되, 상기 제 3 및 제 4 모니터링 패턴들은 서로 수직한 방향으로 배치되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 보호 패턴은 서로 다른 두 방향에서 상기 보호막 및 층간절연막에 대한 패터닝 공정의 정렬 정확성을 모니터링할 수 있도록 서로 구별되는 제 1 및 제 2 보호 패턴들을 구비하고,
    상기 모니터링 패턴은 상기 제 1 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 5 및 제 6 모니터링 패턴들 및 상기 제 2 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 7 및 제 8 모니터링 패턴들을 구비하되, 상기 제 5 및 제 6 모니터링 패턴들은 상기 제 7 및 제 8 모니터링 패턴들에 대해 수직한 방향으로 배치되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 보호막 및 층간절연막을 패터닝하는 단계는
    소정의 포토 마스크를 사용하는 포토 리소그래피 공정을 통해, 상기 보호막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 사용하여, 상기 보호막 및 층간절연막을 식각하는 단계를 포함하되,
    상기 포토 마스크는 상기 모니터링 개구부 및 퓨즈 개구부를 정의하는 차광막 패턴을 구비하고, 상기 차광막 패턴은 상기 포토레지스트 패턴이 상기 보호 패턴과 동일한 폭의 개구부를 가질 수 있도록 설계되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체기판 상에 배치되는, 모니터링 패턴을 포함하는 하부 금속 패턴들;
    상기 하부 금속 패턴들 상부에 배치되되, 상기 모니터링 패턴의 적어도 한 측벽에 외접하도록 정렬된 보호 패턴을 포함하는 상부 금속 패턴들; 및
    상기 상부 금속 패턴들을 덮되, 상기 보호 패턴의 상부면을 노출시키는 모니터링 개구부를 구비하는 보호막을 구비하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 모니터링 패턴은 상기 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 1 모니터링 패턴 및 제 2 모니터링 패턴을 구비하는 것을 특징으 로 하는 반도체 장치.
  9. 제 7 항에 있어서,
    상기 보호 패턴은 서로 다른 두 방향에서 상기 보호막 및 층간절연막에 대한 패터닝 공정의 정렬 정확성을 모니터링할 수 있도록 서로 이격되어 배치되는 제 1 및 제 2 보호 패턴들을 구비하고,
    상기 모니터링 패턴은 상기 제 1 및 제 2 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 3 및 제 4 모니터링 패턴들을 구비하되, 상기 제 3 및 제 4 모니터링 패턴들은 서로 수직한 방향으로 배치되는 것을 특징으로 하는 반도체 장치.
  10. 제 7 항에 있어서,
    상기 보호 패턴은 서로 다른 두 방향에서 상기 보호막 및 층간절연막에 대한 패터닝 공정의 정렬 정확성을 모니터링할 수 있도록 서로 이격되어 배치되는 제 1 및 제 2 보호 패턴들을 구비하고,
    상기 모니터링 패턴은 상기 제 1 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 5 및 제 6 모니터링 패턴들 및 상기 제 2 보호 패턴의 마주보는 두 측벽들에 각각 외접하도록 배치되는 제 7 및 제 8 모니터링 패턴들을 구비하되, 상기 제 5 및 제 6 모니터링 패턴들은 상기 제 7 및 제 8 모니터링 패턴들에 대해 수직한 방향으로 배치되는 것을 특징으로 하는 반도체 장치.
KR1020060037319A 2006-04-25 2006-04-25 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를구비하는 반도체 장치 및 그 제조 방법 KR20070105185A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060037319A KR20070105185A (ko) 2006-04-25 2006-04-25 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를구비하는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060037319A KR20070105185A (ko) 2006-04-25 2006-04-25 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를구비하는 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070105185A true KR20070105185A (ko) 2007-10-30

Family

ID=38818782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037319A KR20070105185A (ko) 2006-04-25 2006-04-25 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를구비하는 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070105185A (ko)

Similar Documents

Publication Publication Date Title
US6849957B2 (en) Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
US8274166B2 (en) Semiconductor device and method of manufacturing the same
US7732105B2 (en) Photomask with overlay mark and method of fabricating semiconductor device
JP4472232B2 (ja) 半導体装置の製造方法
US8519389B2 (en) Semiconductor device, method of manufacturing the same, and method of designing the same
SG183639A1 (en) A semiconductor device comprising a die seal having an integrated alignment mark
JP2008066381A (ja) 半導体装置及びその製造方法
US7253436B2 (en) Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
US7595557B2 (en) Semiconductor device and manufacturing method thereof
JP2006140276A (ja) 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
KR20070105185A (ko) 패터닝 공정의 유효성을 측정하기 위한 모니터링 구조체를구비하는 반도체 장치 및 그 제조 방법
WO2006098023A1 (ja) 半導体装置及びその製造方法
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US20080242104A1 (en) Semiconductor device, method of manufacturing thereof and mask for dividing exposure
US6713883B1 (en) Mask set for compensating a misalignment between patterns
US8492763B2 (en) Semiconductor device including an edge seal and plural pad pieces
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
JP2005166900A (ja) 半導体装置及びその製造方法
JP2010114130A (ja) 半導体装置及びその製造方法
US20160351456A1 (en) Test pattern structure for monitoring semiconductor fabrication process
KR100698750B1 (ko) 오버레이 마크를 포함하는 반도체 소자 및 그 제조방법
JP4845005B2 (ja) 半導体装置及びその製造方法
CN115547980A (zh) 多层内连线结构及其制造方法
JPH07302824A (ja) パターン層の位置測定方法並びにテストパターン層及びその形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination