KR20070104961A - A gate driver and a method for repairing the same - Google Patents

A gate driver and a method for repairing the same Download PDF

Info

Publication number
KR20070104961A
KR20070104961A KR1020060036621A KR20060036621A KR20070104961A KR 20070104961 A KR20070104961 A KR 20070104961A KR 1020060036621 A KR1020060036621 A KR 1020060036621A KR 20060036621 A KR20060036621 A KR 20060036621A KR 20070104961 A KR20070104961 A KR 20070104961A
Authority
KR
South Korea
Prior art keywords
output
protrusions
line
lines
repair
Prior art date
Application number
KR1020060036621A
Other languages
Korean (ko)
Inventor
전민두
윤수영
최승찬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060036621A priority Critical patent/KR20070104961A/en
Publication of KR20070104961A publication Critical patent/KR20070104961A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

A gate driving circuit and a repair method thereof are provided to increase a success rate of laser welding for connecting the plurality of lines by forming at least two welding point at which a plurality of lines are intersected each other in a gate driving circuit. A shift resistor(SR) has at least one output line(241a). At least one first protruding portions protrude from one side of each of the output lines. One or more output repair lines(222a,222b,222c) are arranged to intersect the respective output lines. At least one second protruding units protrude from one sides of the output repair lines, and overlap the first protruding portions, respectively. At least one third protruding portions protrude from other sides of the output lines, respectively. At least one fourth protruding portions protrude from other sides of the output repair lines, respectively.

Description

게이트 구동회로 및 이의 리페어 방법{A gate driver and a method for repairing the same}Gate driver circuit and repair method thereof {A gate driver and a method for repairing the same}

도 1은 종래의 쉬프트 레지스터를 나타낸 도면.1 is a diagram illustrating a conventional shift register.

도 2는 본 발명의 제 1 실시예에 따른 게이트 구동회로를 나타낸 도면.2 shows a gate driving circuit according to a first embodiment of the present invention;

도 3은 레이저 웰딩이 수행된 일례를 설명하기 위한 도면.3 is a view for explaining an example in which laser welding is performed.

도 4는 본 발명의 제 2 실시예에 따른 레이저 웰딩을 수행하기 위해 형성된 웰딩 포인트를 설명하기 위한 도면.4 is a view for explaining a welding point formed to perform laser welding according to a second embodiment of the present invention.

도 5는 도 4에 도시된 웰딩 포인트의 또 다른 구성을 설명하기 위한 도면.5 is a view for explaining another configuration of the welding point shown in FIG.

도 6은 도 4에 도시된 웰딩 포인트의 또 다른 구성을 설명하기 위한 도면.6 is a view for explaining still another configuration of the welding point shown in FIG.

*도면의 주요부분에 대한 부호의 설명** Description of symbols for main parts of the drawings *

241a : 출력라인 222a : 제 1 출력 리페어 라인241a: output line 222a: first output repair line

222b : 제 2 출력 리페어 라인 222c : 제 3 출력 리페어 라인222b: second output repair line 222c: third output repair line

401a 내지 401c : 제 1 웰딩 포인트401a to 401c: first welding point

402a 내지 402c : 제 2 웰딩 포인트402a to 402c: second welding point

403a 내지 403c : 제 3 웰딩 포인트403a to 403c: third welding point

본 발명은 서로 교차되도록 형성된 배선에 적어도 두개의 웰딩 포인트(welding point)를 형성함으로써, 이를 연결하기 위한 레이저 웰딩(laser welding)공정의 성공률을 높이고, 연결 불량시 리페어(repair)률을 향상시킬 수 있는 게이트 구동회로 및 이의 리페어 방법에 관한 것이다. According to the present invention, at least two welding points are formed on wires formed to intersect with each other, thereby increasing the success rate of a laser welding process for connecting them, and improving a repair rate in the case of a poor connection. The present invention relates to a gate driving circuit and a repair method thereof.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which pixel regions are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다. In the liquid crystal panel, a plurality of gate lines and a plurality of data lines are arranged to cross each other, and a pixel region is positioned in an area defined by vertical crossings of the gate lines and the data lines. Pixel electrodes and a common electrode for applying an electric field to each of the pixel regions are formed in the liquid crystal panel.

상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.Each of the pixel electrodes is connected to the data line via a source terminal and a drain terminal of a thin film transistor (TFT) which is a switching element. The thin film transistor is turned on by a scan pulse applied to a gate terminal via the gate line, so that the data signal of the data line is charged to the pixel voltage.

한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다. The driving circuit may include a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for supplying a control signal for controlling the gate driver and the data driver, and a liquid crystal display device. It is provided with a power supply for supplying a variety of driving voltages used in.

상기 타이밍 콘트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버에 화소데이터 신호를 공급한다. 그리고, 상기 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL) 등과 같은 구동전압들을 생성한다. 그리고, 상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.The timing controller controls driving timing of the gate driver and the data driver and supplies a pixel data signal to the data driver. The power supply unit boosts or decompresses an input power to generate driving voltages such as a common voltage VCOM, a gate high voltage signal VGH, and a gate low voltage signal VGL required by the liquid crystal display. The gate driver sequentially supplies scan pulses to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a pixel voltage signal to each of the data lines whenever a scan pulse is supplied to any one of the gate lines. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the pixel voltage signal for each liquid crystal cell.

여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 게이트 구동회로를 구비한다. 일반적으로 상기 게이트 구동회로는 쉬프트 레지스터를 구비한다. Here, the gate driver includes a gate driving circuit to sequentially output the scan pulses as described above. In general, the gate driving circuit includes a shift register.

이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.This will be described in more detail with reference to the accompanying drawings.

도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.1 is a diagram illustrating a conventional shift register.

종래의 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지(ST101 내지 ST10n+1)를 포함한다. 더미 스테이지(ST101n+1)를 제외한 나머지 스테이지(ST101 내지 ST10n+1)는 차례로 스캔펄스를 출력하여 표시부에 구비된 게이트 라 인들에 공급한다.The conventional shift register includes a plurality of stages ST101 to ST10n + 1 that are dependently connected to each other. The remaining stages ST101 to ST10n + 1 except for the dummy stage ST101n + 1 sequentially output scan pulses and supply the scan pulses to the gate lines of the display unit.

한편, 각 스테이지(ST101 내지 ST10n+1)는 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블되고, 다음단에 위치한 스테이지로부터의 스캔펄스를 공급받아 디스에이블된다.On the other hand, each of the stages ST101 to ST10n + 1 is enabled by receiving scan pulses from the stage located at the front end thereof, and is disabled by receiving the scan pulses from the stage located at the next stage.

이와 같은 동작을 위해 각 스테이지(ST101 내지 ST10n)는 3개의 출력라인(141a, 141b, 141c)을 갖는다. For this operation, each stage ST101 to ST10n has three output lines 141a, 141b, and 141c.

즉, 각 제 1 출력라인(141a)은 해당 스테이지와 해당 게이트 라인간을 전기적으로 연결하며, 각 제 2 출력라인(141b)은 상기 제 1 출력라인(141a)과 다음단 스테이지간을 전기적으로 연결하며, 그리고 각 제 3 출력라인(141c)은 상기 제 1 출력라인(141a)과 이전단 스테이지간을 전기적으로 연결한다.That is, each first output line 141a electrically connects between the stage and the corresponding gate line, and each second output line 141b electrically connects between the first output line 141a and the next stage. Each third output line 141c electrically connects the first output line 141a and the previous stage.

한편, 상기 스테이지들(ST101 내지 ST10n+1) 중 어느 하나에 불량이 발생하여 동작불능 일 때, 상기 동작불능 상태인 스테이지의 후단에 위치한 모든 스테이지들은 출력을 발생할 수 없게된다.On the other hand, when one of the stages ST101 to ST10n + 1 fails and becomes inoperable, all stages located at the rear of the inoperable state cannot generate output.

예를들어, 도 1에 도시된 바와 같이, 제 3 스테이지(ST103)에 불량이 발생하여 상기 제 3 스테이지(ST103)가 동작불능인 경우 상기 제 3 스테이지(ST103)로부터는 스캔펄스가 출력되지 않는다. For example, as shown in FIG. 1, when a failure occurs in the third stage ST103 and the third stage ST103 is inoperable, scan pulses are not output from the third stage ST103. .

여기서, 이 제 3 스테이지(ST103)의 바로 후단에 위치한 제 4 스테이지(ST104)는 상기 제 3 스테이지(ST103)로부터의 스캔펄스를 스타트 펄스로서 공급받아 인에이블되는데, 이와 같이 상기 제 3 스테이지(ST103)가 동작불능 상태가 되면 상기 제 4 스테이지(ST104)는 인에이블되지 못한다. 따라서, 상기 제 4 스테이 지(ST104)도 스캔펄스를 출력할 수 없다.Here, the fourth stage ST104 located immediately after the third stage ST103 is enabled by receiving the scan pulse from the third stage ST103 as a start pulse, and thus the third stage ST103. ) Becomes inoperable, the fourth stage ST104 is not enabled. Therefore, the fourth stage ST104 may not output the scan pulse.

또한, 상기 제 4 스테이지(ST104)의 바로 후단에 위치한 제 5 스테이지는 상기 제 4 스테이지(ST104)로부터의 스캔펄스를 스타트 펄스로서 공급받아 인에이블되는데, 이와 같이 상기 제 4 스테이지(ST104)가 스캔펄스를 출력하지 못하므로 상기 제 5 스테이지도 인에이블되지 못한다.In addition, the fifth stage located immediately after the fourth stage ST104 is enabled by receiving the scan pulse from the fourth stage ST104 as a start pulse. Thus, the fourth stage ST104 is scanned. Since the pulse is not outputted, the fifth stage is also not enabled.

이와 같은 원리로, 나머지 제 6 스테이지부터 제 n 스테이지(ST10n)도 전부 스캔펄스를 출력할 수 없게된다. In this manner, all the sixth to nth stages ST10n cannot output scan pulses.

따라서, 상기 불량이 발생한 제 3 스테이지(ST103)부터 제 n 스테이지(ST10n)에 접속된 제 3 내지 제 n 게이트 라인이 구동되지 못한다. 결국, 상기 제 3 내지 제 n 게이트 라인에 접속된 화소셀들이 화상을 표시하지 못하게 되는 문제점이 발생한다. Therefore, the third to nth gate lines connected to the nth stage ST10n from the third stage ST103 where the failure occurs may not be driven. As a result, a problem arises in that the pixel cells connected to the third to nth gate lines do not display an image.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 동작불능 상태의 스테이지를 대체할 수 있는 다수의 보조 스테이지를 구비하여 상기 동작불능 상태의 스테이지를 복구할 수 있는 게이트 구동회로 및 이의 구동방법을 제공함과 더불어 서로 교차되도록 형성된 다수의 배선에 적어도 두개의 웰딩 포인트(welding point)를 형성하여, 이를 연결하기 위한 레이저 웰딩(laser welding)시 성공률을 증가시키도록 한다. 또한, 상기 배선간의 연결불량시 리페어(repair)률을 증가시킴으로써, 액정 표시장치의 제조공정시 그 수율을 향상시킬 수 있는 게이트 구동회로 및 이의 리페어 방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and provides a gate driving circuit and a driving method thereof capable of recovering the stage of the inoperable state by providing a plurality of auxiliary stages that can replace the stage in the inoperative state. In addition, at least two welding points are formed on a plurality of wires formed to intersect with each other, thereby increasing a success rate during laser welding for connecting them. In addition, it is an object of the present invention to provide a gate driving circuit and a repair method thereof that can improve the yield in the manufacturing process of a liquid crystal display device by increasing the repair rate when the connection between the wirings is poor.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 게이트 구동회로는, 적어도 하나의 출력라인을 갖는 쉬프트 레지스터; 상기 각 출력라인의 일측으로부터 돌출된 적어도 하나의 제 1 돌출부; 상기 각 출력라인과 교차하도록 배열된 적어도 하나의 출력 리페어 라인; 및 상기 각 출력 리페어 라인의 일측으로부터 돌출되며, 상기 각 제 1 돌출부와 중첩되는 적어도 하나의 제 2 돌출부를 포함하여 구성됨을 특징으로 한다. A gate driving circuit according to the present invention for achieving the above object, the shift register having at least one output line; At least one first protrusion protruding from one side of each output line; At least one output repair line arranged to intersect the output lines; And at least one second protrusion protruding from one side of each of the output repair lines and overlapping the first protrusions.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 게이트 구동회로의 리페어 방법은 적어도 하나의 출력라인을 갖는 쉬프트 레지스터와, 상기 각 출력라인의 일측으로부터 돌출된 적어도 하나의 제 1 돌출부와, 상기 각 출력라인과 교차하도록 배열된 적어도 하나의 출력 리페어 라인과, 그리고 상기 각 출력 리페어 라인의 일측으로부터 돌출되며, 상기 각 제 1 돌출부와 중첩되는 적어도 하나의 제 2 돌출부를 포함하여 구성됨을 특징으로 하는 게이트 구동회로의 리페어 방법에 있어서, 상기 각 출력라인과 상기 각 출력 리페어 라인간의 교차부분에 웰딩공정을 수행하는 단계; 상기 각 교차부분이 전기적으로 연결되었는지 확인하는 단계; 및 상기 확인 결과에 따라 상기 각 제 1 및 제 2 돌출부간에 웰딩공정을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 한다. In addition, a repair method of a gate driving circuit according to the present invention for achieving the above object includes a shift register having at least one output line, at least one first protrusion protruding from one side of each output line, At least one output repair line arranged to intersect with each output line, and at least one second protrusion protruding from one side of each output repair line and overlapping with each of the first protrusions CLAIMS 1. A repairing method of a gate driving circuit, comprising: performing a welding process at an intersection between each output line and each output repair line; Confirming that each intersection is electrically connected; And performing a welding process between each of the first and second protrusions according to the checking result.

이하, 첨부된 도면을 참조하여 본 발명의 제 1 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다. Hereinafter, a gate driving circuit according to a first embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제 1 실시예에 따른 게이트 구동회로를 나타낸 도면이다.2 is a diagram illustrating a gate driving circuit according to a first embodiment of the present invention.

본 발명의 실시예에 따른 게이트 구동회로는, 도 2에 도시된 바와 같이, 다수의 제 1 출력라인(241a)을 갖는 쉬프트 레지스터(SR)와, 상기 제 1 출력라인(241a)과 교차하도록 배열된 제 1, 제 2, 및 제 3 출력 리페어 라인(222a, 222b, 222c)과, 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)를 전송하는 제 1 내지 제 4 클럭전송라인들(288a 내지 288d)과, 상기 제 1 내지 제 4 클럭전송라인들(288a 내지 288d)과 교차하도록 배열된 클럭 리페어 라인(266)과, 상기 제 1 내지 제 3 출력 리페어 라인들(222a, 222b, 222c) 및 클럭 리페어 라인(266)에 접속된 보조 스테이지(270)를 포함한다. As shown in FIG. 2, the gate driving circuit according to an exemplary embodiment of the present invention is arranged to intersect the shift register SR having a plurality of first output lines 241a and the first output line 241a. First, second, and third output repair lines 222a, 222b, and 222c, and first to fourth clock transmission lines for transmitting first to fourth clock pulses CLK1 to CLK4 having a phase difference. 288a through 288d, a clock repair line 266 arranged to intersect the first through fourth clock transmission lines 288a through 288d, and the first through third output repair lines 222a, 222b, and 222c. And the auxiliary stage 270 connected to the clock repair line 266.

여기서, 상기 다수의 출력라인(241a), 클럭전송라인(288a 내지 288d), 및 클럭 리페어 라인(222a, 222b, 222c)에서 상기 레이저 웰딩이 수행되어야 하는 교차부분(281a,281b,281c,283)에는 적어도 두개의 웰딩 포인트가 형성되어있다. Here, the intersections 281a, 281b, 281c, and 283 in which the laser welding is to be performed on the plurality of output lines 241a, the clock transmission lines 288a to 288d, and the clock repair lines 222a, 222b, and 222c. At least two welding points are formed.

여기서, 상기 쉬프트 레지스터(SR)는 제 1 내지 제 n 스테이지(ST201 내지 ST20n), 그리고 더미 스테이지(ST20n+1)를 구비한다. 상기 각 스테이지(ST201 내지 ST20n+1)는 제 1 스테이지(ST201)부터 더미 스테이지(ST20n+1) 순서로 차례로 스캔펄스를 출력하여 액정패널의 표시부(200)에 공급한다. 여기서, 상기 더미 스테이지(ST20n+1)를 제외한 제 1 내지 제 n 스테이지(ST201 내지 ST20n)는 자신으로부터 출력된 스캔펄스를 상기 표시부(200)에 구비된 해당 게이트 라인에 공급한다. 따라서, 상기 각 게이트 라인(GL1 내지 GLn)은 제 1 게이트 라인(GL1)부터 제 n 게이트 라인(GLn) 순서로 차례로 구동된다. Here, the shift register SR includes first to nth stages ST201 to ST20n and a dummy stage ST20n + 1. The stages ST201 to ST20n + 1 output scan pulses in order from the first stage ST201 to the dummy stage ST20n + 1 and supply them to the display unit 200 of the liquid crystal panel. Here, the first to nth stages ST201 to ST20n except for the dummy stage ST20n + 1 supply scan pulses output from the first stage to the corresponding gate line provided in the display unit 200. Therefore, the gate lines GL1 to GLn are sequentially driven in order from the first gate line GL1 to the nth gate line GLn.

이와 같은 상기 스테이지들(ST201 내지 ST20n+1)은 자신으로부터 전단에 위 치한 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, 자신으로부터 후단에 위치한 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다. 그리고, 인에이블된 각 스테이지는 위상차를 갖는 적어도 2종의 클럭펄스들 중 어느 하나를 입력받아 이를 해당 게이트 라인에 스캔펄스로서 공급한다. 반대로, 디스에이블된 각 스테이지는 오프 전압원을 출력하고 이를 해당 게이트 라인에 공급함으로써, 상기 해당 게이트 라인을 비활성화시킨다. These stages ST201 to ST20n + 1 are enabled in response to the scan pulse from the stage positioned at the front end from the stage, and are disabled in response to the scan pulse from the stage located at the rear end from the stage. Each enabled stage receives one of at least two clock pulses having a phase difference and supplies it as a scan pulse to a corresponding gate line. In contrast, each disabled stage deactivates the corresponding gate line by outputting an off voltage source and supplying it to the corresponding gate line.

예를들어, 제 2 스테이지(ST202)는 제 1 스테이지(ST201)로부터의 제 1 스캔펄스에 응답하여 인에이블되고, 제 3 스테이지(ST203)로부터의 제 3 스캔펄스에 응답하여 디스에이블된다. 이 인에이블된 제 2 스테이지(ST202)는 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 제 2 클럭펄스(CLK2)를 공급받아 이를 제 2 게이트 라인(GL2)에 제 2 스캔펄스로서 공급한다. For example, the second stage ST202 is enabled in response to the first scan pulse from the first stage ST201 and is disabled in response to the third scan pulse from the third stage ST203. The enabled second stage ST202 receives the second clock pulse CLK2 among the first to fourth clock pulses CLK1 to CLK4 having a phase difference, and then scans the second clock line CLK2 to the second gate line GL2. Supply as a pulse.

이와 같은 동작을 위해, 상기 제 1 스테이지(ST201) 및 더미 스테이지(ST20n+1)를 제외한 각 스테이지(ST202 내지 ST20n)는 상기 스캔펄스를 출력하는 제 1 내지 제 3 출력라인(241a 내지 241c)을 가지며, 클럭전송라인(288a, 288b, 288c, 288d)으로부터의 클럭펄스를 공급받는 제 1 입력단자를 가지며, 그리고 전단 및 후단 스테이지로부터의 스캔펄스를 공급받는 제 2 및 제 3 입력단자를 갖는다.For this operation, each stage ST202 to ST20n except for the first stage ST201 and the dummy stage ST20n + 1 has a first to third output line 241a to 241c for outputting the scan pulse. And a first input terminal for receiving clock pulses from clock transmission lines 288a, 288b, 288c, and 288d, and second and third input terminals for receiving scan pulses from front and rear stages.

여기서, 상기 각 스테이지(ST201 내지 ST20n)의 제 1 출력라인(241a)은 상기 각 스테이지(ST201 내지 ST20n)와 각 게이트 라인간을 전기적으로 연결하며, 상기 각 스테이지(ST201 내지 ST20n)의 제 2 출력라인(241b)은 자신의 제 1 출력라인(241a)과 다음단 스테이지간을 전기적으로 연결하며, 그리고 상기 각 스테이 지(ST202 내지 ST20n)의 제 3 출력라인(241c)은 자신의 제 1 출력라인(241a)과 이전단 스테이지간을 전기적으로 연결한다. Here, the first output line 241a of each of the stages ST201 to ST20n electrically connects the stages ST201 to ST20n to each gate line, and a second output of each of the stages ST201 to ST20n. Line 241b electrically connects between its first output line 241a and the next stage, and the third output line 241c of each stage ST202 to ST20n is its first output line. 241a and the previous stage are electrically connected.

즉, 상기 각 스테이지(ST201 내지 ST20n)의 제 1 출력라인(241a)의 일단은 상기 각 스테이지(ST201 내지 ST20n)에 접속되고, 타단은 상기 각 게이트 라인(GL1 내지 GLn)에 접속된다. 그리고, 상기 각 스테이지(ST201 내지 ST20n)의 제 2 출력라인(241b)의 일단은 제 1 출력라인(241a)에 접속되고, 타단은 후단 스테이지의 제 2 입력단자에 접속된다. 그리고, 상기 각 스테이지(ST201 내지 ST20n)의 제 3 출력라인(241c)의 일단은 제 1 출력라인(241a)에 접속되고, 타단은 전단 스테이지의 제 3 입력단자에 접속된다. 그리고, 상기 각 스테이지(ST201 내지 ST20n)의 제 1 입력단자는 해당 클럭전송라인에 접속된다. That is, one end of the first output line 241a of each of the stages ST201 to ST20n is connected to each of the stages ST201 to ST20n, and the other end is connected to the respective gate lines GL1 to GLn. One end of the second output line 241b of each of the stages ST201 to ST20n is connected to the first output line 241a, and the other end is connected to the second input terminal of the rear stage. One end of the third output line 241c of each of the stages ST201 to ST20n is connected to the first output line 241a, and the other end thereof is connected to the third input terminal of the preceding stage. The first input terminal of each of the stages ST201 to ST20n is connected to a corresponding clock transmission line.

예를들어, 제 2 스테이지(ST202)의 제 1 출력라인(241a)은 상기 제 2 스테이지(ST202)와 제 1 게이트 라인(GL1)간을 전기적으로 접속시키고, 상기 제 2 스테이지(ST202)의 제 2 출력라인(241b)은 상기 제 2 스테이지(ST202)의 제 1 출력라인(241a)과 제 3 스테이지(ST203)간을 전기적으로 접속시키며, 상기 제 2 스테이지(ST202)의 제 3 출력라인(241c)은 상기 제 2 스테이지(ST202)의 제 1 출력라인(241a)과 제 1 스테이지(ST201)간을 전기적으로 접속시킨다. For example, the first output line 241a of the second stage ST202 electrically connects the second stage ST202 and the first gate line GL1 to form the first output line 241a of the second stage ST202. The second output line 241b electrically connects the first output line 241a of the second stage ST202 and the third stage ST203, and the third output line 241c of the second stage ST202. ) Electrically connects the first output line 241a of the second stage ST202 and the first stage ST201.

한편, 제 1 스테이지(ST201)의 전단에는 스테이지가 존재하기 않기 때문에, 상기 제 1 스테이지(ST201)는 제 1 출력라인(241a), 제 2 출력라인(241b), 제 1 입력단자, 및 제 2 입력단자를 갖는다. On the other hand, since there is no stage in front of the first stage ST201, the first stage ST201 has a first output line 241a, a second output line 241b, a first input terminal, and a second input terminal. It has an input terminal.

그리고, 상기 더미 스테이지(ST20n+1)의 다음단에는 스테이지가 존재하지 않 으며, 또한 상기 더미 스테이지(ST20n+1)는 게이트 라인에 출력을 하지 않으므로, 상기 더미 스테이지(ST20n+1)는 제 3 출력라인(241c) 및 제 2 입력단자를 갖는다. Since the stage does not exist next to the dummy stage ST20n + 1, and the dummy stage ST20n + 1 does not output to the gate line, the dummy stage ST20n + 1 is a third stage. It has an output line 241c and a second input terminal.

제 1 내지 제 3 출력 리페어 라인(222a, 222b, 222c)은 상기 제 1 출력라인(241a)들과 교차하도록 상기 제 1 출력라인(241a)들의 상부에 형성된다. 이때, 상기 각 출력 리페어 라인(222a, 222b, 222c)과 상기 제 1 출력라인(241a)들 사이에는 절연막이 형성되어 상기 각 출력 리페어 라인(222a, 222b, 222c)과 상기 제 1 출력라인(241a)들간을 전기적으로 분리시킨다. First to third output repair lines 222a, 222b, and 222c are formed on the first output lines 241a to intersect the first output lines 241a. In this case, an insulating film is formed between each of the output repair lines 222a, 222b, and 222c and the first output line 241a, so that each of the output repair lines 222a, 222b, and 222c and the first output line 241a is formed. Electrically separate between them.

한편, 상기 보조 스테이지(270)는 세 개의 입력단자와 하나의 출력단자를 갖는다. 여기서, 상기 보조 스테이지(270)의 제 1 입력단자는 클럭 리페어 라인(266)에 접속되며, 상기 보조 스테이지(270)의 제 2 입력단자는 제 1 출력 리페어 라인(222a)에 접속되며, 상기 보조 스테이지(270)의 제 3 입력단자는 제 3 출력 리페어 라인(222c)에 접속되며, 그리고 상기 보조 스테이지(270)의 출력단자는 제 2 출력 리페어 라인(222b)에 접속된다. On the other hand, the auxiliary stage 270 has three input terminals and one output terminal. Here, the first input terminal of the auxiliary stage 270 is connected to the clock repair line 266, the second input terminal of the auxiliary stage 270 is connected to the first output repair line 222a, and the auxiliary input. The third input terminal of the stage 270 is connected to the third output repair line 222c, and the output terminal of the auxiliary stage 270 is connected to the second output repair line 222b.

상기 클럭 리페어 라인(266)은 클럭전송라인들(288a 내지 288d)과 교차하도록 상기 클럭전송라인들(288a 내지 288d)의 상부에 형성된다. 이때, 상기 클럭 리페어 라인(266)과 상기 클럭전송라인들(288a 내지 288d) 사이에는 층간 절연막이 형성되어 상기 클럭 리페어 라인(266)과 상기 클럭전송라인들(288a 내지 288d)간을 전기적으로 분리시킨다. The clock repair line 266 is formed on the clock transmission lines 288a to 288d to intersect the clock transmission lines 288a to 288d. In this case, an interlayer insulating film is formed between the clock repair line 266 and the clock transmission lines 288a through 288d to electrically separate the clock repair line 266 and the clock transmission lines 288a through 288d. Let's do it.

상기 보조 스테이지(270)는 상기 각 스테이지(ST201 내지 ST20n+1)와 동일하게 동작한다. 즉, 상기 보조 스테이지(270)는 자신의 제 2 입력단자를 통해 입력된 신호를 공급받아 인에이블되고, 이 인에이블된 상태에서 자신의 제 1 입력단자에 입력된 신호(클럭펄스)를 자신의 출력단자를 통해 복구용 스캔펄스로서 출력한다. The auxiliary stage 270 operates in the same manner as the stages ST201 to ST20n + 1. That is, the auxiliary stage 270 is enabled by receiving a signal input through its second input terminal, and receives the signal (clock pulse) input to its first input terminal in the enabled state. Output as a recovery scan pulse through the output terminal.

이와 같이 구성된 본 발명의 제 1 실시예에 따른 게이트 구동회로에서 임의의 스테이지에 불량이 발생하여 이 스테이지가 동작불능일 경우, 이 동작불능의 스테이지를 구비한 게이트 구동회로를 복구하는 방법을 상세히 설명하면 다음과 같다. If a failure occurs in any stage in the gate driving circuit according to the first embodiment of the present invention configured as described above and the stage is inoperable, a method for recovering the gate driving circuit having the inoperable stage will be described in detail. Is as follows.

상기 제 3 스테이지(ST203)가 동작불능일 때, 상기 제 3 스테이지(ST203)는 아무런 출력을 발생하지 않는다.When the third stage ST203 is inoperable, the third stage ST203 generates no output.

즉, 도 3에 도시된 제 1 및 제 2 스테이지(ST201, ST202)가 정상적으로 동작하여 제 1 및 제 2 게이트 라인(GL1, GL2)이 정상적으로 구동된 상황을 나타내는바, 구체적으로 상기 제 3 스테이지(ST203)는 동작불능이 되어 상기 제 3 스테이지(ST203), 및 제 3 스테이지(ST203)의 후단에 위치한 제 4 스테이지(ST204)부터 더미 스테이지(ST20n+1)까지 스캔펄스를 출력하지 못하는 상황을 나타낸다고 가정하였을때 상기 제 3 내지 제 n 스테이지(ST203 내지 ST20n)에 접속된 제 3 내지 제 n 게이트 라인(GL3 내지 GLn)은 스캔펄스를 공급받지 못한다.That is, the first and second stages ST201 and ST202 shown in FIG. 3 operate normally to show that the first and second gate lines GL1 and GL2 are normally driven. Specifically, the third stage ( ST203 may become inoperable and thus may not output scan pulses from the third stage ST203 and the fourth stage ST204 located at the rear end of the third stage ST203 to the dummy stage ST20n + 1. Assuming that the third to nth gate lines GL3 to GLn connected to the third to nth stages ST203 to ST20n are not supplied with scan pulses.

이와 같은 게이트 구동회로를 복구하기 위하여, 먼저 제 3 스테이지(ST203)와 제 1 출력라인(241a)(상기 제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a))간을 전기적으로 분리시킨다. 즉, 제 1 출력라인(241a)의 일부분에 레이저빔을 조사하여 제거함으로써 상기 제 3 스테이지(ST203)와 상기 제 1 출력라인(241a)간을 전기적으로 분리시킬 수 있다. 이때, 상기 제 1 출력라인(241a)이 단 선되는 부분(399a)은 상기 제 3 스테이지(ST203)의 출력단자와 교차지점(상기 제 3 스테이지(ST203)의 제 1 출력라인(241a)과 제 3 출력라인(241c)의 교차지점) 사이이다. In order to recover the gate driving circuit, first, the third stage ST203 and the first output line 241a (the first output line 241a connected to the third stage ST203) are electrically disconnected. . That is, by irradiating and removing a laser beam on a portion of the first output line 241a, the third stage ST203 and the first output line 241a may be electrically separated. In this case, the portion 399a in which the first output line 241a is disconnected has an intersection point with the output terminal of the third stage ST203 (the first output line 241a and the first stage of the third stage ST203). 3 points of intersection of the output lines 241c).

이어서, 상기 제 3 스테이지(ST203)와 제 3 클럭전송라인(288c)간을 전기적으로 분리시킨다. 즉, 도 3에 도시된 바와 같이, 제 3 클럭전송라인(288c)의 일부분에 레이저 빔을 조사하여 제거함으로써 상기 제 3 스테이지(ST203)와 상기 제 3 클럭전송라인(288c)간을 전기적으로 분리시킬 수 있다. Subsequently, the third stage ST203 and the third clock transmission line 288c are electrically separated from each other. That is, as shown in FIG. 3, a portion of the third clock transmission line 288c is irradiated and removed to electrically separate the third stage ST203 and the third clock transmission line 288c. You can.

이렇게 함으로써 상기 제 3 스테이지(ST203)는 제 3 게이트 라인(GL3)과 전기적으로 분리될 수 있는바, 이와 같이 상기 제 3 스테이지(ST203)와 상기 제 3 게이트 라인(GL3)간을 전기적으로 분리시키는 이유는 상기 제 3 스테이지(ST203)로부터 출력될 수 있는 왜곡된 스캔펄스가 상기 제 3 게이트 라인(GL3)에 공급되는 것을 방지하기 위함이다.In this way, the third stage ST203 may be electrically separated from the third gate line GL3. Thus, the third stage ST203 may electrically separate the third stage ST203 from the third gate line GL3. The reason is to prevent the distorted scan pulse that may be output from the third stage ST203 from being supplied to the third gate line GL3.

다음으로, 제 2 출력 리페어 라인(222b)과 하나의 제 1 출력라인(241a)간을 전기적으로 연결시킨다. 여기서, 상기 제 1 출력라인(241a)은 동작불능 상태인 스테이지, 즉 제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a)을 나타낸다.Next, the second output repair line 222b and one first output line 241a are electrically connected to each other. Here, the first output line 241a represents the first output line 241a connected to the stage which is in an inoperable state, that is, the third stage ST203.

이러한 전기적인 연결은 상기 제 2 출력 리페어 라인(222b)과 상기 제 2 출력라인(241b)간의 교차지점(281b)에 레이저 빔을 조사하는 레이저 웰딩(laser welding)을 수행함으로써 이룰 수 있다.This electrical connection may be achieved by performing laser welding to irradiate a laser beam at an intersection point 281b between the second output repair line 222b and the second output line 241b.

이어서, 제 1 출력 리페어 라인(222a)과 또 다른 제 1 출력라인(241a)간을 전기적으로 연결시킨다. 여기서, 상기 제 1 출력라인(241a)은 상기 동작불능 상태 인 스테이지의 바로 전단에 위치한 스테이지, 즉 제 2 스테이지(ST202)에 접속된 제 1 출력라인(241a)을 나타낸다.Next, the first output repair line 222a and another first output line 241a are electrically connected to each other. Here, the first output line 241a represents a stage located immediately before the stage in which the inoperable state, that is, the first output line 241a connected to the second stage ST202.

이러한 전기적인 연결은 상기 제 1 출력 리페어 라인(222a)과 상기 제 1 출력라인(241a)간의 교차지점(281a)에 레이저 웰딩을 수행함으로써 이룰 수 있다.This electrical connection may be achieved by performing laser welding at the intersection 281a between the first output repair line 222a and the first output line 241a.

다음으로, 제 3 출력 리페어 라인(222c)과 또 다른 제 1 출력라인(241a)간을 전기적으로 연결시킨다. 여기서, 상기 제 1 출력라인(241a)은 상기 동작불능 상태인 스테이지의 바로 후단에 위치한 스테이지, 즉 제 4 스테이지(ST204)에 접속된 제 1 출력라인(241a)을 나타낸다. Next, the third output repair line 222c and another first output line 241a are electrically connected to each other. Here, the first output line 241a indicates a first output line 241a connected to a stage located immediately after the stage in the inoperable state, that is, the fourth stage ST204.

이러한 전기적인 연결은 상기 제 3 출력 리페어 라인(222c)과 상기 제 1 출력라인(241a)간의 교차지점(281c)에 레이저 웰딩을 수행함으로써 이룰 수 있다.This electrical connection may be achieved by performing laser welding at the intersection 281c between the third output repair line 222c and the first output line 241a.

다음으로, 클럭 리페어 라인(266)과 하나의 클럭전송라인(288a, 288b, 288c, 또는 288d)을 전기적으로 연결시킨다. 여기서, 상기 클럭전송라인은 상기 동작불능 상태인 제 3 스테이지(ST203)에 공급되는 클럭펄스와 동일한 클럭펄스를 전송하는 클럭전송라인을 나타낸다. 즉, 상기 클럭전송라인은 제 3 클럭펄스(CLK3)를 전송하는 제 3 클럭펄스전송라인(288c)을 나타낸다. 이 제 3 클럭전송라인(288c)과 상기 클럭 리페어 라인(266)간을 전기적으로 연결시킨다. Next, the clock repair line 266 and one clock transmission line 288a, 288b, 288c, or 288d are electrically connected to each other. Here, the clock transmission line represents a clock transmission line transmitting the same clock pulse as the clock pulse supplied to the third stage ST203 which is in an inoperable state. That is, the clock transmission line represents a third clock pulse transmission line 288c that transmits a third clock pulse CLK3. The third clock transmission line 288c and the clock repair line 266 are electrically connected to each other.

이러한 전기적인 연결은 상기 클럭 리페어 라인(266)과 상기 제 3 클럭전송라인(241a)간의 교차지점(283)에 레이저 웰딩을 수행함으로써 이룰 수 있다. This electrical connection may be achieved by performing laser welding at the intersection point 283 between the clock repair line 266 and the third clock transmission line 241a.

이렇게 함으로써, 상기 보조 스테이지(270)의 제 1 입력단자는 상기 클럭 리페어 라인(266)을 통해 제 3 클럭전송라인(288c)에 접속되고, 상기 보조 스테이 지(270)의 제 2 입력단자는 상기 제 1 출력 리페어 라인(222a)을 통해 제 1 출력라인(241a)(제 2 스테이지(ST202)에 접속된 제 1 출력라인(241a))에 접속되며, 상기 보조 스테이지(270)의 출력단자는 상기 제 2 출력 리페어 라인(222b)을 통해 제 1 출력라인(241a)(제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a))에 접속되며, 상기 보조 스테이지(270)의 제 3 입력단자는 상기 제 3 출력 리페어 라인(222c)을 통해 제 1 출력라인(241a)(제 4 스테이지(ST204)에 접속된 제 1 출력라인(241a)에 접속된다. In this way, the first input terminal of the auxiliary stage 270 is connected to the third clock transmission line 288c through the clock repair line 266, and the second input terminal of the auxiliary stage 270 is connected to the first input terminal of the auxiliary stage 270. The output terminal of the auxiliary stage 270 is connected to the first output line 241a (the first output line 241a connected to the second stage ST202) through the first output repair line 222a. A second input terminal of the auxiliary stage 270 is connected to the first output line 241a (the first output line 241a connected to the third stage ST203) through the two output repair line 222b. The third output repair line 222c is connected to the first output line 241a (the first output line 241a connected to the fourth stage ST204).

이와 같이 복구된 본 발명의 제 1 실시예에 따른 게이트 구동회로를 동작시키면, 먼저 제 1 스테이지(ST201)가 스타트 펄스(Vst)에 응답하여 인에이블되고, 이 인에이블된 상태에서 제 1 클럭전송라인(288a)으로부터 제 1 클럭펄스(CLK1)를 공급받아 이를 제 1 스캔펄스로서 출력한다. 그리고, 이 제 1 스캔펄스를 자신의 제 1 출력라인(241a)을 통해 제 1 게이트 라인(GL1)에 공급하고, 자신의 제 1 및 제 2 출력라인(241a, 241b)을 통해 제 2 스테이지(ST202)에 공급한다. When the gate driving circuit according to the first embodiment of the present invention thus restored is operated, first stage ST201 is enabled in response to the start pulse Vst, and in this enabled state, the first clock transmission is performed. The first clock pulse CLK1 is supplied from the line 288a and output as the first scan pulse. Then, the first scan pulse is supplied to the first gate line GL1 through its first output line 241a and the second stage (via its first and second output lines 241a and 241b). ST202).

이어서, 상기 제 2 스테이지(ST202)는 상기 제 1 스테이지(ST201)로부터의 제 1 스캔펄스에 응답하여 인에이블되고, 이 인에이블된 상태에서 제 2 클럭전송라인(288b)으로부터 제 2 클럭펄스(CLK2)를 공급받아 이를 제 2 스캔펄스로서 출력한다. 그리고, 이 제 2 스캔펄스를 자신의 제 1 출력라인(241a)을 통해 제 2 게이트 라인(GL2)에 공급하고, 자신의 제 1 및 제 2 출력라인(241a, 241b)을 통해 제 3 스테이지(ST2030)에 공급하고, 자신의 제 1 및 제 3 출력라인(241b, 241c)을 통해 제 1 스테이지(ST201)에 공급한다. Subsequently, the second stage ST202 is enabled in response to the first scan pulse from the first stage ST201, and the second clock pulse 288b from the second clock transmission line 288b is enabled in this enabled state. CLK2) is supplied and output as a second scan pulse. The second scan pulse is supplied to the second gate line GL2 through its first output line 241a and the third stage (via its first and second output lines 241a and 241b). ST2030 is supplied to the first stage ST201 through its first and third output lines 241b and 241c.

여기서, 상기 제 3 스테이지(ST203)는 동작불능 상태이기 때문에 상기 제 2 스테이지(ST202)로부터 제 2 스캔펄스를 공급받음에도 불구하고 제 3 스캔펄스를 출력하지 못한다. Since the third stage ST203 is in an inoperable state, the third stage ST203 cannot output the third scan pulse even though the second scan pulse is supplied from the second stage ST202.

한편, 상기 제 2 스테이지(ST202)의 제 1 출력라인(241a)에 공급된 제 2 스캔펄스는, 교차지점(281a) 및 제 1 출력 리페어 라인(222a)을 통해 상기 보조 스테이지(270)에 공급된다. On the other hand, the second scan pulse supplied to the first output line 241a of the second stage ST202 is supplied to the auxiliary stage 270 through the intersection point 281a and the first output repair line 222a. do.

그러면, 상기 보조 스테이지(270)는 상기 제 2 스캔펄스에 응답하여 인에이블되고, 이 인에이블된 상태에서 제 3 클럭전송라인(288c)으로부터 제 3 클럭펄스(CLK3)를 공급받아 이를 복구용 스캔펄스로서 출력한다. 이 복구용 스캔펄스는 결국 제 3 스캔펄스와 동일한 스캔펄스이다. Then, the auxiliary stage 270 is enabled in response to the second scan pulse, and receives the third clock pulse CLK3 from the third clock transmission line 288c in the enabled state and scans it for recovery. Output as a pulse. This recovery scan pulse is eventually the same scan pulse as the third scan pulse.

상기 보조 스테이지(270)로부터 출력된 복구용 스캔펄스는 출력단자를 통해 제 2 출력 리페어 라인(222b)에 공급되고, 이 제 2 출력 리페어 라인(222b)에 공급된 복구용 스캔펄스는 교차지점(281b), 제 1 출력라인(241a)(제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a)), 및 제 2 출력라인(241b)(제 3 스테이지(ST202)에 접속된 제 2 출력라인(241b))을 통해 제 4 스테이지(ST204)에 공급된다. 따라서, 상기 제 4 스테이지(ST204)가 인에이블될 수 있다. The recovery scan pulse output from the auxiliary stage 270 is supplied to the second output repair line 222b through an output terminal, and the recovery scan pulse supplied to the second output repair line 222b is an intersection point ( 281b), first output line 241a (first output line 241a connected to third stage ST203), and second output line 241b (second output connected to third stage ST202). The line 241b is supplied to the fourth stage ST204. Therefore, the fourth stage ST204 may be enabled.

이에 따라, 상기 제 4 스테이지(ST204)부터 더미 스테이지(ST20n+1)까지 순차적으로 스캔펄스를 출력할 수 있다. 결국, 상기 보조 스테이지(270)는 동작불능 상태의 스테이지를 대신하여 스캔펄스를 출력한다.Accordingly, scan pulses may be sequentially output from the fourth stage ST204 to the dummy stage ST20n + 1. As a result, the auxiliary stage 270 outputs a scan pulse instead of the stage in an inoperable state.

또한, 상기 제 4 스테이지(ST204)로부터 출력된 스캔펄스는 제 1 출력라 인(241a)(제 4 스테이지(ST204)에 접속된 제 1 출력라인(241a), 교차지점(281c), 및 제 3 출력 리페어 라인(222c)을 통해 상기 보조 스테이지(270)에 공급된다. 이에 따라, 상기 보조 스테이지(270)는 디스에이블된다. 따라서, 상기 보조 스테이지(270)는 한 프레임에 한 번의 스캔펄스를 출력한다. In addition, the scan pulse output from the fourth stage ST204 is a first output line 241a (a first output line 241a, an intersection point 281c, and a third connected to the fourth stage ST204). It is supplied to the auxiliary stage 270 via an output repair line 222c, thereby disabling the auxiliary stage 270. Thus, the auxiliary stage 270 outputs one scan pulse per frame. do.

한편, 상기 보조 스테이지(270)의 제 3 입력단자에는 상기 제 3 출력 리페어 라인(222c) 대신에 클럭 리페어 라인이 연결될 수 있다. The clock repair line may be connected to the third input terminal of the auxiliary stage 270 instead of the third output repair line 222c.

여기서, 상기 각 교차지점(281a,281b,281c,283)에 레이저 웰딩을 수행하기 위해 형성되는 웰딩 포인트에 대해 일례를 들어 구체적으로 설명하면 다음과 같다. Herein, a welding point formed to perform laser welding at each of the intersections 281a, 281b, 281c, and 283 will be described in detail with reference to an example.

도 3은 레이저 웰딩이 수행된 일례를 구체적으로 설명하기 위한 도면이다. 3 is a diagram for specifically describing an example in which laser welding is performed.

도 3에 도시된 바와 같이, 상기 각 교차지점(281a,281b,281c,283)에 레이저 웰딩 수행시 웰딩 장비의 공정 능력에 따라 에너지 차이가 다르게 나타나기 때문에 모든 레이저 웰딩이 수행되는 부분들에 대해서 동일하게 웰딩이 일어나지 않는다. 따라서, 상기 레이저 웰딩시 에너지가 과도하게 인가된 경우 서로 연결되어야할 배선들이 오히려 단선되는 불량이 발생된다. As shown in FIG. 3, when the laser welding is performed at each of the intersection points 281a, 281b, 281c, and 283, the energy difference is different depending on the processing capability of the welding equipment. The welding does not happen. Therefore, when energy is excessively applied during the laser welding, a defect occurs in that wires to be connected to each other are rather disconnected.

도 4는 본 발명의 제 2 실시예에 따른 레이저 웰딩을 수행하기 위해 형성된 웰딩 포인트를 구체적으로 설명하기 위한 도면이다. 4 is a view for explaining in detail the welding point formed to perform laser welding according to a second embodiment of the present invention.

제 1 웰딩 포인트(401a 내지 401c)는 도 4에 도시된 바와 같이, 상기 제 1 출력라인(241a)과 상기 제 1 출력 리페어 라인(222a)의 교차부분에 대각선 방향의 계단형으로 형성될 수 있다. 즉, 상기 제 1 출력라인(241a)과 일체로 상기 제 1 출력라인(241a)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 1 출력라 인(241a)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 각 제 1 출력라인(241a)의 일측과 타측에 교번적으로 형성된 돌출부는 상기 제 1 출력 리페어 라인(222a)의 일측과 타측에 각각 위치하도록 형성되어 상기 제 1 웰딩 포인트(401a 내지 401c)가 대각선 방향의 계단형으로 형성된다. 따라서, 상기 제 1 출력 리페어 라인(222a)도 상기 제 1 출력라인(241a)에 형성된 돌출부와 마찬가지로 상기 제 1 출력 리페어 라인(222a)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 1 출력 리페어 라인(222a)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 제 1 출력 리페어 라인(222a)의 일측과 타측에 교번적으로 형성된 돌출부는 상기 제 1 출력라인(241a)의 일측과 타측에 각각 위치하므로 상기 제 1 출력라인(241a)의 일측과 타측에 형성된 돌출부들과 서로 중첩되도록 구성됨으로써, 상기 제 1 웰딩 포인트(401a 내지 401c)가 대각선 방향의 계단형으로 형성된다. As illustrated in FIG. 4, the first welding points 401a to 401c may be formed in a stepped shape in a diagonal direction at the intersection of the first output line 241a and the first output repair line 222a. . That is, a rectangular protrusion is formed on one side of the first output line 241a integrally with the first output line 241a, and a rectangular protrusion is formed on the other side of the first output line 241a. do. Protruding portions alternately formed at one side and the other side of each of the first output lines 241a are formed to be positioned at one side and the other side of the first output repair line 222a so that the first welding points 401a to 401c are formed. It is formed in a diagonal step shape. Accordingly, the first output repair line 222a also has a rectangular protrusion formed on one side of the first output repair line 222a similarly to the protrusion formed on the first output line 241a, and the first output repair line 222a is formed. The other side of the line 222a is formed with a rectangular protrusion. Protruding portions alternately formed on one side and the other side of the first output repair line 222a are positioned at one side and the other side of the first output line 241a, respectively, and thus formed at one side and the other side of the first output line 241a. The first welding points 401a to 401c are formed in a stepped shape in a diagonal direction by being configured to overlap with the protrusions.

또한, 상기 제 1 출력라인(241a)과 상기 제 2 출력 리페어 라인(222b)의 교차부분에 제 2 웰딩 포인트(402a 내지 402c)가 대각선 방향의 계단형으로 형성된다. 즉, 상기 제 1 출력라인(241a)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 1 출력라인(241a)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 각 제 1 출력라인(241a)의 일측과 타측에 교번적으로 형성된 돌출부는 상기 제 2 출력 리페어 라인(222b)의 일측과 타측에 교번적으로 위치하도록 형성되어 상기 제 2 웰딩 포인트(401a 내지 401c)가 대각선 방향의 계단형으로 형성된다. 따라서, 상기 제 2 출력 리페어 라인(222b)도 상기 제 1 출력라인(241a)과 마찬가지로 상기 제 2 출력 리페어 라인(222b)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 2 출력 리페어 라인(222b)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 제 2 출력 리페어 라인(222b)의 일측과 타측에 교번적으로 형성된 돌출부는 상기 제 1 출력라인(241a)의 일측과 타측에 교번적으로 위치하도록 형성되어 상기 제 1 출력라인(241a)의 일측과 타측에 교번적으로 형성된 돌출부들과 서로 중첩되도록 구성됨으로써, 상기 제 2 웰딩 포인트(402a 내지 402c)가 대각선 방향의 계단형으로 형성된다. In addition, second welding points 402a to 402c are formed in a stepped shape in a diagonal direction at the intersection of the first output line 241a and the second output repair line 222b. That is, a rectangular protrusion is formed at one side of the first output line 241a, and a rectangular protrusion is formed at the other side of the first output line 241a. Protruding portions alternately formed on one side and the other side of each of the first output lines 241a are formed to be alternately positioned on one side and the other side of the second output repair line 222b to form the second welding points 401a to 401c. ) Is formed in a diagonal step shape. Accordingly, the second output repair line 222b also has a rectangular protrusion formed on one side of the second output repair line 222b, similarly to the first output line 241a, and the second output repair line 222b. The other side of) is formed with a rectangular protrusion. Protruding portions alternately formed on one side and the other side of the second output repair line 222b are formed to be alternately positioned on one side and the other side of the first output line 241a and thus one side of the first output line 241a. The second welding points 402a to 402c are formed in a stepped shape in a diagonal direction by overlapping with protrusions alternately formed on the other side.

또한, 상기 제 1 출력라인(241a)과 상기 제 3 출력 리페어 라인(222c)의 교차부분에 제 3 웰딩 포인트(403a 내지 403c)가 대각선 방향의 계단형으로 형성될 수 있다. 즉, 상기 제 1 출력라인(241a)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 1 출력라인(241a)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 각 제 1 출력라인(241a)의 일측과 타측에 교번적으로 형성된 돌출부는 상기 제 3 출력 리페어 라인(222c)의 일측과 타측에 교번적으로 위치하도록 형성되어 상기 제 3 웰딩 포인트(403a 내지 403c)가 대각선 방향의 계단형으로 형성된다. 따라서, 상기 제 3 출력 리페어 라인(222c)도 상기 제 1 출력라인(241a)과 마찬가지로 상기 제 3 출력 리페어 라인(222c)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 3 출력 리페어 라인(222c)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 제 2 출력 리페어 라인(222b)의 일측과 타측에 교번적으로 형성된 돌출부는 상기 제 1 출력라인(241a)의 일측과 타측에 위치하도록 형성되어 상기 제 1 출력라인(241a)의 일측과 타측에 교번적으로 형성된 돌출부들과 서로 중첩되도록 구성됨으로써, 상기 제 3 웰딩 포인트(403a 내지 403c)가 대각선 방향의 계단형으로 형성될 수 있도록 형성된다.  In addition, third welding points 403a to 403c may be formed in a stepped shape in a diagonal direction at an intersection portion of the first output line 241a and the third output repair line 222c. That is, a rectangular protrusion is formed at one side of the first output line 241a, and a rectangular protrusion is formed at the other side of the first output line 241a. Protruding portions alternately formed on one side and the other side of each of the first output lines 241a are formed to be alternately positioned on one side and the other side of the third output repair line 222c to form the third welding points 403a to 403c. ) Is formed in a diagonal step shape. Therefore, the third output repair line 222c also has a rectangular protrusion formed on one side of the third output repair line 222c similarly to the first output line 241a, and the third output repair line 222c. The other side of) is formed with a rectangular protrusion. Protruding portions alternately formed on one side and the other side of the second output repair line 222b are formed to be located on one side and the other side of the first output line 241a and on one side and the other side of the first output line 241a. By being configured to overlap with the alternately formed protrusions, the third welding point (403a to 403c) is formed so that it can be formed in a stepped shape in the diagonal direction.

상기 제 1, 제 2, 및 제 3 웰딩 포인트(401a 내지 401c, 402a 내지 402c, 403a 내지 403c)는 증착 및 식각공정을 통해 형성될 수 있으며, 도시되지 않았지만 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 및 제 3 출력 리페어 라인(222a, 222b, 222c)의 사이에는 층간 절연막 또는 보호막 등이 형성되어있다. 따라서, 레이저 빔을 조사하여 상기 층간 절연막 또는 보호막등을 연소시킴으로써 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 제 3 출력 리페어 라인(222a, 222b, 222c)을 연결시키는 레이저 웰딩 수행시 제 1 웰딩 포인트(401a)에서 전기적으로 연결이 되지 않더라도 제 2 및 제 3 웰딩 포인트(401b 내지 401c)에 레이저 웰딩을 수행함으로써 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 및 제 3 출력 리페어 라인(222a, 222b, 222c)들을 연결할 수 있다.  The first, second, and third welding points 401a to 401c, 402a to 402c, and 403a to 403c may be formed through a deposition and etching process, although not shown, the first output line 241a and the An interlayer insulating film, a protective film, or the like is formed between the first, second, and third output repair lines 222a, 222b, and 222c. Therefore, laser welding is performed to connect the first output line 241a and the first, second, and third output repair lines 222a, 222b, and 222c by irradiating a laser beam to burn the interlayer insulating film or the protective film. Although the first welding point 401a is not electrically connected to the first and second welding points 401b to 401c by performing laser welding, the first output line 241a and the first, second, and Third output repair lines 222a, 222b, and 222c may be connected.

도 5는 도 4에 도시된 웰딩 포인트의 또 다른 구성을 구체적으로 설명하기 위한 도면이다. FIG. 5 is a diagram for describing another configuration of the welding point illustrated in FIG. 4 in detail.

도 5에 도시된 바와 같이, 상기 웰딩 포인트는 도 4에 도시된 웰딩 포인트의 대각선 방향에 수직 방향으로 형성될 수 있다. 즉, 상기 제 1 출력라인(241a)과 상기 제 1 출력 리페어 라인(222a)의 교차부분에 제 1 웰딩 포인트(501a 내지 501c)가 도 4에 도시된 상기 제 1 웰딩 포인트(401a 내지 401c)와 수직 방향으로 형성된다. As shown in FIG. 5, the welding point may be formed in a direction perpendicular to the diagonal direction of the welding point illustrated in FIG. 4. That is, first welding points 501a to 501c are formed at the intersections of the first output line 241a and the first output repair line 222a with the first welding points 401a to 401c illustrated in FIG. 4. It is formed in the vertical direction.

또한, 상기 제 1 출력라인(241a)과 상기 제 2 출력 리페어 라인(222b)의 교차부분에 제 2 웰딩 포인트(502a 내지 502c)가 대각선 방향의 계단형으로 형성될 수 있으며, 상기 제 1 출력라인(241a)과 제 3 출력 리페어 라인(222c)의 교차부분에 제 3 웰딩 포인트(503a 내지 503c)가 대각선 방향의 계단형으로 형성될 수 있다. In addition, second welding points 502a to 502c may be formed in a stepped shape in a diagonal direction at an intersection portion of the first output line 241a and the second output repair line 222b. Third welding points 503a to 503c may be formed in a stepped shape in a diagonal direction at the intersection of 241a and the third output repair line 222c.

따라서, 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 제 3 출력 리페어 라인(222a, 222b, 222c)을 연결시키는 레이저 웰딩 수행시 제 1 웰딩 포인트(501a)에서 연결이 실패하더라도 제 2 및 제 3 웰딩 포인트(501b 내지 501c)에 레이저 웰딩을 수행함으로써 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 및 제 3 출력 리페어 라인(222a, 222b, 222c)들을 연결할 수 있다.  Therefore, even when the connection fails at the first welding point 501a when the laser welding is performed to connect the first output line 241a and the first, second and third output repair lines 222a, 222b, and 222c. By performing laser welding on the second and third welding points 501b to 501c, the first output line 241a and the first, second, and third output repair lines 222a, 222b, and 222c may be connected to each other. .

상기 웰딩 포인트(501a 내지 503c)는 상기 출력라인(241a)과 상기 제 1, 제 2, 제 3 출력 리페어 라인(222a, 222b, 222c) 형성시 서로 교차되는 부분에 대각선 방향의 계단형으로 증착공정과 식각공정을 수행하여 구성된다. 상기 출력라인(241a)과 상기 제 1, 제 2, 제 3 출력 리페어 라인(222a, 222b, 222c)은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 또는 몰리브덴-텅스텐(MoW)등의 저저항 물질중 하나로 형성되거나 상기 물질들이 혼합되어 형성된다. The welding points 501a to 503c are deposited in a stepped manner in a diagonal direction on portions where the output lines 241a and the first, second and third output repair lines 222a, 222b and 222c cross each other. And etching process. The output line 241a and the first, second, and third output repair lines 222a, 222b, and 222c may include copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and chromium ( It is formed of one of the low resistance materials such as Cr), titanium (Ti), tantalum (Ta), or molybdenum-tungsten (MoW) or a mixture of the materials.

도 6은 도 4에 도시된 웰딩 포인트의 또 다른 구성을 구체적으로 설명하기 위한 도면이다. FIG. 6 is a diagram for describing another configuration of the welding point illustrated in FIG. 4 in detail.

제 1 웰딩 포인트(601a 내지 601c)는 도 6에 도시된 바와 같이, 상기 제 1 출력라인(241a)과 상기 제 1 출력 리페어 라인(222a)의 교차부분에 상기 제 1 출력 리페어 라인(222a)의 일측으로부터 두개의 돌출부를 갖도록 형성될 수 있다. 즉, 상기 제 1 출력라인(241a)과 일체로 상기 제 1 출력라인(241a)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 1 출력라인(241a)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 각 제 1 출력라인(241a)의 일측과 타측에 형성된 돌출부는 상기 제 1 출력 리페어 라인(222a)의 일측에 각각 위치하도록 형성되어 상기 제 1 웰딩 포인트(601a 내지 601c)가 형성된다. 따라서, 상기 제 1 출력 리페어 라인(222a)은 상기 제 1 출력 리페어 라인(222a)의 일측으로부터 두개의 직사각형 형태의 돌출부가 형성된다. 상기 제 1 출력 리페어 라인(222a)의 일측에 형성된 두개의 돌출부는 상기 제 1 출력라인(241a)의 일측과 타측에 각각 위치하므로 상기 제 1 출력라인(241a)의 일측과 타측에 형성된 돌출부들과 서로 중첩되도록 구성됨으로써, 상기 제 1 웰딩 포인트(601a 내지 601c)가 형성된다. As shown in FIG. 6, the first welding points 601a to 601c may be formed at the intersections of the first output line 241a and the first output repair line 222a of the first output repair line 222a. It may be formed to have two protrusions from one side. That is, a rectangular protrusion is formed at one side of the first output line 241a integrally with the first output line 241a, and a rectangular protrusion is formed at the other side of the first output line 241a. . Protrusions formed on one side and the other side of each of the first output line 241a are formed to be located on one side of the first output repair line 222a to form the first welding points 601a to 601c. Accordingly, the first output repair line 222a has two rectangular protrusions formed from one side of the first output repair line 222a. Two protrusions formed at one side of the first output repair line 222a are located at one side and the other side of the first output line 241a, and the protrusions formed at one side and the other side of the first output line 241a. The first welding points 601a to 601c are formed by overlapping each other.

또한, 제 2 웰딩 포인트(602a 내지 602c)는 도 6에 도시된 바와 같이, 상기 제 1 출력라인(241a)과 상기 제 2 출력 리페어 라인(222b)의 교차부분에 상기 제 2 출력 리페어 라인(222b)의 일측으로부터 두개의 돌출부를 갖도록 형성될 수 있다. 즉, 상기 제 1 출력라인(241a)과 일체로 상기 제 1 출력라인(241a)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 1 출력라인(241a)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 각 제 1 출력라인(241a)의 일측과 타측에 형성된 돌출부는 상기 제 2 출력 리페어 라인(222b)의 일측에 각각 위치하도록 형성되어 상기 제 2 웰딩 포인트(602a 내지 602c)가 형성된다. 따라서, 상기 제 2 출력 리페어 라인(222b)은 상기 제 2 출력 리페어 라인(222b)의 일측으로부터 두개의 직사각형 형태의 돌출부가 형성된다. 상기 제 2 출력 리페어 라인(222b)의 일측에 형성된 두개의 돌출부는 상기 제 1 출력라인(241a)의 일측과 타측에 각각 위치하므로 상기 제 1 출력라인(241a)의 일측과 타측에 형성된 돌출부들과 서로 중첩되도록 구성됨으로써, 상기 제 2 웰딩 포인트(602a 내지 602c)가 형성된다. In addition, as shown in FIG. 6, the second welding points 602a to 602c are connected to the second output repair line 222b at the intersection of the first output line 241a and the second output repair line 222b. It may be formed to have two protrusions from one side of). That is, a rectangular protrusion is formed at one side of the first output line 241a integrally with the first output line 241a, and a rectangular protrusion is formed at the other side of the first output line 241a. . Protrusions formed at one side and the other side of each of the first output lines 241a are formed to be located at one side of the second output repair line 222b to form the second welding points 602a to 602c. Accordingly, the second output repair line 222b has two rectangular protrusions formed from one side of the second output repair line 222b. Two protrusions formed at one side of the second output repair line 222b are located at one side and the other side of the first output line 241a, and the protrusions formed at one side and the other side of the first output line 241a. The second welding points 602a to 602c are formed by overlapping each other.

또한, 제 3 웰딩 포인트(603a 내지 603c)는 도 6에 도시된 바와 같이, 상기 제 1 출력라인(241a)과 상기 제 3 출력 리페어 라인(222c)의 교차부분에 상기 제 3 출력 리페어 라인(222c)의 일측으로부터 두개의 돌출부를 갖도록 형성될 수 있다. 즉, 상기 제 1 출력라인(241a)과 일체로 상기 제 1 출력라인(241a)의 일측에 직사각형 형태의 돌출부가 형성되고, 상기 제 1 출력라인(241a)의 타측에도 직사각형 형태의 돌출부가 형성된다. 상기 각 제 1 출력라인(241a)의 일측과 타측에 형성된 돌출부는 상기 제 3 출력 리페어 라인(222c)의 일측에 각각 위치하도록 형성되어 상기 제 3 웰딩 포인트(603a 내지 603c)가 형성된다. 따라서, 상기 제 3 출력 리페어 라인(222b)은 상기 제 3 출력 리페어 라인(222c)의 일측으로부터 두개의 직사각형 형태의 돌출부가 형성된다. 상기 제 3 출력 리페어 라인(222c)의 일측에 형성된 두개의 돌출부는 상기 제 1 출력라인(241a)의 일측과 타측에 각각 위치하므로 상기 제 1 출력라인(241a)의 일측과 타측에 형성된 돌출부들과 서로 중첩되도록 구성됨으로써, 상기 제 3 웰딩 포인트(603a 내지 603c)가 형성된다.  In addition, as shown in FIG. 6, the third welding points 603a to 603c are formed at the intersection of the first output line 241a and the third output repair line 222c. It may be formed to have two protrusions from one side of). That is, a rectangular protrusion is formed at one side of the first output line 241a integrally with the first output line 241a, and a rectangular protrusion is formed at the other side of the first output line 241a. . Protrusions formed on one side and the other side of each of the first output line 241a are formed to be located on one side of the third output repair line 222c to form the third welding points 603a to 603c. Thus, the third output repair line 222b has two rectangular protrusions formed from one side of the third output repair line 222c. Two protrusions formed at one side of the third output repair line 222c are located at one side and the other side of the first output line 241a, and the protrusions formed at one side and the other side of the first output line 241a. The third welding points 603a to 603c are formed by overlapping each other.

상기 제 1, 제 2, 및 제 3 웰딩 포인트(601a 내지 601c, 602a 내지 602c, 603a 내지 603c)는 증착 및 식각공정을 통해 형성될 수 있으며, 도시되지 않았지만 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 및 제 3 출력 리페어 라인(222a, 222b, 222c)의 사이에는 층간 절연막 또는 보호막 등이 형성되어있다. 따라서, 레 이저 빔을 조사하여 상기 층간 절연막 또는 보호막등을 연소시킴으로써 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 제 3 출력 리페어 라인(222a, 222b, 222c)을 연결시키는 레이저 웰딩 수행시 제 1 웰딩 포인트(601a)에서 전기적으로 연결이 되지 않더라도 제 2 및 제 3 웰딩 포인트(601b 내지 601c)에 레이저 웰딩을 수행함으로써 상기 제 1 출력라인(241a)과 상기 제 1, 제 2, 및 제 3 출력 리페어 라인(222a, 222b, 222c)들을 연결할 수 있다.  The first, second, and third welding points 601a to 601c, 602a to 602c, and 603a to 603c may be formed through a deposition and etching process, although not shown, the first output line 241a and the An interlayer insulating film, a protective film, or the like is formed between the first, second, and third output repair lines 222a, 222b, and 222c. Accordingly, laser welding for connecting the first output line 241a and the first, second and third output repair lines 222a, 222b, and 222c by irradiating a laser beam to burn the interlayer insulating film or the protective film. Even if the first welding point 601a is not electrically connected, the laser welding is performed on the second and third welding points 601b to 601c so that the first output line 241a and the first, second, and And third output repair lines 222a, 222b, and 222c.

또한, 도면으로 도시되지 않았지만, 상기 출력라인(241a)과 상기 제 1, 제 2, 제 3 출력 리페어 라인(222a, 222b, 222c)의 사이에는 절연 내압 특성에 좋은 무기물인 실리콘 산화물 또는 실리콘 질화물로 이루어진 층간 절연막이 형성된다. 그리고, 상기 제 1, 제 2, 제 3 출력 리페어 라인(222a, 222b, 222c) 상에는 도시되지 않았지만, 실리콘 산화물, 실리콘 질화물, BCB, 또는 아크릴계 물질과 같은 유기 절연물질로 보호막이 형성될 수도 있다. Although not shown in the drawings, between the output line 241a and the first, second, and third output repair lines 222a, 222b, and 222c may be formed of silicon oxide or silicon nitride, which is an inorganic material having good insulation breakdown characteristics. An interlayer insulating film is formed. Although not shown on the first, second, and third output repair lines 222a, 222b, and 222c, a protective film may be formed of an organic insulating material such as silicon oxide, silicon nitride, BCB, or an acrylic material.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

이상에서 상술한 바와 같은 본 발명에 따른 게이트 구동회로는 다음과 같은 효과가 있다. The gate driving circuit according to the present invention as described above has the following effects.

본 발명에 따른 게이트 구동회로는 서로 교차되도록 형성된 다수의 배선에 적어도 두개의 웰딩 포인트(welding point)를 형성한다. 따라서, 상기 다수의 배선을 연결하기 위한 레이저 웰딩(laser welding)시 성공률을 증가시킬 수 있다. 즉, 상기 배선간의 연결불량시 리페어(repair)률을 증가시킴으로써, 액정 표시장치의 제조공정에서 그 수율을 향상시킬 수 있다. The gate driving circuit according to the present invention forms at least two welding points in a plurality of wires formed to cross each other. Accordingly, the success rate may be increased during laser welding for connecting the plurality of wires. That is, by increasing the repair rate when the connection between the wirings is poor, the yield can be improved in the manufacturing process of the liquid crystal display.

Claims (43)

적어도 하나의 출력라인을 갖는 쉬프트 레지스터;A shift register having at least one output line; 상기 각 출력라인의 일측으로부터 돌출된 적어도 하나의 제 1 돌출부; At least one first protrusion protruding from one side of each output line; 상기 각 출력라인과 교차하도록 배열된 적어도 하나의 출력 리페어 라인; 및At least one output repair line arranged to intersect the output lines; And 상기 각 출력 리페어 라인의 일측으로부터 돌출되며, 상기 각 제 1 돌출부와 중첩되는 적어도 하나의 제 2 돌출부를 포함하여 구성됨을 특징으로 하는 게이트 구동회로. And at least one second protrusion protruding from one side of each of the output repair lines and overlapping the first protrusions. 제 1 항에 있어서,The method of claim 1, 상기 각 출력라인의 타측으로부터 돌출된 적어도 하나의 제 3 돌출부; 및 At least one third protrusion protruding from the other side of each output line; And 상기 각 출력 리페어 라인의 타측으로부터 돌출되며, 상기 각 제 3 돌출부와 중첩되는 적어도 하나의 제 4 돌출부를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로. And at least one fourth protrusion protruding from the other side of each of the output repair lines and overlapping the third protrusions. 제 2 항에 있어서,The method of claim 2, 상기 각 출력라인에 형성된 상기 각 제 1 및 제 3 돌출부들은 서로 교번하여 위치하며, 상기 각 출력 리페어 라인에 형성된 상기 각 제 2 및 제 4 돌출부들은 서로 교번하여 위치하는 것을 특징으로 하는 게이트 구동회로. And each of the first and third protrusions formed in the output lines are alternately positioned with each other, and the second and fourth protrusions formed in the respective output repair lines are alternately positioned with each other. 제 3 항에 있어서, The method of claim 3, wherein 상기 각 제 1 및 제 3 돌출부는 상기 각 출력라인과 상기 각 출력 리페어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And each of the first and third protrusions is formed in the vicinity of the intersection of the respective output lines and the respective output repair lines. 제 4 항에 있어서,The method of claim 4, wherein 상기 각 제 1 돌출부는 상기 각 출력 리페어 라인의 일측에 위치하며, 상기 각 제 3 돌출부는 상기 각 출력 리페어 라인의 타측에 위치하는 것을 특징으로 하는 게이트 구동회로. Wherein each of the first protrusions is located at one side of each of the output repair lines, and each of the third protrusions is located at the other side of each of the output repair lines. 제 3 항에 있어서, The method of claim 3, wherein 상기 각 제 2 및 제 4 돌출부는 상기 각 출력라인과 상기 각 출력 리페어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And each of the second and fourth protrusions is formed in the vicinity of the intersection of the respective output lines and the respective output repair lines. 제 6 항에 있어서,The method of claim 6, 상기 각 제 2 돌출부는 상기 각 출력라인의 일측에 위치하며, 상기 각 제 4 돌출부는 상기 각 출력라인의 타측에 위치하는 것을 특징으로 하는 게이트 구동회로. Wherein each of the second protrusions is located at one side of each of the output lines, and each of the fourth protrusions is located at the other side of each of the output lines. 제 3 항에 있어서,The method of claim 3, wherein 서로 중첩하는 상기 각 제 1 및 제 2 돌출부가 전기적으로 연결됨을 특징으 로 하는 게이트 구동회로. And each of the first and second protrusions overlapping each other is electrically connected to each other. 제 3 항에 있어서,The method of claim 3, wherein 서로 중첩하는 상기 각 제 3 및 제 4 돌출부가 전기적으로 연결됨을 특징으로 하는 게이트 구동회로. And the third and fourth protrusions overlapping each other are electrically connected to each other. 제 3 항에 있어서,The method of claim 3, wherein 상기 각 출력라인 및 상기 각 제 1 및 제 3 돌출부와, 상기 각 출력 리페어 라인 및 상기 각 제 2 및 제 4 돌출부의 사이에는 적어도 한층의 절연막이 형성되는 것을 특징으로 하는 게이트 구동회로. And at least one insulating film is formed between each of the output lines and each of the first and third protrusions, and each of the output repair lines and each of the second and fourth protrusions. 제 10 항에 있어서, The method of claim 10, 상기 절연막은 층간 절연막 및 보호막 중 하나이거나 상기 층간 절연막과 보호막이 순차적으로 형성된 것을 특징으로 하는 게이트 구동회로. And the insulating film is one of an interlayer insulating film and a protective film, or the interlayer insulating film and the protective film are sequentially formed. 제 1 항에 있어서,The method of claim 1, 위상차를 갖는 적어도 2개의 클럭펄스를 전송하는 적어도 두개의 클럭 전송라인;At least two clock transmission lines for transmitting at least two clock pulses having a phase difference; 상기 각 클럭 전송라인의 일측으로부터 돌출되는 적어도 하나의 제 3 돌출부; At least one third protrusion protruding from one side of each clock transmission line; 상기 각 클럭 전송라인과 교차하도록 배열된 적어도 하나의 클럭 리페어 라인;At least one clock repair line arranged to intersect the clock transmission lines; 상기 각 클럭 리페어 라인의 일측으로부터 돌출되며, 상기 각 클럭 전송라인에 형성된 상기 각 제 3 돌출부와 중첩되는 적어도 하나의 제 4 돌출부가 형성되는 것을 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로. And at least one fourth protrusion protruding from one side of each of the clock repair lines and overlapping the third protrusions formed in each of the clock transmission lines. 제 12 항에 있어서,The method of claim 12, 상기 각 클럭 전송라인의 타측으로부터 돌출된 적어도 하나의 제 5 돌출부; 및 At least one fifth protrusion protruding from the other side of each clock transmission line; And 상기 각 클럭 리페어 라인의 타측으로부터 돌출되며, 상기 각 제 5 돌출부와 중첩되는 적어도 하나의 제 6 돌출부를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로. And at least one sixth protrusion protruding from the other side of each of the clock repair lines and overlapping the fifth protrusions. 제 13 항에 있어서,The method of claim 13, 상기 각 클럭 전송라인에 형성된 상기 각 제 3 및 제 5 돌출부들은 서로 교번하여 위치하며, 상기 각 클럭 리페어 라인에 형성된 상기 각 제 4 및 제 6 돌출부들은 서로 교번하여 위치하는 것을 특징으로 하는 게이트 구동회로. And the third and fifth protrusions formed in the clock transmission lines are alternately positioned with each other, and the fourth and sixth protrusions formed in the clock repair lines are alternately positioned with each other. . 제 14 항에 있어서, The method of claim 14, 상기 각 제 3 및 제 5 돌출부는 상기 각 클럭 전송라인과 상기 각 클럭 리페 어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And the third and fifth protrusions are formed in the vicinity of the intersection of each clock transmission line and each of the clock repair lines. 제 15 항에 있어서,The method of claim 15, 상기 각 제 3 돌출부는 상기 각 클럭 리페어 라인의 일측에 위치하며, 상기 각 제 5 돌출부는 상기 각 클럭 리페어 라인의 타측에 위치하는 것을 특징으로 하는 게이트 구동회로. And wherein each of the third protrusions is located at one side of each clock repair line, and each of the fifth protrusions is located at the other side of each clock repair line. 제 14 항에 있어서, The method of claim 14, 상기 각 제 4 및 제 6 돌출부는 상기 각 클럭 전송라인과 상기 각 클럭 리페어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And each of the fourth and sixth protrusions is formed in the vicinity of the intersection of each clock transmission line and each clock repair line. 제 17 항에 있어서,The method of claim 17, 상기 각 제 4 돌출부는 상기 각 클럭 전송라인의 일측에 위치하며, 상기 각 제 6 돌출부는 상기 각 클럭 전송라인의 타측에 위치하는 것을 특징으로 하는 게이트 구동회로. Each of the fourth protrusions is located at one side of each clock transmission line, and each of the sixth protrusions is located at the other side of each clock transmission line. 제 14 항에 있어서,The method of claim 14, 서로 중첩하는 상기 각 제 3 및 제 4 돌출부가 전기적으로 연결됨을 특징으로 하는 게이트 구동회로. And the third and fourth protrusions overlapping each other are electrically connected to each other. 제 14 항에 있어서,The method of claim 14, 서로 중첩하는 상기 각 제 5 및 제 6 돌출부가 전기적으로 연결됨을 특징으로 하는 게이트 구동회로. And the fifth and sixth protrusions overlapping each other are electrically connected to each other. 제 14 항에 있어서,The method of claim 14, 상기 각 클럭 전송라인 및 상기 각 제 3 및 제 5 돌출부와, 상기 각 클럭 리페어 라인 및 상기 각 제 4 및 제 6 돌출부의 사이에는 적어도 한층의 절연막이 형성되는 것을 특징으로 하는 게이트 구동회로. And at least one insulating film is formed between each clock transmission line, each of the third and fifth protrusions, and each of the clock repair line and each of the fourth and sixth protrusions. 제 21 항에 있어서, The method of claim 21, 상기 절연막은 층간 절연막 및 보호막 중 하나이거나 상기 층간 절연막과 보호막이 순차적으로 형성된 것을 특징으로 하는 게이트 구동회로. And the insulating film is one of an interlayer insulating film and a protective film, or the interlayer insulating film and the protective film are sequentially formed. 제 1 항에 있어서,The method of claim 1, 상기 각 출력라인의 타측으로부터 돌출된 적어도 하나의 제 3 돌출부; 및 At least one third protrusion protruding from the other side of each output line; And 상기 각 출력 리페어 라인의 일측으로부터 돌출되며, 상기 각 제 3 돌출부와 중첩되는 적어도 하나의 제 4 돌출부를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로. And at least one fourth protrusion protruding from one side of each of the output repair lines and overlapping the third protrusions. 제 23 항에 있어서, The method of claim 23, 상기 각 제 1 및 제 3 돌출부는 상기 각 출력라인과 상기 각 출력 리페어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And each of the first and third protrusions is formed in the vicinity of the intersection of the respective output lines and the respective output repair lines. 제 24 항에 있어서,The method of claim 24, 상기 각 제 1 및 제 3 돌출부는 상기 각 출력 리페어 라인의 일측에 위치하는 것을 특징으로 하는 게이트 구동회로. And each of the first and third protrusions is located at one side of each of the output repair lines. 제 23 항에 있어서, The method of claim 23, 상기 각 제 2 및 제 4 돌출부는 상기 각 출력라인과 상기 각 출력 리페어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And each of the second and fourth protrusions is formed in the vicinity of the intersection of the respective output lines and the respective output repair lines. 제 26 항에 있어서,The method of claim 26, 상기 각 제 2 돌출부는 상기 각 출력라인의 일측에 위치하며, 상기 각 제 4 돌출부는 상기 각 출력라인의 타측에 위치하는 것을 특징으로 하는 게이트 구동회로. Wherein each of the second protrusions is located at one side of each of the output lines, and each of the fourth protrusions is located at the other side of each of the output lines. 제 23 항에 있어서,The method of claim 23, 서로 중첩하는 상기 각 제 1 및 제 2 돌출부가 전기적으로 연결됨을 특징으로 하는 게이트 구동회로. And each of the first and second protrusions overlapping each other is electrically connected to each other. 제 23 항에 있어서,The method of claim 23, 서로 중첩하는 상기 각 제 3 및 제 4 돌출부가 전기적으로 연결됨을 특징으로 하는 게이트 구동회로. And the third and fourth protrusions overlapping each other are electrically connected to each other. 제 23 항에 있어서,The method of claim 23, 상기 각 출력라인 및 상기 각 제 1 및 제 3 돌출부와, 상기 각 출력 리페어 라인 및 상기 각 제 2 및 제 4 돌출부의 사이에는 적어도 한층의 절연막이 형성되는 것을 특징으로 하는 게이트 구동회로. And at least one insulating film is formed between each of the output lines and each of the first and third protrusions, and each of the output repair lines and each of the second and fourth protrusions. 제 30 항에 있어서, The method of claim 30, 상기 절연막은 층간 절연막 및 보호막 중 하나이거나 상기 층간 절연막과 보호막이 순차적으로 형성된 것을 특징으로 하는 게이트 구동회로. And the insulating film is one of an interlayer insulating film and a protective film, or the interlayer insulating film and the protective film are sequentially formed. 제 12 항에 있어서,The method of claim 12, 상기 각 클럭 전송라인의 타측으로부터 돌출된 적어도 하나의 제 5 돌출부; 및 At least one fifth protrusion protruding from the other side of each clock transmission line; And 상기 각 클럭 리페어 라인의 일측으로부터 돌출되며, 상기 각 제 5 돌출부와 중첩되는 적어도 하나의 제 6 돌출부를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로. And at least one sixth protrusion protruding from one side of each of the clock repair lines and overlapping each of the fifth protrusions. 제 32 항에 있어서, The method of claim 32, 상기 각 제 3 및 제 5 돌출부는 상기 각 클럭 전송라인과 상기 각 클럭 리페어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And the third and fifth protrusions are formed in the vicinity of the intersection of each clock transmission line and each of the clock repair lines. 제 33 항에 있어서,The method of claim 33, wherein 상기 각 제 3 돌출부는 상기 각 클럭 리페어 라인의 일측에 위치하며, 상기 각 제 5 돌출부는 상기 각 클럭 리페어 라인의 타측에 위치하는 것을 특징으로 하는 게이트 구동회로. And wherein each of the third protrusions is located at one side of each clock repair line, and each of the fifth protrusions is located at the other side of each clock repair line. 제 32 항에 있어서, The method of claim 32, 상기 각 제 4 및 제 6 돌출부는 상기 각 클럭 전송라인과 상기 각 클럭 리페어 라인이 교차되는 부근에 형성된 것을 특징으로 하는 게이트 구동회로. And each of the fourth and sixth protrusions is formed in the vicinity of the intersection of each clock transmission line and each clock repair line. 제 35 항에 있어서,36. The method of claim 35 wherein 상기 각 제 4 및 제 6 돌출부는 상기 각 클럭 전송라인의 일측에 위치하는 것을 특징으로 하는 게이트 구동회로. And each of the fourth and sixth protrusions is located at one side of each clock transmission line. 제 32 항에 있어서,The method of claim 32, 서로 중첩하는 상기 각 제 3 및 제 4 돌출부가 전기적으로 연결됨을 특징으로 하는 게이트 구동회로. And the third and fourth protrusions overlapping each other are electrically connected to each other. 제 32 항에 있어서,The method of claim 32, 서로 중첩하는 상기 각 제 5 및 제 6 돌출부가 전기적으로 연결됨을 특징으로 하는 게이트 구동회로. And the fifth and sixth protrusions overlapping each other are electrically connected to each other. 제 32 항에 있어서,The method of claim 32, 상기 각 클럭 전송라인 및 상기 각 제 3 및 제 5 돌출부와, 상기 각 클럭 리페어 라인 및 상기 각 제 4 및 제 6 돌출부의 사이에는 적어도 한층의 절연막이 형성되는 것을 특징으로 하는 게이트 구동회로. And at least one insulating film is formed between each clock transmission line, each of the third and fifth protrusions, and each of the clock repair line and each of the fourth and sixth protrusions. 적어도 하나의 출력라인을 갖는 쉬프트 레지스터와, 상기 각 출력라인의 일측으로부터 돌출된 적어도 하나의 제 1 돌출부와, 상기 각 출력라인과 교차하도록 배열된 적어도 하나의 출력 리페어 라인과, 그리고 상기 각 출력 리페어 라인의 일측으로부터 돌출되며, 상기 각 제 1 돌출부와 중첩되는 적어도 하나의 제 2 돌출부를 포함하여 구성됨을 특징으로 하는 게이트 구동회로의 리페어 방법에 있어서, A shift register having at least one output line, at least one first protrusion protruding from one side of each output line, at least one output repair line arranged to intersect the output lines, and each output repair In the repairing method of the gate driving circuit, characterized in that it comprises at least one second protrusion protruding from one side of the line, overlapping with each of the first protrusions, 상기 각 출력라인과 상기 각 출력 리페어 라인간의 교차부분에 웰딩(welding)공정을 수행하는 단계; Performing a welding process at an intersection between each output line and each output repair line; 상기 각 교차부분이 전기적으로 연결되었는지 확인하는 단계; 및Confirming that each intersection is electrically connected; And 상기 확인 결과에 따라 상기 각 제 1 및 제 2 돌출부간을 전기적으로 연결하는 단계를 포함하여 이루어지는 것을 특징으로 하는 게이트 구동회로의 리페어 방 법.And electrically connecting the first and second protrusions to each other according to the verification result. 제 40 항에 있어서,The method of claim 40, 상기 웰딩공정은 레이저 빔을 조사하여 서로 전기적으로 연결하는 방법인 것을 특징으로 하는 게이트 구동회로의 리페어 방법. The welding process is a repair method of a gate driving circuit, characterized in that for irradiating a laser beam and electrically connected to each other. 제 41 항에 있어서, 42. The method of claim 41 wherein 서로 중첩하는 상기 각 제 1 및 제 2 돌출부는 웰딩공정을 통해 서로 전기적으로 연결하는 것을 특징으로 하는 게이트 구동회로의 리페어 방법. The first and second protrusions overlapping each other are electrically connected to each other through a welding process. 제 40 항에 있어서, The method of claim 40, 상기 각 제 1 및 제 2 돌출부간을 전기적으로 연결하는 단계는, 상기 각 교차부분이 전기적으로 연결되지 않은 경우 수행되는 것을 특징으로 하는 게이트 구동회로의 리페어 방법. And electrically connecting the first and second protrusions to each other is performed when the intersections are not electrically connected to each other.
KR1020060036621A 2006-04-24 2006-04-24 A gate driver and a method for repairing the same KR20070104961A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060036621A KR20070104961A (en) 2006-04-24 2006-04-24 A gate driver and a method for repairing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060036621A KR20070104961A (en) 2006-04-24 2006-04-24 A gate driver and a method for repairing the same

Publications (1)

Publication Number Publication Date
KR20070104961A true KR20070104961A (en) 2007-10-30

Family

ID=38818586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036621A KR20070104961A (en) 2006-04-24 2006-04-24 A gate driver and a method for repairing the same

Country Status (1)

Country Link
KR (1) KR20070104961A (en)

Similar Documents

Publication Publication Date Title
KR101157940B1 (en) A gate drvier and a method for repairing the same
US7138656B2 (en) Liquid crystal display panel and fabricating method thereof
JP2007193299A (en) Liquid crystal display device and method of repairing the same
US8174477B2 (en) Gate driver and repairing method thereof
KR101275248B1 (en) Gate driver circuit and display apparatus having the same
KR101107703B1 (en) Shift register
US20150348507A1 (en) Circuit and display device
KR101192767B1 (en) A gate driver and a method for repairing the same
CN110658658B (en) Image display device
US9972268B2 (en) Display device
JP2005522734A (en) Gate driving circuit and liquid crystal display device having the same
JP2006106660A (en) Thin film transistor array substrate and liquid crystal display device having the substrate
JP5405733B2 (en) Liquid crystal display
US9152000B2 (en) Liquid crystal display
KR100947534B1 (en) Display device
KR101702031B1 (en) Display panel
KR101166814B1 (en) A gate driver and a method for repairing the same
JP2001135093A (en) Shift register and picture display device
KR20110067573A (en) Display panel
KR102365774B1 (en) Thin film trannsistor array panel and manufacturing method thereof
KR101137850B1 (en) A gate driver and a method for repairing the same
JP4133891B2 (en) Liquid crystal display device and manufacturing method thereof
KR20040024915A (en) Liquid crystal display
JP3344680B2 (en) Image display device
KR20070104961A (en) A gate driver and a method for repairing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination