KR20070098090A - Vertically mounting type memory module having semiconductor device that is vertically mounted through the module substrate - Google Patents
Vertically mounting type memory module having semiconductor device that is vertically mounted through the module substrate Download PDFInfo
- Publication number
- KR20070098090A KR20070098090A KR1020060029314A KR20060029314A KR20070098090A KR 20070098090 A KR20070098090 A KR 20070098090A KR 1020060029314 A KR1020060029314 A KR 1020060029314A KR 20060029314 A KR20060029314 A KR 20060029314A KR 20070098090 A KR20070098090 A KR 20070098090A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- module substrate
- substrate
- module
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
- B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING
- B63B3/00—Hulls characterised by their structure or component parts
- B63B3/02—Hulls assembled from prefabricated sub-units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
- B66C1/00—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles
- B66C1/10—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles by mechanical means
- B66C1/62—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles by mechanical means comprising article-engaging members of a shape complementary to that of the articles to be handled
- B66C1/66—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles by mechanical means comprising article-engaging members of a shape complementary to that of the articles to be handled for engaging holes, recesses, or abutments on articles specially provided for facilitating handling thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
- B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING
- B63B2221/00—Methods and means for joining members or elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
- B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING
- B63B2221/00—Methods and means for joining members or elements
- B63B2221/02—Methods and means for joining members or elements by welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Abstract
Description
도 1은 종래 기술에 따른 메모리 모듈을 나타낸 사시도.1 is a perspective view showing a memory module according to the prior art.
도 2a와 도 2b는 본 발명의 제1 실시예에 따른 메모리 모듈의 반도체 칩과 모듈 기판을 나타낸 사시도 및 메모리 모듈을 나타낸 단면도.2A and 2B are perspective views illustrating a semiconductor chip and a module substrate of the memory module according to the first embodiment of the present invention, and a cross-sectional view illustrating the memory module;
도 3a와 도3b는 본 발명의 제2 실시예에 따른 메모리 모듈의 반도체 칩과 모듈 기판 및 메모리 모듈을 나타낸 사시도.3A and 3B are perspective views illustrating a semiconductor chip, a module substrate, and a memory module of the memory module according to the second embodiment of the present invention;
도 4는 본 발명의 제3 실시예에 따른 메모리 모듈을 나타낸 단면도.4 is a cross-sectional view illustrating a memory module according to a third embodiment of the present invention.
도 5a와 도 5b는 본 발명의 제4 실시예에 따른 메모리 모듈의 반도체 칩과 메모리 모듈을 나타낸 사시도와 단면도.5A and 5B are a perspective view and a cross-sectional view of a semiconductor chip and a memory module of the memory module according to the fourth embodiment of the present invention.
도 6a와 도 6b는 본 발명의 제5 실시예에 따른 메모리 모듈의 반도체 칩과 모듈 기판 및 메모리 모듈을 나타낸 사시도.6A and 6B are perspective views illustrating a semiconductor chip, a module substrate, and a memory module of a memory module according to a fifth embodiment of the present invention;
도 7은 본 발명의 제6 실시예에 따른 메모리 모듈을 나타낸 단면도.7 is a sectional view showing a memory module according to a sixth embodiment of the present invention.
도 8은 본 발명의 제7 실시예에 따른 메모리 모듈을 나타낸 단면도.8 is a sectional view showing a memory module according to a seventh embodiment of the present invention.
*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *
100,200,300,400,500,600,700; 수직 실장형 메모리 모듈100,200,300,400,500,600,700; Vertical Mount Memory Modules
800; 메모리 모듈 11,311; 반도체 칩800; Memory module 11,311; Semiconductor chip
411,511; 듀얼 스택 칩(dual stack chip) 612,813,814; 반도체 칩 패키지411,511; Dual stack chip 612,813,814; Semiconductor chip package
712,812; 듀얼 스택 패키지 13;측벽712,812;
15,315; 접속 패드 17; 부착면15,315;
18,318; 접착제 19; 포켓형 보호 리드(lid)18,318; Adhesive 19; Pocket protective lid
20,820; 모듈 기판 21; 관통 구멍20,820;
22; 기판 패드 23; 외부 접속 패턴22;
31,831; 솔더(solder) 32,332; 본딩 와이어31,831; Solder 32,332; Bonding wire
312; 수지 봉지부 320; 배선 기판312;
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 모듈의 용량 증가와 반도체 소자의 실장 밀도를 증가시킬 수 있는 수직 실장형 메모리 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a vertically mounted memory module capable of increasing the capacity of a module and increasing the mounting density of a semiconductor device.
메모리 모듈(memory module)은 반도체 소자의 용량을 증가시키고자 할 때 또는 특수한 목적을 실현하기 위한 제품군이 필요할 때 일반적으로 사용되고 있다. 메모리 모듈은 하나의 모듈 기판(module substrate)에 복수 개의 반도체 소자들을 실장하는 것으로, 칩 또는 패키지 수준에서 메모리 용량을 증가시키는 대신에 조립 공정을 통하여 모듈 수준에서 쉽게 메모리 용량을 증가시킬 수 있기 때문에 유용하 게 사용되고 있다.Memory modules are commonly used to increase the capacity of semiconductor devices or when a family of products for a particular purpose is needed. A memory module is useful for mounting a plurality of semiconductor devices on a single module substrate, because the memory capacity can be easily increased at the module level through an assembly process instead of increasing the memory capacity at the chip or package level. Is used.
모듈 기판은 JEDEC(Joint Electron Device Engineering Council) 등에 의해 국제적으로 그 규격이 표준화되어 있다. 따라서, 반도체 소자의 평면적 배치에 의한 메모리 모듈의 용량 증가에는 한계가 있다. 이러한 문제를 해결하기 위한 방안으로서 반도체 소자를 복수 개 적층한 형태의 메모리 모듈이 제안되었다.The module substrate is internationally standardized by the Joint Electron Device Engineering Council (JEDEC). Therefore, there is a limit in increasing the capacity of the memory module due to the planar arrangement of the semiconductor elements. As a solution to this problem, a memory module having a plurality of stacked semiconductor devices has been proposed.
도 1은 종래 기술에 따른 메모리 모듈을 나타낸 사시도이다.1 is a perspective view showing a memory module according to the prior art.
도 1에 도시된 메모리 모듈(800)은 모듈 기판(820)의 일면에 두 개의 반도체 칩 패키지(813,814)가 수직으로 적층된 듀얼 스택 패키지(dual stack package;812)들이 실장된 구조이다. 각각의 듀얼 스택 패키지(812)는 솔더 볼(831)에 의해 반도체 칩 패키지들(813,814)간 상호 전기적인 연결 및 물리적 적층이 이루어진다. 그리고 각각의 듀얼 스택 패키지(812)들은 하부 반도체 칩 패키지(814)들의 솔더 볼(831)들에 의하여 모듈 기판(820)과 전기적으로 연결된다.The
전술한 예와 같이 종래의 메모리 모듈은 반도체 소자들을 수직으로 적층하여 모듈 기판에 실장되는 반도체 소자의 수를 증가시킴으로써 반도체 소자의 평면적 배치에 의한 메모리 모듈의 용량 증가 한계를 어느 정도 극복할 수 있다. 그러나 신뢰성이나 구조적 안정성 측면을 고려할 때 적층 가능한 반도체 소자의 수에 한계가 있고, 기본적으로 반도체 소자의 배치 구조가 평면적 배치 구조이기 때문에 용량 증가에는 한계가 있다.As described above, the conventional memory module stacks semiconductor devices vertically to increase the number of semiconductor devices mounted on the module substrate, thereby overcoming the limit of capacity increase of the memory module due to the planar arrangement of the semiconductor devices. However, in view of reliability and structural stability, there is a limit to the number of stackable semiconductor devices, and the capacity increase is limited because the semiconductor device is basically a planar layout structure.
또한, 반도체 소자들의 적층과 상호 전기적인 연결 및 그에 대한 검사 과정을 거쳐 제조되기 때문에 전체 제조 공정이 복잡하고, 적층 과정에서 불량이 발생 될 수 있다는 문제가 있다. 예를 들어, 스택 패키지들이 실장된 메모리 모듈의 경우, 먼저 개별 반도체 칩 패키지들을 제조하는 단계, 그 반도체 칩 패키지들의 양/불량을 검사하는 단계, 양품인 반도체 칩 패키지들을 적층하여 스택 패키지들을 제조하는 단계, 적층된 개별 반도체 칩 패키지들 사이의 전기적/물리적 연결 상태에 대한 양/불량을 검사하는 단계, 양품인 스택 패키지들을 모듈 기판에 실장하는 단계 등 복잡한 공정을 거쳐 제조되며, 적층 과정이나 개별 패키지들간 상호 전기적인 연결 등에서 불량이 발생될 수 있다.In addition, there is a problem that the entire manufacturing process is complicated because the manufacturing process through the stacking and interconnection of the semiconductor devices and the inspection thereof, a defect may occur in the stacking process. For example, in the case of a memory module in which stack packages are mounted, first manufacturing individual semiconductor chip packages, inspecting whether the semiconductor chip packages are good or bad, stacking good semiconductor chip packages and manufacturing the stack packages It is manufactured through a complicated process such as checking the quality / failure of the electrical / physical connection state between the stacked individual semiconductor chip packages, and mounting the good stack packages on the module substrate. Defects may occur in the electrical connection between the two.
따라서, 본 발명의 목적은 적층 과정에서 발생될 수 있는 불량 문제없이 모듈의 용량 및 반도체 소자의 실장 밀도를 증가시킬 수 있는 메모리 모듈을 제공하는 것이다.Accordingly, an object of the present invention is to provide a memory module capable of increasing the capacity of a module and the mounting density of a semiconductor device without a problem of defects that may occur in the lamination process.
본 발명의 다른 목적은 종래보다 단순한 제조 공정으로 모듈의 용량 및 반도체 소자의 실장 밀도를 증가시킬 수 있는 메모리 모듈을 제공하는 것이다.Another object of the present invention is to provide a memory module capable of increasing the capacity of the module and the mounting density of the semiconductor device by a simpler manufacturing process than the prior art.
이러한 목적을 달성하기 위하여 본 발명은 적어도 일면에 접속 패드들이 형성된 반도체 소자들; 및 반도체 소자들이 각각 관통되어 실장되도록 형성된 관통 구멍들과, 관통 구멍들 주위에서 접속 패드들이 형성된 반도체 소자의 면과 이웃하는 면에 접속 패드들과 일대일 대응되게 형성된 기판 패드들과, 한쪽 가장자리 부분에 형성된 외부 접속 패턴을 가지는 모듈 기판을 포함하고, 반도체 소자들이 모듈 기판의 관통 구멍들에 각각 수직으로 관통되어 실장되고, 반도체 소자의 적어도 일면에서 모듈 기판으로부터 노출되는 영역에 접속 패드들이 형성되며, 접속 수단들에 의하여 접속 패드들과 기판 패드들이 전기적으로 일대일 연결되는 수직 실장형 메모리 모듈을 제공한다.In order to achieve the above object, the present invention provides a semiconductor device comprising at least one semiconductor device having connection pads formed thereon; And through-holes formed so that the semiconductor elements are respectively penetrated and mounted, substrate pads formed in one-to-one correspondence with the connection pads on a surface and a neighboring surface of the semiconductor element where the connection pads are formed around the through-holes; And a module substrate having a formed external connection pattern, wherein semiconductor elements are vertically penetrated through the through holes of the module substrate, respectively, and connection pads are formed in areas exposed from the module substrate on at least one surface of the semiconductor element. Means provide a vertically mounted memory module in which the connection pads and the substrate pads are electrically connected one-to-one by means.
본 발명에 따른 수직 실장형 메모리 모듈에 있어서, 접속 패드들은 접속 패드들이 형성된 반도체 소자의 면에서 모듈 기판의 관통 구멍 내에 위치하는 영역을 중심으로 양측에 형성되는 것이 바람직하다.In the vertically mounted memory module according to the present invention, it is preferable that the connection pads are formed at both sides with respect to a region located in the through hole of the module substrate on the surface of the semiconductor element on which the connection pads are formed.
본 발명에 따른 수직 실장형 메모리 모듈에 있어서, 반도체 소자는 반도체 칩 또는 반도체 칩 패키지 중에 적어도 어느 하나일 수 있고, 반도체 소자가 반도체 칩인 경우, 반도체 칩들은 접속 패드가 형성된 면을 제외한 면들이 덮여지는 포켓형 보호 리드들에 각각 끼워져서 모듈 기판의 관통 구멍들에 각각 수직으로 관통되어 실장될 수 있다.In the vertically mounted memory module according to the present invention, the semiconductor device may be at least one of a semiconductor chip or a semiconductor chip package, and in the case where the semiconductor device is a semiconductor chip, the semiconductor chips may be covered with surfaces other than a surface on which a connection pad is formed. Each of the pocket-shaped protection leads may be inserted so as to vertically penetrate through the through-holes of the module substrate.
본 발명에 따른 수직 실장형 메모리 모듈에 있어서, 반도체 소자는 접속 패드가 일면에 형성된 두 개의 반도체 소자가 부착된 듀얼 반도체 소자이고, 이 듀얼 반도체 소자는 접속 패드가 형성된 면의 이면들이 서로 부착된다. 그리고 이 듀얼 반도체 소자는 접착제, 또는 접속 패드들이 형성된 면을 제외한 면들을 덮도록 두 개의 반도체 소자가 끼워지는 두 개의 포켓이 일체형으로 형성된 포켓형 보호 리드 중 적어도 어느 하나를 통하여 그 이면들이 부착될 수 있다.In the vertically mounted memory module according to the present invention, the semiconductor element is a dual semiconductor element having two semiconductor elements formed on one surface thereof with a connection pad attached thereto, and the dual semiconductor elements are attached to the back surfaces of the surface on which the connection pad is formed. The dual semiconductor device may be attached to the back surfaces of the dual semiconductor device through at least one of a pocket-type protective lead in which two pockets in which two semiconductor devices are fitted are integrally formed so as to cover the surfaces except the surface on which the connection pads are formed. .
본 발명에 따른 수직 실장형 메모리 모듈에 있어서, 접속 수단은 솔더 또는 본딩 와이어 중에 적어도 어느 하나일 수 있다. 접속 수단이 솔더인 경우, 접속 패드는 반도체 소자의 일면에서 모듈 기판과 근접한 영역에 형성되며, 기판 패드는 모듈 기판의 면에서 반도체 소자와 근접한 영역에 형성되는 것이 바람직하다. In the vertically mounted memory module according to the present invention, the connection means may be at least one of solder or bonding wire. In the case where the connecting means is solder, the connection pads are preferably formed in a region close to the module substrate on one surface of the semiconductor element, and the substrate pads are formed in a region close to the semiconductor element on the surface of the module substrate.
본 발명에 따른 수직 실장형 메모리 모듈에 있어서, 관통 구멍은 모듈 기판의 장변 방향 또는 단변 방향 중에 적어도 어느 하나의 방향으로 형성될 수 있다.In the vertically mounted memory module according to the present invention, the through hole may be formed in at least one of a long side direction and a short side direction of the module substrate.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 각 구성요소의 실제 크기가 전적으로 반영된 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the accompanying drawings, some of the components are somewhat exaggerated, schematically illustrated or omitted to facilitate a clear understanding of the drawings, and the actual size of each component is not entirely reflected.
제1 실시예First embodiment
도 2a와 도 2b는 본 발명의 제1 실시예에 따른 메모리 모듈의 반도체 칩과 모듈 기판을 나타낸 사시도 및 메모리 모듈을 나타낸 단면도이다.2A and 2B are perspective views illustrating a semiconductor chip and a module substrate of the memory module according to the first embodiment of the present invention, and sectional views showing the memory module.
도 2a와 도 2b를 참조하면, 본 실시예에 따른 메모리 모듈(100)은 반도체 소자들, 예컨대 반도체 칩(11)들이 모듈 기판(20)에 수직으로 관통되어 실장되는 것에 특징이 있다.2A and 2B, the
모듈 기판(20)에는 반도체 칩(11)들이 각각 관통되어 실장되도록 관통 구멍(through hole;21)들이 형성된다. 관통 구멍(21)은 전동 드릴, 펀치(punch), 레이저 드릴(laser drill) 등과 같은 다양한 기구들로 형성될 수 있다. 그리고 관통 구멍(21)은 모듈 기판(20)의 장변(長邊) 또는 단변(短邊) 방향 중에 어느 하나의 방향으로 형성될 수 있다.Through
반도체 칩(11)의 일면에는 복수 개의 접속 패드(15)가 형성된다. 반도체 칩 (11)의 접속 패드(15)는 반도체 칩(11)이 모듈 기판(20)의 관통 구멍(21)에 관통되어 실장될 때 모듈 기판(20)으로부터 노출되는 영역, 예컨대 반도체 칩(11)의 일면에서 모듈 기판(20)의 관통 구멍(21) 내에 위치하는 영역을 중심으로 양측에 형성된다.A plurality of
모듈 기판(20)의 관통 구멍(21)들 주위에는 복수 개의 기판 패드(22)가 형성된다. 기판 패드(22)들은 접속 패드(15)들이 형성된 반도체 칩(11)의 면과 이웃하는 모듈 기판(20)의 면에서 접속 패드(15)들과 일대일로 대응되게 형성된다. 참조번호 23은 반도체 칩(11)을 외부와 전기적으로 연결하는 외부 접속 패턴이다.A plurality of
반도체 칩(11)들의 접속 패드(15)들과 모듈 기판(20)의 기판 패드(22)들은 접속 수단, 예컨대 솔더(solder;31)에 의하여 전기적으로 일대일 연결된다. 솔더(31)는 진공압과 레이저를 가하여 솔더를 젯팅(jetting)하는 레이저 젯팅과 같은 방식을 사용하여 형성된다.The connection pads 15 of the
전술한 바와 같이, 본 실시예에 따른 메모리 모듈(100)은 반도체 칩(11)들이 모듈 기판(20)의 관통 구멍(21)들에 각각 수직으로 관통되어 실장되고, 반도체 칩(11)들과 모듈 기판(20)의 전기적 연결은 솔더(31)에 의하여 이루어진다. 접속 패드(15)는 반도체 칩(11)의 관통 구멍(21) 내에 위치하는 영역을 중심으로 양측에서 특히, 모듈 기판(20)과 근접한 영역에 형성되고, 모듈 기판(20)에 형성된 기판 패드(22)들도 반도체 칩(11)과 근접한 영역에 형성되는 것이 바람직하다. 그 이유는 반도체 칩(11)에 형성된 접속 패드(15)들과 모듈 기판(20)에 형성되는 기판 패드(22)에 솔더(31)를 부착하기 용이하고, 사용되는 솔더(31)의 양을 줄일 수 있기 때 문이다. As described above, the
그리고 종래와 달리 반도체 칩(11)들이 모듈 기판(20)에 수직으로 실장된다. 따라서, 반도체 칩(11)들과 모듈 기판(20)을 지지할 수 있는 지그(jig; 도시되지 않음)와 같은 수단을 사용하여 반도체 칩(11)들이 실장되고, 반도체 칩(11)들과 모듈 기판(20)이 솔더(31)로 접합된다.Unlike the related art, the semiconductor chips 11 are mounted perpendicular to the
본 실시예에 따른 수직 실장형 메모리 모듈은 모듈 기판에 형성된 관통 구멍들에 반도체 칩들이 각각 수직으로 관통되어 실장된다. 따라서, 모듈 기판에서 반도체 소자가 실장되는 영역이 줄어들어, 개별 반도체 칩들을 적층하지 않고서도 제한된 모듈 기판에서 모듈의 용량 및 반도체 소자의 실장 밀도를 증가시킬 수 있다. 그리고 적층으로 인하여 발생될 수 있었던 문제들이 해결된다. 또한, 반도체 소자들이 모듈 기판에 수직으로 실장되지만 반도체 소자가 모듈 기판의 관통 구멍 내에 위치하는 영역을 가지므로, 메모리 모듈의 높이에 크게 영향을 미치지 않는다.In the vertically mounted memory module according to the present embodiment, semiconductor chips are vertically penetrated through through holes formed in a module substrate. Therefore, the area in which the semiconductor device is mounted in the module substrate is reduced, so that the capacity of the module and the mounting density of the semiconductor device can be increased in the limited module substrate without stacking individual semiconductor chips. And problems that could arise due to lamination are solved. In addition, although the semiconductor devices are mounted perpendicular to the module substrate, the semiconductor devices have a region located in the through hole of the module substrate, and thus do not significantly affect the height of the memory module.
한편, 반도체 소자는 전술한 반도체 칩에 한정되는 것은 아니다. 그 예를 다음 실시예에서 설명한다.In addition, a semiconductor element is not limited to the semiconductor chip mentioned above. An example is described in the following example.
제2 실시예Second embodiment
도 3a와 도3b는 본 발명의 제2 실시예에 따른 메모리 모듈의 반도체 칩과 모듈 기판 및 메모리 모듈을 나타낸 사시도이다. 본 실시예에서 제1 실시예와 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.3A and 3B are perspective views illustrating a semiconductor chip, a module substrate, and a memory module of the memory module according to the second embodiment of the present invention. In the present embodiment, the same components as those of the first embodiment or corresponding components use the same reference numerals, and a description thereof will be omitted.
도 3a와 도 3b를 참조하면, 본 실시예에 따른 메모리 모듈(200)은 전술한 제1 실시예의 메모리 모듈과 기본적인 구성 및 기능이 유사하지만, 반도체 칩(11)이 포켓형 보호 리드(lid)(16)에 끼워진 형태인 것에 특징이 있다.3A and 3B, the
포켓형 보호 리드(16)는 반도체 칩(11)이 끼워질 수 있는 포켓 형태로서, 반도체 칩(11)의 접속 패드(15)가 형성된 면의 이면과 부착되는 부착면(17)과 부착면(17)을 둘러싸며 형성된 네 개의 측벽(13)을 포함한다. 포켓형 보호 리드(16)에 끼워진 반도체 칩(11)은 접속 패드(15)가 형성된 면이 노출되고, 그 면을 제외한 면들이 포켓형 보호 리드(16)와 부착된다. 네 측벽(13)은 반도체 칩(11)의 두께 방향의 네 면과 부착된다. 포켓형 보호 리드(16)에 부착된 반도체 칩(11)의 면들은 외부 환경으로부터 보호된다. 여기서, 부착면(17)에는 접착제(도시되지 않음)가 개재되어, 반도체 칩(11)이 포켓형 보호 리드(16)로부터 이탈되지 않고 고정된다.The pocket
포켓형 보호 리드(16)의 측벽(13)은 반도체 칩(11)의 두께와 같은 것이 바람직하다. 그 이유는 반도체 칩(11)의 두께가 측벽(13)보다 높은 경우, 측벽(13)으로부터 노출된 면이 외부환경으로부터 보호될 수 없다. 그리고 반도체 칩(11)의 두께가 낮은 경우, 접속 패드(15)와 기판 패드(22)를 접속 수단을 사용하여 전기적으로 연결할 때, 솔더 접합시 솔더의 양이 늘어나고, 와이어 본딩(wire bonding)시 본딩 와이어의 길이가 길어지는 등의 문제로 인하여 접합이 용이하지 않기 때문이다.The
포켓형 보호 리드(16)는 폴리머(polymer)와 같은 비전도성 물질이 코팅된 금속으로 형성될 수 있고, 또는 플라스틱(plastic)과 같은 비전도성 물질로 형성될 수 있다. 폴리머가 코팅된 금속으로 형성된 포켓형 보호 리드(16)는 금속의 특성상 열 방출 효과가 있으므로 플라스틱으로 형성되는 것보다 바람직하다.The pocket
포켓형 보호 리드(16)들에 각각 끼워진 반도체 칩(11)들은 모듈 기판(20)의 관통 구멍(21)들에 각각 수직으로 관통되어 실장된다. 반도체 칩(11)의 접속 패드(15)들과 모듈 기판(20)의 기판 패드(22)들은 접속 수단, 예컨대 솔더(31)를 통하여 전기적으로 일대일 연결된다.The semiconductor chips 11 fitted in the pocket protection leads 16 are respectively vertically penetrated through the through
한편, 접속 수단이 전술한 실시예들의 솔더에 한정되는 것은 아니다. 그 예를 다음 실시예에서 설명한다.On the other hand, the connecting means is not limited to the solder of the above-described embodiments. An example is described in the following example.
제3 실시예Third embodiment
도 4는 본 발명의 제3 실시예에 따른 메모리 모듈을 나타낸 단면도이다. 본 실시예에서 전술한 실시예들과 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.4 is a cross-sectional view illustrating a memory module according to a third exemplary embodiment of the present invention. In the present embodiment, the same components or corresponding components as the above-described embodiments have the same reference numerals, and description thereof will be omitted.
도 4를 참조하면, 본 실시예에 따른 메모리 모듈(300)은 전술한 실시예들의 메모리 모듈과 기본적인 구성 및 기능이 유사하지만, 접속 수단이 본딩 와이어(bonding wire;32)인 것에 특징이 있다. 도면에는 전술한 제1 실시예에서와 같은 반도체 칩(11)이 모듈 기판(20)에 실장된 구조가 도시되어 있지만 이러한 형태에 한정되는 것은 아니고, 전술한 제2 실시예에서와 같이 포켓형 보호 리드에 끼워진 반도체 칩이 실장되는 구조도 가능하다.Referring to FIG. 4, the
본딩 와이어(32)는 일반적인 와이어 본딩 공정에 사용되는 캐필러리(capillary)를 포함하는 와이어 본딩 장치 등을 사용하여 형성된다. 본딩 와이어 (32)에 의하여 반도체 칩(11)들의 접속 패드(15)들과 모듈 기판(20)의 기판 패드(22)들이 전기적으로 일대일 연결된다.The
접속 패드(I5)들과 기판 패드(22)들은 도면에 도시된 바와 같이, 전술한 실시예들과 달리 반도체 칩(11)과 모듈 기판(20)이 서로 각각 근접한 영역에서 소정 거리 떨어진 부분에 형성되는 것이 바람직하다. 그 이유는 모듈 기판(20)의 관통 구멍(21)들에 반도체 칩(11)들이 수직으로 관통되어 실장된 상태에서 접속 패드(15)들과 기판 패드(22)들을 본딩 와이어(32)들로 연결하여야 하므로, 캐필러리 등의 동작 공간이 확보되어야 하기 때문이다.As shown in the drawing, the connection pads I5 and the
한편, 일정 규격의 모듈 기판에서 모듈의 용량 및 반도체 소자의 실장 밀도를 증가시키기 위하여, 적층된 형태의 반도체 소자들을 모듈 기판에 실장할 수 있다. 이러한 형태의 메모리 모듈에 대하여 다음 실시예에서 설명한다.On the other hand, in order to increase the capacity of the module and the mounting density of the semiconductor device in a module substrate of a certain standard, the stacked semiconductor devices may be mounted on the module substrate. This type of memory module will be described in the following embodiment.
제4 실시예Fourth embodiment
도 5a와 도 5b는 본 발명의 제4 실시예에 따른 메모리 모듈의 반도체 칩과 메모리 모듈을 나타낸 사시도와 단면도이다. 본 실시예에서 전술한 실시예들과 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.5A and 5B are a perspective view and a cross-sectional view illustrating a semiconductor chip and a memory module of a memory module according to a fourth embodiment of the present invention. In the present embodiment, the same components or corresponding components as the above-described embodiments have the same reference numerals, and description thereof will be omitted.
도 5a와 도 5b를 참조하면, 본 실시예에 따른 메모리 모듈(400)은 전술한 실시예들의 메모리 모듈과 기본적인 구성 및 기능이 유사하지만, 반도체 소자가 듀얼 스택 칩(dual stack chip;411)인 것에 특징이 있다.5A and 5B, the
듀얼 스택 칩(411)은 두 개의 반도체 칩(11)이 부착된 것으로서, 반도체 칩(11)의 접속 패드(15)들이 형성된 면의 이면들이 접착제(18)에 의하여 서로 부착된 형태이다. 접착제(18)는 비전도성 물질로 형성되고, 필름(film) 형태 또는 페이스트(paste) 형태일 수 있다. The
듀얼 스택 칩(411)들은 모듈 기판(20)의 관통 구멍(21)들에 각각 수직으로 관통되어 실장된다. 듀얼 스택 칩(411)의 양쪽 면에 형성된 접속 패드(15)들과 그 양쪽 면에 이웃하는 모듈 기판(20)의 면들에 형성된 기판 패드(22)들은 솔더(31)에 의하여 전기적으로 일대일 연결된다. 듀얼 스택 칩(411)이 모듈 기판(20)에 실장되기 전에는 두 개의 반도체 칩(11)이 전기적으로 직접 연결되지 않지만, 모듈 기판(20)에 실장된 후에는 모듈 기판(20)에 형성된 배선(도시되지 않음)과 솔더(31)에 의하여 두 개의 반도체 칩(11)이 서로 전기적으로 연결될 수 있다. 여기서, 접속 수단은 솔더(31)에만 한정되는 것은 아니고, 전술한 제3 실시예에서와 같이, 본딩 와이어가 사용될 수도 있다.The
본 실시예에 따른 수직 실장형 메모리 모듈은 두 개의 반도체 칩이 서로 전기적으로 직접 연결되지 않는다. 따라서, 듀얼 스택 칩 제조 과정에서 불량이 발생될 가능성이 낮고, 듀얼 스택 칩을 제조한 뒤에 그 듀얼 칩의 전기적 연결 상태에 대한 양/불량을 검사하는 단계는 생략될 수 있다.In the vertically mounted memory module according to the present embodiment, two semiconductor chips are not electrically connected directly to each other. Therefore, it is unlikely that a defect will occur in the process of manufacturing the dual stack chip, and after manufacturing the dual stack chip, the step of checking the quality / failure of the electrical connection state of the dual chip may be omitted.
한편, 듀얼 스택 칩은 전술한 접착제 이외에 다른 수단을 이용하여 형성될 수 있다. 그 예를 다음 실시예에서 설명한다.On the other hand, the dual stack chip may be formed using other means than the adhesive described above. An example is described in the following example.
제5 실시예Fifth Embodiment
도 6a와 도 6b는 본 발명의 제5 실시예에 따른 메모리 모듈의 반도체 칩과 모듈 기판 및 메모리 모듈을 나타낸 사시도이다. 본 실시예에서 전술한 실시예들과 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.6A and 6B are perspective views illustrating a semiconductor chip, a module substrate, and a memory module of a memory module according to a fifth embodiment of the present invention. In the present embodiment, the same components or corresponding components as the above-described embodiments have the same reference numerals, and description thereof will be omitted.
도 6a와 도 6b를 참조하면, 본 실시예에 따른 메모리 모듈(500)은 전술한 제4 실시예의 메모리 모듈과 기본적인 구성 및 기능이 유사하지만, 듀얼 스택 칩(511)은 두 개의 반도체 칩(11)이 포켓형 보호 리드(19)에 끼워진 형태인 것에 특징이 있다.6A and 6B, the
포켓형 보호 리드(19)는 전술한 제2 실시예에서의 포켓형 보호 리드(도 3a와 도 3b의 16)와 유사하지만, 두 개의 반도체 칩(11)을 끼울 수 있도록 포켓이 두 개가 형성되는 것에 차이가 있다. 포켓형 보호 리드(19)는 도면에 도시된 바와 같이, 두 개의 반도체 칩(11)이 끼워질 수 있는 포켓이 양쪽으로 형성되거나, 제2 실시예에서의 포켓형 보호 리드 두 개를 사용하여, 포켓의 부착면(17)이 양쪽으로 노출되도록 부착면(17)의 이면들을 서로 부착하여 형성할 수 있다. The
듀얼 스택 칩(511)은 반도체 칩(11)의 접속 패드(15)가 형성된 면이 노출되도록 각각 포켓형 보호 리드(19)에 끼워져서 접속 패드(15)가 형성된 면의 이면들이 부착면(17)에 부착되고 반도체 칩(11)의 두께 방향의 네 면들은 네 측벽(13)에 부착되어, 접속 패드(15)가 형성되지 않은 면들은 덮여지도록 형성된다. 반도체 칩(11)과 부착면(17) 사이에 접착제가 개재되어 반도체 칩(11)은 포켓형 보호 리드 (19)에서 이탈되지 않고, 포켓형 보호 리드(19)에 끼워진 반도체 칩(11)의 면들은 외부 환경으로부터 보호된다. The
포켓형 보호 리드(19)에 두 개의 반도체 칩(11)이 끼워진 형태의 듀얼 스택 칩(511)들은 모듈 기판(20)의 관통 구멍(21)들에 각각 수직으로 관통되어 실장되고, 솔더(31)에 의하여 접속 패드(15)들과 기판 패드(22)들이 전기적으로 일대일 연결된다. 이러한 접속 수단은 솔더(31)에만 한정되는 것은 아니고, 전술한 제3 실시예에서와 같이, 본딩 와이어가 사용될 수도 있다.The
한편, 전술한 실시예들에 따른 메모리 모듈은 반도체 칩 상태의 반도체 소자들이 모듈 기판에 실장되는 구조이다. 그러나 이러한 구조에 한정되는 것은 아니고, 반도체 칩 패키지 상태의 반도체 소자가 모듈 기판에 실장되는 구조도 가능하다. 이와 같은 메모리 모듈에 대하여 이하에서 설명한다.On the other hand, the memory module according to the above embodiments has a structure in which the semiconductor elements in the semiconductor chip state is mounted on the module substrate. However, the present invention is not limited to this structure, and a structure in which a semiconductor element in a semiconductor chip package state is mounted on a module substrate is also possible. Such a memory module will be described below.
제6 실시예Sixth embodiment
도 7은 본 발명의 제6 실시예에 따른 메모리 모듈을 나타낸 단면도이다. 본 실시예에서 전술한 실시예들과 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.7 is a cross-sectional view illustrating a memory module according to a sixth embodiment of the present invention. In the present embodiment, the same components or corresponding components as the above-described embodiments have the same reference numerals, and description thereof will be omitted.
도 7을 참조하면, 본 실시예에 따른 메모리 모듈(600)은 전술한 실시예들의 메모리 모듈과 기본적인 구성 및 기능이 유사하지만, 반도체 소자가 반도체 칩 패키지(612)인 것에 특징이 있다.Referring to FIG. 7, the
반도체 칩 패키지(612)는 도 7에서, 배선 기판(320)에 접착제(318)에 의하여 반도체 칩(311)이 부착되고, 반도체 칩(311)과 배선 기판(320)이 본딩 와이어(332)로 연결되며, 반도체 칩(311)과 본딩 와이어(332) 및 배선 기판(320)의 상면을 수지 봉지부(312)가 덮는 구조가 도시되어 있지만, 이러한 구조에 한정되는 것은 아니다.In the
접속 패드(315)들은 반도체 칩 패키지(612)가 모듈 기판(20)의 관통 구멍(21)에 관통되어 실장될 때 반도체 칩 패키지(612)의 배선 기판(320)의 일면에서 모듈 기판(20)의 관통 구멍(21) 내에 위치하는 영역을 중심으로 양측에 형성된다.The
반도체 칩 패키지(612)들은 모듈 기판(20)의 관통 구멍(21)들에 각각 수직으로 관통되어 실장되고, 반도체 칩 패키지(612)들의 접속 패드(315)들과 모듈 기판(20)의 기판 패드(22)들은 솔더(31)들에 의하여 전기적으로 일대일 연결된다. 여기서, 접속 수단으로 사용된 솔더(31) 대신에 전술한 제3 실시예의 본딩 와이어와 같은 접속 수단이 사용될 수도 있다.The semiconductor chip packages 612 are vertically penetrated through the through
제7 실시예Seventh embodiment
도 8은 본 발명의 제7 실시예에 따른 메모리 모듈을 나타낸 단면도이다. 본 실시예에서 전술한 실시예들과 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.8 is a cross-sectional view illustrating a memory module according to a seventh embodiment of the present invention. In the present embodiment, the same components or corresponding components as the above-described embodiments have the same reference numerals, and description thereof will be omitted.
도 8을 참조하면, 본 실시예에 따른 메모리 모듈(700)은 전술한 실시예들의 메모리 모듈과 기본적인 구성 및 기능이 유사하지만, 반도체 소자가 두 개의 반도체 칩 패키지(612)가 서로 부착된 듀얼 스택 패키지(712)인 것에 특징이 있다.Referring to FIG. 8, the
본 실시예에 따른 메모리 모듈(700)의 반도체 소자는 두 개의 반도체 칩 패키지(12)의 접속 패드(315)가 형성된 면의 이면인 수지 봉지부(312)의 상부면들이 서로 부착된 듀얼 스택 패키지(712)이다. 개별 반도체 칩 패키지(612)는 전술한 제6 실시예의 반도체 칩 패키지와 같은 구조가 도시되어 있지만, 이에 한정되는 것은 아니다.In the semiconductor device of the
그리고 듀얼 스택 패키지(712)는 도 8에 반도체 칩 패키지(12)들의 수지 봉지부(312)의 상부면들이 접착제(18)를 통하여 서로 부착된 형태가 도시되어 있다. 듀얼 스택 패키지(712) 형태는 이에 한정되지 않고, 전술한 제5 실시예에서와 같이 포켓형 보호 리드와 같은 수단을 사용한 듀얼 스택 패키지 형태일 수도 있다.In addition, the
듀얼 스택 패키지(712)들은 모듈 기판(20)의 관통 구멍(21)들에 각각 수직으로 관통되어 실장되고, 듀얼 스택 패키지(712)들의 접속 패드(315)들과 모듈 기판(20)의 기판 패드(22)들은 솔더(31)들에 의하여 전기적으로 일대일 연결된다. 듀얼 스택 패키지(712)는 일반적인 듀얼 스택 패키지와 달리, 모듈 기판(20)에 실장되기 전에는 두 개의 반도체 칩 패키지(612)가 전기적으로 직접 연결되지 않는다. 듀얼 스택 패키지(712)가 모듈 기판(20)에 실장된 뒤에 반도체 칩 패키지(612)들은 모듈 기판(20)에 형성된 배선과 솔더(31)에 의하여 서로 전기적으로 연결될 수 있다. 한편, 접속 수단으로 사용된 솔더(31) 대신에 전술한 제3 실시예의 본딩 와이어와 같은 접속 수단이 사용될 수도 있다.The dual stack packages 712 are vertically penetrated through the through
한편 본 발명에 따른 반도체 소자가 모듈 기판에 수직으로 관통되어 실장되는 수직 실장형 메모리 모듈은 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 이는 본원발명이 속하는 기술 분야에 종사하는 자라면 쉽게 알 수 있을 것이다.Meanwhile, the vertically mounted memory module in which the semiconductor device according to the present invention is vertically penetrated through the module substrate is not limited to the above-described embodiments and may be variously modified within the scope not departing from the technical spirit of the present invention. . This will be readily apparent to those skilled in the art.
이상과 같은 본 발명에 따른 반도체 소자가 모듈 기판에 수직으로 관통되어 실장되는 수직 실장형 메모리 모듈에 의하면, 모듈 기판에 형성된 관통 구멍들에 반도체 소자들이 각각 수직으로 실장되므로, 모듈 기판에서 반도체 소자가 실장되는 영역이 줄어든다. 따라서, 개별 반도체 소자들을 적층하지 않고서도 일정 규격의 모듈 기판에서 모듈의 용량 증가 및 반도체 소자의 실장 밀도를 증가시킬 수 있다. 이로 인하여 적층으로 발생될 수 있었던 문제들도 해결된다.According to the vertically mounted memory module in which the semiconductor device according to the present invention is vertically penetrated and mounted on the module substrate, since the semiconductor devices are vertically mounted in the through holes formed in the module substrate, the semiconductor device is mounted on the module substrate. The area to be mounted is reduced. Therefore, it is possible to increase the capacity of the module and the mounting density of the semiconductor device in a module substrate of a standard without stacking individual semiconductor devices. This also solves the problems that could arise from lamination.
또한, 반도체 소자들이 모듈 기판에 수직으로 실장되지만 반도체 소자가 모듈 기판의 관통 구멍 내에 위치하는 영역을 가지므로, 메모리 모듈의 높이에 크게 영향을 미치지 않는다.In addition, although the semiconductor devices are mounted perpendicular to the module substrate, the semiconductor devices have a region located in the through hole of the module substrate, and thus do not significantly affect the height of the memory module.
더욱이, 적층된 형태의 반도체 소자를 모듈 기판에 수직으로 관통되게 실장하여, 모듈의 용량 및 반도체 소자의 실장 밀도를 더욱 증가시킬 수 있다. 이러한 경우, 부착된 반도체 칩들 또는 반도체 칩 패키지들은 전기적으로 직접 연결되지 않고 모듈 기판에 실장된 뒤에 모듈 기판에 형성된 배선과 접속 수단에 의하여 서로 전기적으로 연결될 수 있다. 따라서, 듀얼 스택 칩 또는 듀얼 스택 패키지 제조 과정에서 불량이 발생될 가능성이 낮고, 듀얼 스택 칩 또는 듀얼 스택 패키지를 제조한 뒤에 그 제품의 전기적 연결 상태에 대한 양/불량을 검사하는 단계는 생략될 수 있다.In addition, the stacked semiconductor devices may be mounted vertically through the module substrate to further increase the capacity of the module and the mounting density of the semiconductor devices. In this case, the attached semiconductor chips or semiconductor chip packages may be electrically connected to each other by wires and connection means formed on the module substrate after being mounted on the module substrate rather than directly connected electrically. Therefore, a defect is unlikely to occur during the manufacturing of the dual stack chip or the dual stack package, and after manufacturing the dual stack chip or the dual stack package, the step of checking the quality / failure of the electrical connection state of the product may be omitted. have.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060029314A KR20070098090A (en) | 2006-03-31 | 2006-03-31 | Vertically mounting type memory module having semiconductor device that is vertically mounted through the module substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060029314A KR20070098090A (en) | 2006-03-31 | 2006-03-31 | Vertically mounting type memory module having semiconductor device that is vertically mounted through the module substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070098090A true KR20070098090A (en) | 2007-10-05 |
Family
ID=38804186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060029314A KR20070098090A (en) | 2006-03-31 | 2006-03-31 | Vertically mounting type memory module having semiconductor device that is vertically mounted through the module substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070098090A (en) |
-
2006
- 2006-03-31 KR KR1020060029314A patent/KR20070098090A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522018B1 (en) | Ball grid array chip packages having improved testing and stacking characteristics | |
JP5222509B2 (en) | Semiconductor device | |
KR100621991B1 (en) | Chip scale stack package | |
US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
US7321164B2 (en) | Stack structure with semiconductor chip embedded in carrier | |
KR101019793B1 (en) | Multiple die integrated circuit package | |
KR101096045B1 (en) | Stacked semiconductor package and method for fabricating the same | |
US7521785B2 (en) | Packaged systems with MRAM | |
US7902664B2 (en) | Semiconductor package having passive component and semiconductor memory module including the same | |
US7468553B2 (en) | Stackable micropackages and stacked modules | |
KR20070095502A (en) | Stack package of ball grid array type | |
KR20040069392A (en) | Stacked type semiconductor multichip package | |
KR20070098090A (en) | Vertically mounting type memory module having semiconductor device that is vertically mounted through the module substrate | |
KR100592784B1 (en) | Multi chip package | |
KR20000056804A (en) | Stacked type ball grid array package | |
KR20000040734A (en) | Stacked micro bga package | |
KR101195460B1 (en) | Stacked semiconductor package | |
KR20070013480A (en) | Multi chip package with relay circuit | |
KR20040046020A (en) | Stacked semiconductor package and method for fabricating the same | |
US20080079133A1 (en) | Stack type semiconductor device package | |
KR20100078959A (en) | Printed circuit board and semiconductor package using the same | |
JP2006080258A (en) | Semiconductor device | |
KR20060133802A (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |