KR20070097642A - Vertical type light emitting diode with electrode layer made of zn compound and method for fabricating the same - Google Patents
Vertical type light emitting diode with electrode layer made of zn compound and method for fabricating the same Download PDFInfo
- Publication number
- KR20070097642A KR20070097642A KR20060027784A KR20060027784A KR20070097642A KR 20070097642 A KR20070097642 A KR 20070097642A KR 20060027784 A KR20060027784 A KR 20060027784A KR 20060027784 A KR20060027784 A KR 20060027784A KR 20070097642 A KR20070097642 A KR 20070097642A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- transparent electrode
- type semiconductor
- electrode layer
- semiconductor layer
- Prior art date
Links
Images
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 수직형 발광다이오드를 도시한 단면도.1 is a cross-sectional view showing a vertical light emitting diode according to an embodiment of the present invention.
도 2는 도 1에 도시된 수직형 발광다이오드를 포함한 발광다이오드 패키지를 개략적으로 도시한 모식도.FIG. 2 is a schematic view showing a light emitting diode package including the vertical light emitting diode shown in FIG.
도 3은 본 발명의 다른 실시예에 따라 투명전극층 표면에 거친면을 갖는 수직형 발광다이오드를 도시한 단면도.3 is a cross-sectional view showing a vertical light emitting diode having a rough surface on the transparent electrode layer according to another embodiment of the present invention.
도 4는 본 발명에 따른 수직형 발광다이오드 제작을 위한 희생기판 제조공정을 개략적으로 도시한 순서도.Figure 4 is a flow chart schematically showing a sacrificial substrate manufacturing process for manufacturing a vertical light emitting diode according to the present invention.
도 5 내지 도 9는 도 4의 제조공정으로 제조된 희생기판을 이용해 수직형 발광다이오드를 제조하는 공정을 설명하기 위한 단면도들.5 to 9 are cross-sectional views illustrating a process of manufacturing a vertical light emitting diode using a sacrificial substrate manufactured by the manufacturing process of FIG. 4.
도 10의 (a) 및 (b)는 본 발명의 변형 실시예에 따른 수직형 발광다이오드를 도시한 단면도.10 (a) and 10 (b) are cross-sectional views illustrating a vertical light emitting diode according to a modified embodiment of the present invention.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
120: P형 반도체층 122: 반사층120: P-type semiconductor layer 122: reflective layer
140: 활성층 160: N형 반도체층140: active layer 160: N-type semiconductor layer
170: 투명전극층 182: 형광물질170: transparent electrode layer 182: fluorescent material
184: 봉지재184: encapsulant
본 발명은 수직형 발광다이오드 및 그 제조방법에 관한 것으로서, 더욱 상세하게는, ZnO 또는 ZnS 등과 같은 Zn 화합물로 된 투명전극층을 갖는 수직형 발광다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a vertical light emitting diode and a method of manufacturing the same, and more particularly, to a vertical light emitting diode having a transparent electrode layer of a Zn compound, such as ZnO or ZnS, and a method of manufacturing the same.
발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 광을 발산하도록 구성된다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다.The light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and are configured to emit light by recombination of electrons and holes. For example, a gallium nitride (GaN) -based light emitting diode is known as the light emitting diode.
통상, 질화갈륨계 발광다이오드는 희생기판으로서의 사파이어 기판 상에 N형 반도체층, 활성층(또는, 발광층), P형 반도체층을 순서대로 성장시키는 방식으로 제조된다. 즉, N형 반도체층과 접해 있는 사파이어 기판이 예를 들면 레이저에 의해 제거됨으로써, 보다 휘도가 향상된 수직형의 발광다이오드(또는, VLED)를 제조할 수 있다.In general, a gallium nitride-based light emitting diode is manufactured by growing an N-type semiconductor layer, an active layer (or a light emitting layer), and a P-type semiconductor layer in order on a sapphire substrate as a sacrificial substrate. That is, the sapphire substrate in contact with the N-type semiconductor layer is removed by, for example, a laser, whereby a vertical type light emitting diode (or VLED) with improved brightness can be manufactured.
위와 같은 수직형 발광다이오드는 사파이어 기판이 제거된 면, 즉, N형 반도체층에 금속 반사층이 형성되고 이와 대향하는 P형 반도체층에 Ni/AU 또는 ITO로 이루어진 투명전극층이 형성된다. 그리고, 금속 반사층과 투명전극층에는 각각 전 원인가를 위한 전극패드가 형성된다.The vertical light emitting diode as described above has a metal reflective layer formed on the surface where the sapphire substrate is removed, that is, an N-type semiconductor layer, and a transparent electrode layer made of Ni / AU or ITO is formed on the opposite P-type semiconductor layer. In addition, electrode pads for all causes are formed on the metal reflective layer and the transparent electrode layer.
일반적으로, Ni/Au 투명전극층 및 ITO 투명전극층은 광 투과 특성 및/또는 전류 특성으로 인해 그 두께가 대략 0.005~0.2㎛ 제한될 수밖에 없었다. 위와 같은 두께 제한은 투명전극층의 다양한 형상 설계를 어렵게 하여 광의 산란(scatteringg) 방출 및/또는 균일 분포의 광 방출을 어렵게 하는 문제점을 야기한다.In general, the thickness of the Ni / Au transparent electrode layer and the ITO transparent electrode layer is limited to about 0.005 to 0.2 μm due to light transmission characteristics and / or current characteristics. Such thickness limitations make it difficult to design various shapes of the transparent electrode layer, thereby causing problems of scattering light emission and / or light emission with uniform distribution.
즉, 투명전극층의 두께가 클 경우, 광 방출 분포를 보다 폭 넓고 균일하게 하거나 임계각 원리에 따른 광의 내부 전반사를 줄이는 투명전극층의 형상 설계가 가능한데 반해, Ni/Au 투명전극층 또는 ITO 투명전극층은 그 두께가 제한되어 있어 위와 같은 형상 설계가 어려웠다.That is, when the thickness of the transparent electrode layer is large, it is possible to design the shape of the transparent electrode layer to make the light emission distribution more wide and uniform or to reduce the total internal reflection of light according to the critical angle principle, whereas the thickness of the Ni / Au transparent electrode layer or the ITO transparent electrode layer is Because of this limitation, it is difficult to design such a shape.
또한, 종래의 발광다이오드는 활성층으로부터 나온 광이 N형 반도체층에 비해 P형 반도체층을 더욱 많이 거치게 되어 상대적으로 많은 광 손실을 야기하는 문제점을 안고 있다. 이는 N형 반도체층과 비교할 때 P형 반도체층이 광의 손실을 초래하는 결함을 더욱 많이 가지고 있는 것에 기인한다. 또한, 종래의 수직형 발광다이오드는, 가격이 비싸고 대량 생산에 부적합한 사파이어 기판을 희생기판으로 사용하므로, 비경제적이며 대량생산이 어렵다는 문제점을 안고 있다.In addition, the conventional light emitting diode has a problem that light emitted from the active layer passes through the P-type semiconductor layer more than the N-type semiconductor layer, causing relatively high light loss. This is due to the fact that the P-type semiconductor layer has more defects causing loss of light as compared to the N-type semiconductor layer. In addition, the conventional vertical light emitting diode has a problem that it is uneconomical and difficult to mass produce because a sapphire substrate, which is expensive and unsuitable for mass production, is used as a sacrificial substrate.
따라서, 본 발명의 일 목적은, 기존 사파이어 기판을 대체하는 값싼 희생기판을 이용하여 경제적이며, 광 특성 설계가 용이한 Zn 화합물로 된 투명전극층을 N형 반도체층 상에 형성하여, 더욱 향상된 발광 성능을 갖는 수직형 발광다이오드 및 그 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to use a cheap sacrificial substrate to replace the existing sapphire substrate, to form a transparent electrode layer made of Zn compound, which is economical and easy to design optical properties, on the N-type semiconductor layer, thereby further improving light emission performance. It is to provide a vertical light emitting diode and a method of manufacturing the same.
또한, 본 발명의 다른 목적은, 값싼 희생기판을 이용하고 Zn 화합물로 된 투명전극층을 이용하며, 또한, Zn 화합물로 된 투명전극층이 자신을 둘러싸는 형광물질을 향해 보다 폭넓게 광을 조사할 수 있도록 형성된 수직형 발광다이오드 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to use a cheap sacrificial substrate and to use a transparent electrode layer made of a Zn compound, and also to allow the Zn compound transparent electrode layer to emit light more broadly toward the fluorescent material surrounding the same. It is to provide a vertical light emitting diode formed and a method of manufacturing the same.
본 발명의 일 측면에 따라, (a) 다공질 실리콘(porous silicon) 기판을 희생기판으로 준비하는 단계와; (b) 상기 다공질 실리콘 기판 상에 N형 반도체층, 활성층, 그리고, P형 반도체층을 순서대로 성장시키는 단계와; (c) 상기 다공질 실리콘 기판을 제거하여 그 위에 위치하던 상기 N형 반도체층을 노출시키는 단계와; (d) 상기 P형 반도체층 상에는 도전성 반사층을 형성하고 상기 N형 반도체층 상에는 Zn 화합물로 이루어진 투명전극층을 형성하는 단계를; 포함하는 수직형 발광다이오드 제조방법이 제공된다.According to one aspect of the invention, (a) preparing a porous silicon substrate as a sacrificial substrate; (b) growing an N-type semiconductor layer, an active layer, and a P-type semiconductor layer in order on the porous silicon substrate; (c) removing the porous silicon substrate to expose the N-type semiconductor layer located thereon; (d) forming a conductive reflective layer on the P-type semiconductor layer and forming a transparent electrode layer made of a Zn compound on the N-type semiconductor layer; Provided is a method of manufacturing a vertical light emitting diode comprising the same.
본 발명의 일 실시예에 따른 수직형 발광다이오드 제조방법에 있어서, 상기 (a) 단계는, (a1) 비다공질 실리콘 기판을 KOH 에칭하여 다공 형성 자리를 미리 한정하는 단계와; (a2) KOH 에칭된 비다공질 실리콘 기판을 양극산화법으로 처리하여, 다공질 실리콘 기판으로 형성하는 단계를 포함하는 것이 바람직하다.In the method of manufacturing a vertical light emitting diode according to an embodiment of the present invention, the step (a) includes: (a1) preliminarily defining a pore forming site by KOH etching a non-porous silicon substrate; (a2) It is preferred to include the step of forming a porous silicon substrate by treating the KOH etched nonporous silicon substrate by anodization.
본 발명의 다른 측면에 따라, 다공질 실리콘 기판을 희생기판으로 하여 성장된 N형 반도체층, P형 반도체층 및 그 사이의 활성층을 갖는 반도체층들과; 상기 P형 반도체층 저면에 형성되는 도전성 반사층과; 상기 N형 반도체층 상에 형성되어 상기 반도체층으로부터 광 방출 특성을 향상시키는 Zn 화합물로 이루어진 투명전극층을; 포함하는 수직형 발광다이오드가 제공된다.According to another aspect of the invention, semiconductor layers having an N-type semiconductor layer, a P-type semiconductor layer and an active layer therebetween grown using a porous silicon substrate as a sacrificial substrate; A conductive reflective layer formed on a bottom surface of the P-type semiconductor layer; A transparent electrode layer formed on the N-type semiconductor layer and made of a Zn compound for improving light emission characteristics from the semiconductor layer; A vertical light emitting diode is provided.
이 때, 상기 투명전극층은 ZnO층 또는 Pb와 Cu가 도핑된 ZnS층으로 이루어지는 것이 바람직하다. 또한, 상기 투명전극층은 양측에 경사면을 갖는 피라미드 단면으로 형성되거나, 또는, 광 방출방향으로 볼록한 돔형상 단면으로 형성되는 것이 바람직하다. 더 나아가, 상기 N형 반도체층 일부는 상기 투명전극층 외측으로 노출되는 것이 바람직하다.In this case, the transparent electrode layer is preferably made of a ZnO layer or a ZnS layer doped with Pb and Cu. In addition, the transparent electrode layer is preferably formed in a pyramid cross section having inclined surfaces on both sides, or is formed in a domed cross section convex in the light emission direction. Furthermore, it is preferable that a portion of the N-type semiconductor layer is exposed to the outside of the transparent electrode layer.
이하 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예들을 보다 구체적으로 상세하게 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.
<실시예><Example>
도 1은 본 발명의 일 실시예에 따른 수직형 발광다이오드를 도시한 도면이다.1 is a view illustrating a vertical light emitting diode according to an embodiment of the present invention.
도 1에 도시된 바와 같이, 본 실시예에 따른 발광다이오드(100)는, P형 반도체층(120), 활성층(140) 및 N형 반도체층(160)이 연속적으로 적층된 구조를 이룬다. 상기 층들(120, 140, 160)은 이하 설명되는 희생기판 위에서 성장된 층들로, 그 성장 순서는, 희생기판으로부터 N형 반도체층(160), 활성층(140), P형 반도체층(120)의 순으로 이루어진다. 그리고, 상기 희생기판이 제거됨으로써 N형 반도체층(160)이 노출되고, 이에 의해, 도 1과 같은 층들(120, 140, 160)이 형성된다.As shown in FIG. 1, the
상기 활성층(140)은, P형 반도체층(120)과 N형 반도체층(160) 사이에서 전자와 정공이 결합되는 영역을 제공하는 층으로서, 본 실시예에서는, InGaN을 포함하여 이루어진다. 또한, 상기 활성층(140)을 이루는 물질의 종류에 따라 발광다이오드(100)에서 추출되는 발광 파장이 결정된다. 이 때, 상기 활성층(140)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있고, 상기 장벽층과 우물층은 일반식 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.The
P형 반도체층(120)은 N형 반도체층(160)과 대향되는 방향에 형성되며, 그 저면에는 도전성의 금속 반사층(122)이 형성된다. 이 금속 반사층(122)은 활성층(140)에서 발생되어 P형 반도체층(120)을 거쳐 아래쪽으로 향하는 광을 위쪽으로 반사시켜주는 역할을 한다. 상기 P형 반도체층(120)은 P형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 이 때, 상기 금속 반사층(122)을 P형 반도체층(120)에 형성하는 것이 N형 반도체층(160)에 금속 반사층을 형성하는 것보다 휘도 향상에 있어 유리한데, 이는 P형 반도체층(120)에 비해 내부 결함이 적은 N형 반도체층(160)을 거쳐 바로 방출되는 광의 양의 증가 및 이에 따른 광 손실의 감소에 의해 기인한다.The P-
N형 반도체층(160)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 이 때, 상기 N형 반도체층(160)의 상면에는 Zn 화합물로 이루어진 투명전극층(170)이 형성된다. 상기 투명전극층(170)으로는 기존 투명전극층을 형성하는 ITO에 비해 광 투과 성능의 설계가 자유롭고 식각성이 뛰어난 Zn 화합물로 이루어진다.N-
그 중에서는 ZnO는 식각성이 뛰어날 뿐 아니라 광 투과성 및 전기적 성질이 매우 우수한 Zn 화합물로서, 두께 대비 광 투과 성능이 뛰어나 충분한 두께의 투명전극층 형성이 가능하며 식각성이 우수하여 광 방출 특성 향상을 위한 다양한 투명전극층의 형상 설계를 가능케 한다.Among them, ZnO is an excellent ZnO compound with excellent etching properties and excellent light transmittance and electrical properties. It is excellent in light transmittance to thickness to form a transparent electrode layer of sufficient thickness. It enables the shape design of various transparent electrode layers.
전술한 ZnO로 이루어진 투명전극층(170)은 N형 불순물의 도핑 없이도 N형을 이루면서 N형 반도체층(160)과의 사이에 바람직한 오믹콘택을 형성하는 이점을 갖는다. 즉, 일반적인 P형 반도체층에 ZnO층을 접합시킬 때에는, 오믹콘택을 위한 터널구조가 반드시 요구되는 것과 달리, N형 반도체층(160)에 ZnO 투명전극층을 형성하는 경우에는 전술한 터널구조의 필요성을 없애준다.The
본 실시예에 따른 상기 ZnO 투명전극층(170)은 광의 방출방향을 따라 점진적으로 좁아지는 단면 형상, 즉, 양측에 경사면이 형성된 피라미드 단면 형상으로 형성된다. 이러한 단면 형상은 ZnO의 특성상 식각에 의해 쉽게 구현될 수 있다. 그리고, 위와 같은 투명전극층(170)의 단면 형상은 폭 넓고 균일한 분포로 광이 방출되는 것을 가능하게 하여, 형광물질이 포함된 발광다이오드 패키지에서 광이 보다 폭 넓고 균일하게 형광물질에 작용할 수 있도록 돕는다. 예를 들면, 위와 같은 ZnO 투명전극층(170)을 포함하는 발광다이오드(100)는, 백색 발광다이오드 패키지에 적용될 때, 백색광을 높은 휘도로 구현할 수 있도록 돕는다.The ZnO
또한, 상기 투명전극층(170)은 N형 반도체층(160)의 대략 중앙에 위치한 채 그 외측으로는 N형 반도체층(160) 일부가 노출되도록 그 폭이 미리 정해진다. 이는 상기 투명전극층(170)의 경사면(171)에서 광의 측면 지향성을 높이고 상기 투명전극층(170)의 상단면(172)과 N형 반도체층(160)의 노출면(162)에서 광의 직진성을 높이므로 전체적으로 폭 넓고 균일한 광의 방출을 가능하게 해준다(도 2 참조)In addition, the width of the
한편, ZnO를 대체하여 투명전극층 물질로 이용될 수 있는 Zn 화합물로는 Pb와 Cu 가 함께 도핑된 ZnS(ZnS co-doped with Pb2 + and Cu2 +)가 있다. 상기 ZnS의 Pb, Cu 의 도핑은 상온에서 ZnO에 비해 떨어지는 ZnS의 광 특성을 개선하고, Pb와 Cu의 상대적인 도핑량 조절에 의해 형광 강도의 조절이 가능하다는 점에서 매우 유용하다. Cu, Pb 도핑된 ZnS는 발광 피크가 대략 500~550㎛ 범위 내에 있고 상대적으로 폭 넓은 방사 밴드를 갖는 것으로, 상온에서 ZnO와 대략 유사한 광특성을 가져 상기 ZnO를 대체하여 투명전극층으로 이용될 수 있는 것이다. Meanwhile, Zn compounds that can be used as transparent electrode layer materials in place of ZnO include Pb and Cu. That is doped with ZnS (ZnS co-doped with Pb + 2 and Cu + 2). Pb and Cu of the ZnS The doping of is very useful in that it improves the optical properties of ZnS which is lower than ZnO at room temperature, and the fluorescence intensity can be controlled by controlling the relative doping amount of Pb and Cu. Cu, Pb-doped ZnS has a light emission peak in a range of approximately 500 to 550 μm and has a relatively wide emission band, and has an optical characteristic similar to that of ZnO at room temperature, and may be used as a transparent electrode layer to replace the ZnO. will be.
도 2는 도 1에 도시된 수직형 발광다이오드(100)를 포함하는 발광다이오드 패키지의 개략도로 및 그 주요부분이 확대도로 도시되어 있다. 도 2를 참조하면, 전술한 수직형 발광다이오드(100)가 몰딩 방식으로 형성된 수지재질의 봉지재(184)에 의해 둘러싸여 있다. 그리고, 상기 봉지재(184) 내에는 분말 상의 형광물질 (182)이 균일한 분포로 포함된다. 2 is a schematic view of a light emitting diode package including the vertical
이 때, 투명전극층(170)의 경사면(171)을 통해서 측면 지향성의 광이 방출되고, 투명전극층(170) 상단의 편평면(172)과 N형 반도체층(160) 좌우의 노출면(162)을 통해서 직진성이 큰 광이 방출된다. 따라서, 상기 수직형 발광다이오드(100)는 그 주변에 산재하는 형광물질(182)을 향해 폭 넓고 균일한 광을 방출하게 되며, 그 방출된 광이 형광물질(182)과 폭 넓게 작용하면서 보다 휘도가 높은 광(특히, 백색광)이 방출될 수 있다.At this time, the directional light is emitted through the
한편, 본 발명의 다른 실시예에 따라, 상기 투명전극층(170)의 광 방출면에 거친면(rough surface; 173)을 형성할 수 있으며, 이는 도 3에 잘 도시되어 있다. 위와 같은 거친면(173)은 광 추출 임계각 원리에 따른 광의 내부 전반사를 줄여주어 발광다이오드의 광 추출 효율을 향상시켜주는데 기여한다. 상기 거친면(173)은 투명전극층(170) 표면에 대한 식각 가공에 의해 형성되는 것이 바람직한데, 상기 투명전극층(170)은 Zn 화합물, 특히, ZnO의 특성상 N형 반도체층 위에서 충분한 두께로 형성될 수 있고 또한 식각성이 뛰어나 식각에 의한 거친면(173)의 형성이 용이하다.Meanwhile, according to another embodiment of the present invention, a
이하에서는 전술한 수직형 발광다이오드 제조방법을 도 4 내지 도 9 를 참조로 하여 설명하기로 한다.Hereinafter, the above-described vertical light emitting diode manufacturing method will be described with reference to FIGS. 4 to 9.
<희생기판의 제조><Manufacture of sacrificial substrates>
도 4를 참조하여 희생기판이 되는 다공성 실리콘 기판의 제조 공정을 살펴보면 다음과 같다.Looking at the manufacturing process of the porous silicon substrate to be a sacrificial substrate with reference to Figure 4 as follows.
먼저, 비다공질 실리콘 기판을 준비한다(S102). 상기 비다공질 실리콘 기판으로는 (100) 평면배향을 갖는 P형 Si 기판이 사용된다. 또한, 상기 비다공질 실리콘 기판은 T.C.E(Trichloroethylane), 아세톤 및 메탄올을 포함하는 세정액에 의해 세정된 후 다음 단계를 위해 준비된다. 이 때, 충분한 세정효과를 얻기 위해, 대략 100~200℃ 온도의 세정액에 비다공질 실리콘 기판을 약 10~20분 동안 유지시킨다.First, a non-porous silicon substrate is prepared (S102). As the non-porous silicon substrate, a P-type Si substrate having a (100) planar orientation is used. In addition, the non-porous silicon substrate is cleaned with a cleaning solution comprising T.C.E (Trichloroethylane), acetone and methanol and then prepared for the next step. At this time, in order to obtain a sufficient cleaning effect, the non-porous silicon substrate is kept in the cleaning liquid at a temperature of approximately 100 to 200 ° C. for about 10 to 20 minutes.
그 다음, 실리콘 기판에 다공(pores)을 형성하기 위한 전단계로 KOH 에칭 공정이 수행된다(S103). 본 실시예에서, KOH 에칭은 1.5mole, 3mol, 5mol의 수산화칼륨 용액이 담긴 용기들에 상기 비다공질 실리콘 기판을 각각 1~5분씩 순서대로 담그는 방식으로 이루어지며, 이 때, 상기 수산화칼륨 용액의 온도는 약 60~80℃로 유지된다.Next, a KOH etching process is performed as a preliminary step for forming pores in the silicon substrate (S103). In this embodiment, the KOH etching is performed by immersing the non-porous silicon substrate in order of 1 to 5 minutes each in containers containing 1.5 mole, 3 mol, and 5 mol of potassium hydroxide solution, wherein the potassium hydroxide solution is The temperature is maintained at about 60-80 ° C.
위와 같은 KOH 에칭 공정에 의해, 비다공질 실리콘 기판의 표면에는 대략 피라미드 형태를 갖는 거친 표면이 형성되는데, 이러한 거친 표면은 다공성 실리콘 기판의 다공 형성 자리를 한정하는 역할을 하여, 이후의 단계에서 제작되는 다공질 실리콘 기판이 균일하면서도 밀도 높은 다공을 갖도록 해준다.By the KOH etching process as described above, a rough surface having a roughly pyramid shape is formed on the surface of the non-porous silicon substrate, and the rough surface serves to define a pore forming site of the porous silicon substrate, It allows porous silicon substrates to have uniform and dense pores.
그 다음, 상기 비다공질 실리콘 기판에 양극 전극을 형성하는 공정이 수행된다(S104).이 공정은 이후 이루어지는 공정에서 비다공질 실리콘 기판에 전원을 인가하기 위한 전극을 형성하기 위한 것으로, 본 실시예에서는, Al을 비다공질 실리콘 기판의 일면에 증착하는 방식으로 이루어진다. 이에 더하여, 상기 양극 전극이 형성된 비다공질 실리콘 기판을 약 400℃ 온도로 1분간 열처리할 수 있다.Then, a process of forming an anode electrode on the non-porous silicon substrate is performed (S104). This process is to form an electrode for applying power to the non-porous silicon substrate in a subsequent process, in this embodiment , Al is deposited on one surface of the non-porous silicon substrate. In addition, the non-porous silicon substrate on which the anode electrode is formed may be heat treated at a temperature of about 400 ° C. for 1 minute.
마지막으로, 상기 비다공질 실리콘 기판을 양극산화법에 의해 다공질 실리콘 기판으로 형성하는 공정이 수행된다(S105). 이 공정에서, 전해액으로는 50wt%의 HF 용액과 에탄올(C2H5OH)을 1.5: 1의 비율로 혼합한 용액이 사용된다. 이 때, 에탄올은 양극산화시 수소 기포의 생성을 최소화하여 실리콘 기판에 균일한 다공이 형성될 수 있도록 돕는다. 전해액이 준비되면, 그 전해액이 채워진 전해조 내에 위 단계들로부터 준비된 비다공질 실리콘 기판을 위치시킨 후 비다공질 실리콘 기판을 양극으로 하고 백금(Pt) 등의 금속을 음극으로 하여 전류밀도 10cm/m2의 전원을 걸어준다. 이에 따라, 상기 전해액 내에서는 양극산화 반응이 활발히 일어나서 다공이 형성된 다공질의 실리콘 기판(101; 도 5 참조)이 형성된다.Finally, a process of forming the non-porous silicon substrate into the porous silicon substrate by anodization is performed (S105). In this step, a solution in which a 50 wt% HF solution and ethanol (C 2 H 5 OH) is mixed at a ratio of 1.5: 1 is used as the electrolyte. At this time, ethanol helps to form a uniform pore in the silicon substrate by minimizing the generation of hydrogen bubbles during anodization. When the electrolytic solution is prepared, the non-porous silicon substrate as an anode was positioned a non-porous silicon substrate prepared from the above step in the electrolytic solution is filled electrolytic cell, and platinum (Pt) metal to the current density 10cm / m 2 to a cathode of Turn on the power. As a result, an anodization reaction occurs actively in the electrolyte to form a porous silicon substrate 101 (see FIG. 5) having pores.
위 공정을 거친 다공질의 실리콘 기판을 대략 400~700℃ 의 온도로 약 30분간 열처리하는 공정이 추가로 수행될 수 있으며, 이러한 열처리 공정은 다공질 실리콘 기판에 열적 안정성을 부여하기 위한 것이다.The process of heat-treating the porous silicon substrate through the above process at a temperature of approximately 400 to 700 ° C. for about 30 minutes may be additionally performed, and this heat treatment process is to impart thermal stability to the porous silicon substrate.
위에서 희생기판으로 사용되는 다공질 실리콘 기판의 제조공정이 일 예로 설명되었지만 위와 다른 방식 또는 조건에 의해 다공질 실리콘 기판을 제조하는 것도 가능하다.Although the manufacturing process of the porous silicon substrate used as the sacrificial substrate has been described as an example, it is also possible to manufacture the porous silicon substrate by a method or condition different from the above.
<반도체층 및 투명전극층 형성><Formation of Semiconductor Layer and Transparent Electrode Layer>
위와 같이 제조된 다공질 실리콘 기판을 희생기판으로 하여 수직형 발광다이오드를 제조하는 공정이 도 5 내지 도 9에 잘 도시되어 있다.A process of manufacturing a vertical light emitting diode using the porous silicon substrate manufactured as described above as a sacrificial substrate is well illustrated in FIGS. 5 to 9.
도 5를 참조하면, 다공질 실리콘 기판(101) 상에 N형 반도체층(160), 활성층(140) 그리고 P형 반도체층(120)이 순서대로 형성된다. 이러한 층(160, 140, 120) 들의 형성은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 등에 의해 이루어질 수 있다. 그리고, 위와 같은 각 층(160, 140, 120)들은 동일한 공정챔버에서 연속적으로 형성될 수 있다. 이 때, 상기 다공질 실리콘 기판(101)과 N형 반도체층(160) 사이에 격자 부정합을 줄이기 위한 버퍼층을 형성할 수도 있다.Referring to FIG. 5, an N-
그 다음, 도 6에 도시된 바와 같이, N형 반도체층(160)과 면해 있는 다공질 실리콘 기판(101)이 제거된다. 상기 희생기판으로 사용된 다공질 실리콘 기판은 다공성 구조에 의해 유연한 상태이므로 상기 N형 반도체층(160)으로부터의 제거가 용이하다.도 6에서는, 이해의 편의를 위해 N형 반도체층(160)으로부터 제거되는 희생기판(101)이 가상선으로 도시되어 있다. 그리고, 이하에서는 설명의 편의를 위해 희생기판(101)이 제거된 상기 반도체층의 조합을 '다이오드칩'이라 칭하기로 한다. Next, as shown in FIG. 6, the
그 다음, 도 7에 도시된 바와 같이, 상기 다이오드칩의 P형 반도체층(120)에는 도전성 금속 반사층, 보다 바람직하게는, 은(Ag) 재질의 금속 반사층(122)이 도금 또는 증착 등에 의해 형성된다. 여기에서, 상기 반사층(122)은 활성층(140)에서 발생되어 P형 반도체층(120)을 거친 광을 다시 활성층(140) 위로 반사하는 작용을 한다.Next, as shown in FIG. 7, the P-
그 다음, 다이오드칩을 뒤집은 후, 다공질 실리콘 기판(101)이 제거된 N형 반도체층(160) 표면에 ZnO 투명전극층(170)을 소정의 두께로 형성하는 공정이 도 8에 도시된 바와 같이 수행된다. 이 때, ZnO 투명전극층(170)은 광 방출 특성을 향상키는 형상 설계가 충분한 두께로 형성된다. Next, after the inversion of the diode chip, a process of forming the ZnO
본 발명의 실시예에 따라, 상기 ZnO 투명전극층(170)은 소정 두께의 ZnO를 고온, 고압으로 N형 반도체층(160) 표면에 접합하는 방식으로 형성되지만, 이와 다른 방식으로 ZnO 투명전극층(170)을 형성할 수도 있다. 그리고, 본 실시예에서, ZnO 투명전극층(170)의 형성이 금속 반사층(122)의 형성 후에 이루어지지만, 이는 본 발명을 한정하는 것이 아니며, ZnO 투명전극층(170)의 형성 후에 금속 반사층(122)을 형성하는 것도 본 발명의 범위 내에 있다.According to the exemplary embodiment of the present invention, the ZnO
그 다음, ZnO 투명전극층(170)을 도 9에 도시된 형상으로 식각하는 공정이 수행된다. 이와 같은 공정에 의해, ZnO 투명전극층(170)은 피라미드 형상의 단면을 갖게 되며, 이러한 ZnO 투명전극층(170)의 단면 형상은 앞서 언급한 바와 같이 발광다이오드가 광을 폭 넓고 균일한 분포로 방출하는 것을 가능하게 해준다. 또한, 상기 ZnO 투명전극층(170) 외측으로 N형 반도체층(160)이 광 방출 방향을 향해 노출된다. 그리고, 위 공정 후에는, 상기 투명전극층(170) 표면에 광의 내부 전반사를 줄이기 위한 거친면을 형성할 수 있다.Next, a process of etching the ZnO
위와 같이 투명전극층(170)을 N형 반도체층(160)에 접합한 후 피라미드 단면 형상을 갖도록 투명전극층(170)을 식각하는 것이 바람직하지만, 이와 달리, 피라미드 단면 또는 임의의 다른 형상을 갖도록 미리 준비된 투명전극층(170)을 N형 반도체층(160)에 바로 접합시키는 것도 가능하다. After bonding the
또한, 도시되어 있지는 않지만, 전술한 공정의 완료 후에는 금속 반사층(122)과 ZnO 투명전극층(170)에 각각 전극패드가 형성되며, 그 전극패드 각각에는 전기배선이 연결된다. 그 다음, 형광물질(182)이 포함된 봉지재(184)가 전술한 발 광다이오드(100)를 둘러싸도록 형성되어 발광다이오드 패키지가 제조된다.Although not shown, after completion of the above-described process, electrode pads are formed on the metal
위에서 설명한 것과 같이, 본 실시예에서는 투명전극층(170)의 소재로 ZnO를 이용하지만, 예를 들면, Pb와 Cu 가 함께 도핑된 ZnS와 같은 Zn 화합물이 투명전극층의 소재로 이용될 수도 있다. 특히, Pb와 Cu 가 함께 도핑된 ZnS는 상온에서의 발광 특성이 ZnO와 거의 유사하여 ZnO를 대체하여 투명전극층에 바람직하게 이용될 수 있다. As described above, although ZnO is used as the material of the
도 10은 본 발명의 다양한 실시예들에 따른 수직형 발광다이오드를 도시한 단면도들로서, 도 10을 참조하면, ZnO 또는 ZnS 등과 같은 Zn 화합물로 이루어진 투명전극층(170)이 N형 반도체층 상에서 단일 또는 복수의 돔 형상 단면으로 형성된다. 이러한 투명전극층(170)들도 볼록한 곡면에서 광을 분산시켜 방출시켜 주므로 발광다이오드가 폭 넓고 균일한 분포로 광 방출할 수 있도록 돕는다.10 is a cross-sectional view illustrating a vertical light emitting diode according to various embodiments of the present disclosure. Referring to FIG. 10, a
본 발명에 따른 수직형 발광다이오드는, ZnO 또는 ZnS 등과 같이 광 투과성능 및 식각성이 우수한 Zn 화합물로 된 투명전극층이 희생기판이 제거된 N형 반도체층에 형성된 구조를 이룸으로써, 휘도가 높은 광을 균일한 분포로 방출할 수 있다.The vertical light emitting diode according to the present invention has a structure in which a transparent electrode layer made of a Zn compound, such as ZnO or ZnS, having excellent light transmittance and etching properties, is formed on an N-type semiconductor layer from which a sacrificial substrate is removed, thereby providing high brightness. Can be emitted in a uniform distribution.
또한, 본 발명은 값이 싸면서도 반도체층(특히, GaN 반도체층)과의 사이에 격자 부정합을 줄일 수 있는 다공질 실리콘 기판을 희생기판으로 이용한다는 점에서 발광다이오드의 경제성 있는 대량 생산에 기여할 수 있는 효과를 제공한다.In addition, the present invention can contribute to the economical mass production of light emitting diodes by using a porous silicon substrate as a sacrificial substrate which is inexpensive and can reduce lattice mismatch with a semiconductor layer (especially, a GaN semiconductor layer). Provide effect.
또한, 본 발명은, 서로 오믹콘택을 형성할 수 있는 두 층, 즉, ZnO층과 N형 반도체층이 직접 접하는 구조에 의해, 터널 구조와 같은 오믹 콘택 형성을 위한 별도의 수단을 생략케 하는 효과를 갖는다. In addition, the present invention has the effect of eliminating a separate means for forming ohmic contacts, such as tunnel structure, by the structure in which the two layers that can form ohmic contacts, that is, the ZnO layer and the N-type semiconductor layer directly contact each other, Has
또한, 본 발명은, 반사층을 P형 반도체층에 형성하고 투명전극층을 N형 반도체층에 형성하는 배치에 의해, 광이 P형 반도체층을 통과하면서 야기되는 광의 손실을 줄여줄 수 있다. 이는 내부 결함이 P형 반도체층보다 상대적으로 적은 N형 반도체층으로 광이 통과되는 양을 증가시키는 상기한 층들의 배치에 의해 구현되는 것이다.In addition, the present invention can reduce the loss of light caused by the light passing through the P-type semiconductor layer by the arrangement in which the reflective layer is formed in the P-type semiconductor layer and the transparent electrode layer is formed in the N-type semiconductor layer. This is realized by the arrangement of the above-described layers, which increases the amount of light passing through the N-type semiconductor layer where the internal defects are less than the P-type semiconductor layer.
그리고, 본 발명은, 광을 폭 넓고 균일한 분포로 방출할 수 있는 형상, 특히, 피라미드 형상으로 투명전극층이 형성되며, 이는 광이 봉지재에 포함된 형광물질에 폭 넓게 작용하게 해주어, 예를 들면, 고휘도의 백색광 구현이 가능하도록 해준다. 또한, 본 발명은 내부 전반사를 줄이는 형상으로 투명전극층을 형상 설계하는 것이 용이하다는 효과를 또한 제공한다.In addition, the present invention, the transparent electrode layer is formed in a shape capable of emitting light in a wide and uniform distribution, in particular, pyramid shape, which allows the light to act widely on the fluorescent material contained in the encapsulant, for example For example, high brightness white light can be realized. In addition, the present invention also provides the effect that it is easy to shape the transparent electrode layer in a shape that reduces the total internal reflection.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060027784A KR100810492B1 (en) | 2006-03-28 | 2006-03-28 | VERTICAL TYPE LIGHT EMITTING DIODE WITH ELECTRODE LAYER MADE OF Zn COMPOUND AND METHOD FOR FABRICATING THE SAME |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060027784A KR100810492B1 (en) | 2006-03-28 | 2006-03-28 | VERTICAL TYPE LIGHT EMITTING DIODE WITH ELECTRODE LAYER MADE OF Zn COMPOUND AND METHOD FOR FABRICATING THE SAME |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070097642A true KR20070097642A (en) | 2007-10-05 |
KR100810492B1 KR100810492B1 (en) | 2008-03-07 |
Family
ID=38803802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20060027784A KR100810492B1 (en) | 2006-03-28 | 2006-03-28 | VERTICAL TYPE LIGHT EMITTING DIODE WITH ELECTRODE LAYER MADE OF Zn COMPOUND AND METHOD FOR FABRICATING THE SAME |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100810492B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101482526B1 (en) * | 2012-12-28 | 2015-01-16 | 일진엘이디(주) | Method of manufacturing nitride semiconductor light emitting device |
WO2015163666A1 (en) * | 2014-04-22 | 2015-10-29 | 서울바이오시스 주식회사 | Light-emitting diode and method for manufacturing same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016036156A1 (en) * | 2014-09-05 | 2016-03-10 | 서울대학교산학협력단 | Diode |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129876A (en) * | 2003-10-22 | 2005-05-19 | Sc Technology Kk | Method of laminating compound semiconductor material |
KR100663321B1 (en) * | 2004-04-30 | 2007-01-02 | 주식회사 이츠웰 | light emitting diode with vertical electrode and manufacturing method of the same |
-
2006
- 2006-03-28 KR KR20060027784A patent/KR100810492B1/en not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101482526B1 (en) * | 2012-12-28 | 2015-01-16 | 일진엘이디(주) | Method of manufacturing nitride semiconductor light emitting device |
WO2015163666A1 (en) * | 2014-04-22 | 2015-10-29 | 서울바이오시스 주식회사 | Light-emitting diode and method for manufacturing same |
US9450153B2 (en) | 2014-04-22 | 2016-09-20 | Seoul Viosys Co., Ltd. | Light emitting diode and method of manufacturing the same |
CN106256026A (en) * | 2014-04-22 | 2016-12-21 | 首尔伟傲世有限公司 | Light emitting diode and manufacture method thereof |
US9761762B2 (en) | 2014-04-22 | 2017-09-12 | Seoul Viosys Co., Ltd. | Light emitting diode and method of manufacturing the same |
CN106256026B (en) * | 2014-04-22 | 2019-01-04 | 首尔伟傲世有限公司 | Light emitting diode and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR100810492B1 (en) | 2008-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032171B2 (en) | Semiconductor light emitting device, method for manufacturing the same, and light emitting device | |
US9368682B2 (en) | Semiconductor light emitting device | |
JP4857310B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR101122184B1 (en) | Micro-pixel ultraviolet light emitting diode | |
US7646027B2 (en) | Group III nitride semiconductor stacked structure | |
JP2005244201A (en) | Semiconductor luminous element and manufacturing method of the same | |
US7022550B2 (en) | Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes | |
KR20120015733A (en) | Semiconductor light emitting device having ohmic electrode structure and method of fabricating the same | |
KR100810492B1 (en) | VERTICAL TYPE LIGHT EMITTING DIODE WITH ELECTRODE LAYER MADE OF Zn COMPOUND AND METHOD FOR FABRICATING THE SAME | |
KR101457202B1 (en) | Light emitting diode having the transparent electrode layer with nano rods or nano holes and method of fabricating the same | |
US11557698B2 (en) | Conversion element and radiation-emitting semiconductor device comprising a conversion element of said type | |
KR100648812B1 (en) | Galium-nitride light emitting diode and method of fabricating the same | |
JP5774900B2 (en) | Light emitting diode element and method for manufacturing the same | |
KR100675268B1 (en) | Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same | |
JP2005268775A (en) | Semiconductor light emitting element and its manufacturing method | |
KR20100063528A (en) | Semiconductor light emitting device and manufacturing method of the same | |
KR101459770B1 (en) | group 3 nitride-based semiconductor devices | |
JP5543946B2 (en) | Semiconductor light emitting element and light emitting device | |
KR101068864B1 (en) | Semiconductor light emitting device and menufacturing method thereof | |
KR100774995B1 (en) | VERTICAL TYPE LIGHT EMITTING DIODE WITH Zn COMPOUND LAYER AND METHOD FOR MAKING THE SAME DIODE | |
CN102054916A (en) | Reflector, manufacturing method thereof and luminescent device applying same | |
KR20090121812A (en) | Method of manufacturing an ultraviolet light emitting device | |
KR100676286B1 (en) | Vertical type light emitting diode with zno layer and method for making the same diode | |
JP2013229638A (en) | Semiconductor light-emitting element and light-emitting device | |
KR100826395B1 (en) | Manufacturing method vertical nitride semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20121217 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131211 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |