KR20070089466A - Ｃｍｏｓ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치 - Google Patents

Ｃｍｏｓ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치 Download PDF

Info

Publication number
KR20070089466A
KR20070089466A KR1020060019552A KR20060019552A KR20070089466A KR 20070089466 A KR20070089466 A KR 20070089466A KR 1020060019552 A KR1020060019552 A KR 1020060019552A KR 20060019552 A KR20060019552 A KR 20060019552A KR 20070089466 A KR20070089466 A KR 20070089466A
Authority
KR
South Korea
Prior art keywords
fixed pattern
pattern noises
noises
signals
active
Prior art date
Application number
KR1020060019552A
Other languages
English (en)
Other versions
KR100801013B1 (ko
Inventor
이명수
임수헌
허진경
김태찬
한용인
함석헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060019552A priority Critical patent/KR100801013B1/ko
Publication of KR20070089466A publication Critical patent/KR20070089466A/ko
Application granted granted Critical
Publication of KR100801013B1 publication Critical patent/KR100801013B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

CMOS 이미지 센서에서 고정 패턴 잡음을 제거할 수 있는 장치가 개시된다. 상기 장치는 저장장치, 고정패턴잡음 연산회로, 및 고정패턴잡음 제거회로를 구비한다. 상기 저장장치는 (n-1)번째 프레임의 수직 블랭크 구간 동안 연산된 제1기준 고정패턴 잡음들을 저장한다. 상기 고정패턴잡음 연산회로 상기 저장장치에 저장된 상기 제1기준 고정패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 출력된 블랭크 고정패턴 잡음들에 기초하여 제2기준 고정패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정패턴 잡음들을 상기 저장장치로 출력한다. 상기 고정패턴 잡음 제거회로는 (n+1)번째 프레임의 액티브 구간 동안 출력되며 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장 장치로부터 출력된 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거한다.
fixed pattern noise, CIS

Description

ＣＭＯＳ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는 방법과 장치{Method and apparatus for cancelling fixed pattern noise in CMOS image sensor}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 2차원적으로 표현된 하나의 프레임에 대한 타이밍도이다.
도 2는 본 발명의 실시예에 따른 CMOS 이미지 센서의 기능 블락도를 나타낸다.
도 3은 도 2에 도시된 정전압 발생기와 APS 어레이의 상세 회로도를 나타낸다.
도 4는 본 발명의 일실시예에 따른 CMOS 이미지 센서의 각 동작 구간에서의 동작을 설명하기 위한 기능 블락도이다.
도 5는 본 발명의 실시예에 따른 CMOS 이미지 센서에서 고정 패턴 잡음을 제거할 수 있는 방법을 설명하기 위한 흐름도이다.
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 CMOS 이미지 센서에서 각 칼럼을 통하여 출력되는 고정 패턴 잡음을 제거할 수 있는 방법과 장치에 관한 것이다.
CIS(CMOS Image Sensor)는 CCD(Charge Coupled Device)에 비해 저 전압 동작이 가능하고, 소비 전력이 작으며, 또한 표준 CMOS 공정으로 집적화할 수 있는 장점으로 인해 현재 많은 분야에서 널리 사용되고 있으며, 향후에도 계속해서 많은 분야에서 CCD를 대체할 것으로 여겨진다.
CIS는 CCD와 달리 APS(Active Pixel Sensor) 어레이(Array)에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 동작이 필요한데, 이러한 디지털 신호로의 변환을 위해서 내부에 고해상도의 ADC(Analog to Digital Converter)를 사용한다.
CIS는 ADC의 구현 방식에 따라 싱글(Single) ADC를 사용하는 방식과 칼럼(Column) ADC를 사용하는 방식으로 나눠진다. 상기 싱글 ADC방식은 고속으로 동작하는 하나의 ADC를 사용하여 소정의 정해진 시간 내에 모든 칼럼들의 APS 아날로그 출력 신호들을 디지털 신호들로 변환하는 방식으로, 칩 면적을 줄일 수 있는 장점이 있지만, 고속으로 동작하여야 하므로 전력소모가 큰 단점이 있다.
이에 반해 상기 칼럼 ADC방식은 간단한 구조의 ADC를 칼럼마다 배치하여 구현되는 방식으로, 칩 면적은 크지만 전력소모가 작은 장점이 있다. 상기 칼럼 ADC방식은 픽셀 출력신호인 아날로그 출력전압에 상관 이중 샘플링(Correlated Double Sampling; CDS)을 수행하고 그 결과에 따른 전압을 저장하며, 또한 램프(ramp) 발생기에서 생성된 램프신호에 응답해서 CDS동작에서 저장된 전압을 소정의 기준 전 압과 비교함으로써 디지털 코드 생성을 위한 비교 결과 신호를 제공한다.
최근 고해상도 화상에 대한 요구가 커짐에 따라 많은 회사에서 고해상도 CIS를 개발 중인데, 고해상도 CIS의 경우 면적 축소를 통한 양산성을 높이기 위해 보다 작은 사이즈의 픽셀이 사용된다. 이러한 보다 작은 픽셀을 사용할 경우, 픽셀 공급 전원 노이즈에 따른 화질 열화가 큰 이슈(issue)로 부각되고 있으며, 따라서 이러한 화질 열화를 제거하는 기술이 절실히 요구된다.
또한, 최소 면적의 ADC 커패시터를 사용하므로, 상기 ADC 커패시터의 커패시턴스의 감소에 따라 ADC의 각 컬럼의 부정합에 따라 컬럼 고정 패턴 잡음(Column Fixed Pattern Noise, CFPN)이 발생한다. 상기 CFPN은 어두운 상태에서 시스템 이득을 증가시키면 눈으로 식별 가능하다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 아날로그 디지털 변환기의 칼럼별 특성에 따른 칼럼 고정 패턴 잡음을 실질적으로 제거할 수 있는 방법과 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 이미지 센서의 고정 패턴 잡음 제거 방법은 (n-1)번째 프레임의 수직 블랭크 구간 동안 연산되어 소정의 저장장치에 저장된 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하는 단계; 상기 소정의 저장장치에 저장된 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하는 단계; 및 (n+1)번째 프레임의 액티브 구간 동안, 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장장치로부터 출력된 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들에 포함된 상기 액티브 고정 패턴 잡음들을 제거하는 단계를 구비하며, 상기 n은 1보다 큰 자연수인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 이미지 센서의 고정 패턴 잡음 제거 방법은 (n-1)번째 프레임의 수직 블랭크 구간 동안 연산되어 소정의 저장장치에 저장된 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하는 단계; 상기 저장장치에 저장된 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하는 단계; (n+1)번째 프레임의 액티브 구간 동안, 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들의 평균값을 로우 단위로 계산하는 단계; 및 상기 (n+1)번째 프레임의 액티브 구간 동안, 상기 결합 신호들, 상기 저장 장치로부터 출력된 상기 제2기준 고정 패턴 잡음들, 및 상기 결합 신호들의 평균값에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거하는 단계를 구비하며, 상기 n은 1보다 큰 자연수인 것이 바람직하다.
상기 제2기준 고정 패턴 잡음들을 계산하는 단계는 제어신호에 응답하여 소정의 레벨을 갖는 아날로그 정전압들을 발생하는 단계; 상기 아날로그 정전압들을 잡음들과 제1오프셋을 포함하는 제1디지털 신호들로 변환하는 단계; 상기 제1디지털 신호들의 평균값을 계산하는 단계; 상기 제1디지털 신호들 각각에 제2오프셋을 더하여 제2디지털 신호들을 발생하는 단계; 상기 제2디지털 신호들 각각으로부터 상기 평균값을 감산하여 상기 블랭크 고정 패턴 잡음들을 발생하는 단계; 및 상기 제1기준 고정 패턴 잡음들과 상기 블랭크 고정 패턴 잡음들의 가중 평균값들에 기초하여 상기 제2기준 고정 패턴 잡음들을 계산하는 단계를 구비한다.
상기 기술적 과제를 달성하기 위한 이미지 센서의 고정 패턴 잡음 제거 방법은 (n-1)번째 프레임의 수직 블랭크 구간 동안 연산된 제1기준 고정 패턴 잡음들을 소정의 저장장치에 저장하는 단계; n번째 프레임의 수직 블랭크 구간 동안 제어신호에 응답하여 정전압들을 발생하는 단계; 아날로그 디지털 변환을 통하여 상기 정전압들을 제1디지털 블랭크 고정 패턴 잡음들로 변환하는 단계; 상기 제1디지털 블랭크 고정 패턴 잡음들의 제1평균값을 계산하는 단계; 상기 제1디지털 블랭크 고정 패턴 잡음들 각각에 소정의 오프셋을 더하여 제2디지털 블랭크 고정 패턴 잡음들을 생성하는 단계; 상기 제2디지털 블랭크 고정 패턴 잡음들 각각으로부터 상기 제1평균값을 감산하여 제3디지털 블랭크 고정 패턴 잡음들을 생성하는 단계; 상기 소정의 저장 장치에 저장된 상기 제1기준 고정 패턴 잡음들과 상기 제3디지털 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하는 단계; (n+1)번째 프레임의 액티브 구간 동안 픽셀 어레이로부터 출력된 아날로그 픽셀 신호들을 디지털 픽셀 신호들과 액티브 고정 패턴 잡음들을 포함하는 제1디지털 신호들로 변환하는 단계; 상기 제1디지털 신호들의 제2평균값을 계산하는 단계; 상기 제1디지털 신호들 각각에 상기 소정의 오프셋을 더하여 제2디지털 신호들을 생성하는 단 계; 상기 제2디지털 신호들, 상기 저장장치로부터 출력된 상기 제2기준 고정 패턴 잡음들, 및 상기 제2평균값에 기초하여 상기 제2디지털 신호들에 포함된 액티브 고정 패턴 잡음들을 제거하는 단계를 구비한다.
상기 기술적 과제를 달성하기 위한 이미지 센서의 고정 패턴 잡음 제거 방법은 다수의 이전 프레임들 각각의 수직 블랭크 구간에서 소정의 레벨을 갖는 정전압에 기초하여 각각 출력된 블랭크 고정 패턴 잡음들에 기초하여 기준 고정 패턴 잡음들을 계산하는 단계; 계산된 상기 기준 고정 패턴 잡음들을 저장 장치에 저장하는 단계; 및 현재 프레임의 액티브 구간에서 출력되며 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장 장치로부터 출력된 상기 기준 고정 패턴 잡음들을 수신하여 상기 액티브 고정 패턴 잡음들을 제거하는 단계를 구비한다.
상기 액티브 고정 패턴 잡음들을 제거하는 단계는 아날로그-디지털 변환기가 픽셀 어레이의 다수의 칼럼들을 통하여 출력된 아날로그 신호들을 디지털 신호들로 변환하는 단계; 상기 디지털 신호들 각각의 값들의 합을 상기 칼럼들의 개수로 나누어 평균값을 구하는 단계; 상기 디지털 신호들 각각에 소정의 오프셋을 더하여 상기 결합 신호들을 생성하는 단계; 및 상기 결합 신호들, 상기 평균값, 및 상기 기준 고정 패턴 잡음들을 수신하여 상기 액티브 고정 패턴 잡음들을 칼럼별로 제거하는 단계를 구비한다.
상기 기술적 과제를 달성하기 위한 이미지 센서의 고정 패턴 잡음 제거 장치는 저장장치, 고정 패턴 잡음 연산회로, 및 고정 패턴 잡음 제거회로를 구비한다. 상기 저장장치는 (n-1)번째 프레임의 수직 블랭크 구간 동안 연산된 제1기준 고정 패턴 잡음들을 저장한다. 상기 고정 패턴 잡음 연산회로는 상기 저장 장치에 저장된 상기 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정 패턴 잡음들을 상기 저장 장치로 출력한다. 상기 고정 패턴 잡음 제거회로는 (n+1)번째 프레임의 액티브 구간 동안 출력되며 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장 장치로부터 출력된 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거한다.
상기 고정 패턴 잡음 연산회로는 상기 n번째 프레임의 수직 블랭크 구간 동안 출력된 정전압들을 제1디지털 신호들로 변환하기 위한 아날로그 디지털 변환기; 상기 제1디지털 신호들의 평균값을 계산하기 위한 제1연산회로; 상기 제1디지털 신호들 각각에 소정의 오프셋을 더하여 제2디지털 신호들을 생성하기 위한 제2연산회로; 상기 제2연산회로로부터 출력된 상기 제2디지털 신호들 각각으로부터 상기 평균값을 감산하여 상기 블랭크 고정 패턴 잡음들을 생성하는 감산기; 및 상기 제1기준 고정 패턴 잡음들과 상기 감산기로부터 출력된 상기 블랭크 고정 패턴 잡음들에 기초하여 상기 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정 패턴 잡음들을 상기 저장 장치로 출력하는 제3연산회로를 구비한다.
상기 아날로그 디지털 변환기는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 픽셀 어레이로부터 출력된 아날로그 신호들을 제3디지털 신호들로 변환하고, 상기 제1연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들의 평균값을 계산하고, 상기 제2연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들 각각에 상기 소정의 오프셋을 더하여 상기 액티브 고정 패턴 잡음들과 상기 픽셀 신호들을 포함하는 상기 결합 신호들을 생성하고, 상기 고정 패턴 잡음 제거회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 결합 신호들, 상기 제3디지털 신호들의 평균값, 및 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거한다.
상기 기술적 과제를 달성하기 위한 이미지 센서는 다수의 로우들과 다수의 칼럼들 사이에 형성된 다수의 단위 픽셀들을 구비하며, 액티브 구간에서는 아날로그 픽셀 신호들을 상기 다수의 칼럼들을 통하여 출력하기 위한 픽셀 어레이; 수직 블랭크 구간에서 상기 다수의 칼럼들로 소정의 레벨을 갖는 정전압을 공급하기 위한 정전압 발생기; 상기 다수의 칼럼들로부터 출력된 아날로그 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 변환기; (n-1)번째 프레임의 수직 블랭크 구간 동안 연산된 제1기준 고정 패턴 잡음들을 저장하는 저장장치; 상기 저장장치에 저장된 상기 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 상기 아날로그-디지털 변환기로부터 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정 패턴 잡음들을 상기 저장 장치로 출력하는 고정 패턴 잡음 연산회로; 및 (n+1)번째 프레임의 액티브 구간 동안 상기 아날로그-디지털 변환기로부터 출력되며 액티브 고정 패턴 잡음들과 디지털 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장장치로부터 출력된 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거하는 고정 패턴 잡음 제거회로를 구비한다.
상기 고정 패턴 잡음 연산회로는 상기 아날로그-디지털 변환기로부터 출력된 상기 디지털 신호들의 평균값을 계산하기 위한 제1연산회로; 상기 디지털 신호들 각각에 소정의 오프셋을 더하여 제2디지털 신호들을 생성하기 위한 제2연산회로; 상기 제2연산회로로부터 출력된 상기 제2디지털 신호들 각각으로부터 상기 평균값을 감산하여 상기 블랭크 고정 패턴 잡음들을 생성하는 감산기; 및 상기 제1기준 고정 패턴 잡음들과 상기 감산기로부터 출력된 상기 블랭크 고정 패턴 잡음들에 기초하여 상기 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정 패턴 잡음들을 상기 저장 장치로 출력하는 제3연산회로를 구비한다.
상기 아날로그 디지털 변환기는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 픽셀 어레이로부터 출력된 아날로그 신호들을 제3디지털 신호들로 변환하고, 상기 제1연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들의 평균값을 계산하고, 상기 제2연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들 각각에 상기 소정의 오프셋을 더하여 상기 액티브 고정 패턴 잡음들과 상기 픽셀 신호들을 포함하는 상기 결합 신호들을 생성하고, 상기 고정 패턴 잡음 제거회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 결합 신호들, 상기 제3디지털 신호들의 평균값, 및 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 2차원적으로 표현된 하나의 프레임에 대한 타이밍도이다. 도 1을 참조하면, 액티브 구간 동안, 이미지 센서는 영상 (또는 영상신호)를 출력하고, 수평 블랭크 구간 또는 수직 블랭크 구간 동안 상기 이미지 센서는 영상 (또는 영상신호)를 출력하지 않는다.
본 발명에 따른 이미지 센서의 고정 패턴 잡음 제거 장치 또는 상기 고정 패턴 잡음 제거 장치를 구비하는 이미지 센서는 액티브 구간 동안에는 적어도 두 개 이상의 이전의 프레임들을 이용하여 얻어진 기준 고정 패턴 잡음들을 이용하여, 픽셀들(33) 또는 ADC 어레이(16)로부터 출력된 결합 신호들로부터 액티브 고정 패턴 잡음들을 제거하고, 수직 블랭크 구간 동안에는 이전의 기준 고정 패턴 잡음들과 블랭크 고정 패턴 잡음들을 이용하여 기준 고정 패턴 잡음들을 업-데이트한다.
여기서 액티브 고정 패턴 잡음들이란 액티브 구간에서 발생되는 고정 패턴 잡음들을 의미하고, 블랭크 고정 패턴 잡음들이란 수직 블랭크 구간에서 발생되는 고정 패턴 잡음들을 의미한다. 상기 액티브 고정 패턴 잡음들 또는 상기 블랭크 고정 패턴 잡음들은 ADC 어레이(16)에 의하여 발생된다.
도 2는 본 발명의 일실시예에 따른 CMOS 이미지 센서의 기능 블락도를 나타내고, 도 3은 도 2에 도시된 정전압 발생기와 APS 어레이의 상세 회로도를 나타내고, 도 4는 본 발명의 일실시예에 따른 CMOS 이미지 센서의 각 동작 구간에서의 동작을 설명하기 위한 기능 블락도이다. 도 2 내지 도 4를 참조하면, 이미지 센서(10)는 정전압 발생기(12), APS 어레이(14), ADC 어레이(16), 고정 패턴 잡음 연산회로(18), 및 고정 패턴 잡음 제거회로(20)를 구비한다. 상기 이미지 센서(10)는 APS 어레이(14)를 로우(row) 단위로 구동하기 위한 로우 디코더(미도시)를 더 구비한다. 상기 고정 패턴 잡음 제거회로(20)는 가산기 또는 감산기로 구현될 수 있다.
액티브 구간 동안 다수의 스위치들(SW) 각각은 로우 디코더로부터 출력된 활성화된 선택신호(SEL)에 응답하여 온 (on)되므로, 다수의 APS들(33) 각각으로부터 출력된 영상신호는 대응되는 칼럼으로 출력된다. 그러나, 수직 블랭크 구간 동안 상기 다수의 스위치들(SW) 각각은 상기 로우 디코더로부터 출력된 비활성화된 선택신호(SEL)에 응답하여 오프(off) 된다.
상기 정전압 발생기(12)는 활성화된 제어신호(FPN_EN)에 응답하여 다수의 칼럼들(columns)로 소정의 레벨을 갖는 정전압을 공급한다. 상기 제어신호(FPN_EN)는 수직 블랭크 구간에서만 활성화된다. 상기 정전압 발생기(12)는 활성화된 제어신호(FPN_EN)에 응답하여 상기 정전압을 적어도 하나의 칼럼으로 공급할 수 있는 MOS 트랜지스터(31)로 구현될 수 있으나 이에 한정되는 것은 아니다. 즉, 하나의 MOS 트랜지스터는 하나 또는 그 이상의 칼럼에 정전압을 공급할 수 있다.
상기 MOS 트랜지스터(31)는 상기 정전압에 의하여 발생될 수 있는 랜덤 잡음(random noise)을 제거하기 위하여 채널의 길이(Length)가 채널(channel)의 폭 보다 상당히 크게 구현하는 것이 바람직하다.
당업계에서 잘 알려진 바와 같이 APS 어레이(14)는 다수의 로우들과 다수의 칼럼들 사이에 형성된 다수의 단위 픽셀들(33)을 구비하며, 액티브 구간 동안 픽셀신호들(APSO_1 내지 APSO_n)을 상기 다수의 칼럼들로 출력한다.
ADC 어레이(16)는 각 칼럼마다 하나씩 배치된 ADC(analog digital converter; 미도시)를 구비하고, 상기 ADC는 CDS(correlated double sampling)와 아날로그 디지털 변환을 수행한다. 따라서 상기 ADC를 CDS/ADC라고도 한다.
수직 블랭크 구간 동안, 상기 ADC 어레이(16)는 정전압 발생기(12)에 의하여 발생된 정전압들(DCO_1 내지 DCO_n)을 수신하여 이들을 제1디지털 신호들(D1)로 변환하고, 액티브 구간 동안 상기 ADC 어레이(16)는 APS(33)로부터 출력된 신호들(APSO_1 내지 APSO_n)을 수신하여 이들을 제4디지털 신호들(D4)로 변환한다.
상기 고정 패턴 잡음 연산회로(18)는 적어도 두 개 이상의 이전 프레임들 각각의 수직 블랭크 구간에서 ADC어레이(16)에 의하여 발생된 블랭크 고정 패턴 잡음들에 기초하여 기준 고정 패턴 잡음들을 계산한다.
예컨대, 상기 기준 고정 패턴 잡음들은 (n-1)번째 프레임의 블랭크 고정 패턴 잡음들과 n번째 프레임의 블랭크 고정 패턴 잡음들의 평균값 또는 가중 평균값이 될 수도 있으나 이에 한정되는 것은 아니다. 여기서 n은 2보다 큰 자연수인 것이 바람직하다.
상기 고정 패턴 잡음 연산회로(18)는 제1연산회로(22), 제2연산회로(24), 감산기(26), 저장장치(28), 및 제3연산회로(30)를 구비한다.
구현예에 따라 상기 고정 패턴 잡음 연산회로는 제1연산회로(22), 제2연산회로(24), 감산기(26), 및 제3연산회로(30)를 구비할 수 있으며, 또 다른 구현예로서 상기 고정 패턴 잡음 연산회로는 ADC 어레이(16), 제1연산회로(22), 제2연산회로(24), 감산기(26), 및 제3연산회로(30)를 구비할 수도 있다. 따라서 상기 고정 패턴 잡음 연산회로(18)는 ADC 어레이(16), 제1연산회로(22), 제2연산회로(24), 감산기(26), 저장장치(28), 또는 제3연산회로(30) 중에서 하나 또는 그 이상을 구비할 수도 있다.
상기 저장장치(28)는 상기 기준 고정 패턴 잡음들(또는 상기 기준 고정 패턴 잡음들에 상응하는 디지털 신호들)을 저장하기 위한 메모리인 것이 바람직하고, 상기 메모리를 SRAM과 같은 휘발성 메모리로 구현될 수도 있으며, 또한 플레쉬 메모리 같은 비휘발성 메모리로 구현될 수도 있다. 초기값(Mni)이 상기 저장장치(28)로 기입될 수도 있다. 여기서 n은 자연수이다.
상기 제1연산회로(22)는 수직 블랭크 구간 동안에는 ADC어레이(16)로부터 칼럼 단위로 출력된 제1디지털 신호들(D1)의 평균값 또는 가중 평균값을 계산하고, 계산된 평균값 또는 계산된 가중 평균값(AVE)을 출력한다. 상기 제1디지털 신호들(D1)은 블랭크 고정 패턴 잡음들(FPNV)과 소정의 오프셋(OFFSET_1)을 포함한다.
또한, 상기 제1연산회로(22)는 액티브 구간 동안에는 칼럼 단위로 출력된 제4디지털 신호들(D4)의 평균값 또는 가중 평균값을 계산한다. 상기 제4디지털 신호들(D4)은 픽셀 신호들(APSO)과 액티브 고정 패턴 잡음들(FPNA)을 포함한다. 상기 블랭크 고정 패턴 잡음들(FPNV) 및/또는 상기 액티브 고정 패턴 잡음들(FPNA)은 ADC 어레이(16)의 특성에 의하여 발생되는 잡음들이다.
상기 평균값 또는 상기 가중 평균값은 하나의 로우 (또는 하나의 라인)을 형성하는 다수의 칼럼들 각각으로부터 출력된 디지털 신호들의 합을 상기 다수의 칼럼들의 개수로 나눔으로서 계산될 수 있다.
상기 제2연산회로(24)는 제1디지털 신호들(D1) 또는 제4디지털 신호들(D4) 각각에 오프셋(offset)을 가산하여 제2디지털 신호들(D2) 또는 제5디지털 신호들(D5)을 출력한다. 예컨대, 상기 제1디지털 신호들(D1) 각각 또는 상기 제4디지털 신호들(D4) 각각에 가해지는 상기 오프셋은 32(=0100000.0000000)일 수 있으나 이에 한정되는 것은 아니다. 상기 오프셋(OFFSET_2=32)은 저장장치(28)에 저장된 초기값(Mni)과 동일한 것이 바람직하나 이에 한정되는 것은 아니다.
상기 제2연산회로(24)는 상기 제1디지털 신호들(D1) 각각에 상기 소정의 오프셋(OFFSET_2=32)을 더하여 상기 오프셋만큼 레벨이 쉬프트된 상기 제2디지털 신호들(D2)을 출력하거나, 상기 제4디지털 신호들(D4) 각각에 상기 소정의 오프셋(OFFSET_2=32)을 더하여 상기 오프셋만큼 레벨이 쉬프트된 상기 제5디지털 신호들 (D5)을 출력한다. 따라서 상기 제2연산회로(24)는 레벨 쉬프터의 기능을 수행한다.
상기 감산기(26)는 수직 블랭크 구간 동안 상기 제2연산회로(24)로부터 로우 단위로 출력된 상기 제2디지털 신호들(D2) 각각으로부터 상기 제1 연산회로(22)로부터 출력된 평균값(AVE)을 감산하여 상기 로우 단위로 제3디지털 신호들(fkCmLl)을 출력한다.
상기 메모리(28)에는 이전 프레임의 수직 블랭크 구간에서 연산된 기준 고정 패턴 잡음들(Mnfk -1)이 저장되어 있고, 상기 기준 고정 패턴 잡음들(Mnfk -1)은 현재 프레임의 수직 블랭크 구간 동안 제3연산회로(30)로부터 출력된 블랭크 고정 패턴 잡음들(D3)과 상기 기준 고정 패턴 잡음들(Mnfk -1)에 기초하여 로우 단위로 새로운 기준 고정 패턴 잡음들(Mnfk)로 업-데이트 된다.
상기 제3연산회로(30)는 상기 메모리(28)에 저장된 기준 고정 패턴 잡음들(Mnfk-1)과 상기 제3연산회로(30)로부터 출력된 블랭크 고정 패턴 잡음들(D3)에 기초하여 새로운 기준 고정 패턴 잡음들(Mnfk)을 연산하고, 이를 상기 메모리(28)로 출력한다. 따라서 상기 메모리(28)에 저장된 기준 고정 패턴 잡음들(Mnfk -1)은 새로운 기준 고정 패턴 잡음들(Mnfk)로 로우 단위로 업-데이트 된다. 만일, m번의 연산이 수행되는 경우 상기 메모리(28)에 저장된 기준 고정 패턴 잡음들은 m번 업데이트된다. 여기서 m은 자연수이다.
상기 제3연산회로(30)는 무한 임펄스 응답 필터(infinite impulse response filter)로서 구현될 수 있으나 이에 한정되는 것은 아니다.
상기 고정 패턴 잡음 제거회로(20)는 현재 프레임의 액티브 구간에서 출력된 제5디지털 신호들(D5), 메모리(28)에 저장된 기준 고정 패턴 잡음들(RFPN), 및 평균값(AVE)을 수신하고, 액티브 고정 패턴 잡음들이 제거된 픽셀 신호들(D6)을 출력한다.
상기 제5디지털 신호들(D5)은 소정의 오프셋(32)과 픽셀 신호들(APSO)과 액티브 고정 패턴 잡음들(FPNA)을 포함한다.
제어신호(FPN_EN)는 소정의 컨트롤러(미도시)로부터 출력되고, 상기 컨트롤러는 메모리(28)와 제3연산회로(30)의 데이터 통신을 제어할 수도 있다. 또한, 상기 컨트롤러는 메모리(28)에 저장된 기준 고정 패턴 잡음들(RFPN)을 상기 고정 패턴 잡음 제거회로(20)로 출력하는 것을 제어할 수도 있다.
다른 구현예에 따라 상기 제어신호(FPN_EN)를 발생하는 컨트롤러와 상기 메모리(28)의 데이터 입출력을 제어하는 컨트롤러를 서로 다르게 구현할 수도 있다.
도 5는 본 발명의 일실시예에 따른 CMOS 이미지 센서에서 고정 패턴 잡음을 제거할 수 있는 방법을 설명하기 위한 흐름도이다. 도 1 내지 도 5를 참조하여 액티브 고정 패턴 잡음들을 제거하는 방법을 상세히 설명하면 다음과 같다.
우선, 메모리(28)는 칼럼들의 수만큼의 단위 메모리들(M1 내지 Mn)을 구비하고, 상기 단위 메모리들(M1 내지 Mn) 각각에는 소정의 초기값 (예컨대, 0100000.0000000(=32)=Mni)이 저장되어 있고, 수직 블랭크 구간 동안 32번의 CDS 및 ADC가 수행된다고 가정한다. 즉, 수직 블랭크 구간 동안, 제3연산회로(30)는 32 번의 연산을 수행하고 메모리(28)에서는 32번의 업-데이트가 수행된다.
따라서, 첫 번째 프레임(f1, 또는 (n-1)번째 프레임)의 수직 블랭크 구간 동안 수학식 1과 같은 연산이 메모리(28)와 제3연산회로(30)사이에서 32번 수행된다.
[수학식1]
Figure 112006014887020-PAT00001
여기서, M1i는 첫 번째 메모리(M1)에 저장된 초기값 (예컨대, 0100000.0000000)을 의미하고, f1C1L1은 첫 번째 연산(L1)을 위하여 첫 번째 프레임(f1)의 첫 번째 칼럼(C1)으로부터 출력된 블랭크 고정 패턴 잡음의 값을 의미하고, M1f1C1L1은 초기값(M1i)과 상기 블랭크 고정 패턴 잡음의 값(f1C1L1)에 기초하여 메모리(M1)에 새롭게 기입(또는 저장)되는 값을 의미한다.
두 번째 연산(L2)을 위하여 첫 번째 프레임(f1)의 첫 번째 칼럼(C1)으로부터 새로운 블랭크 고정 패턴 잡음의 값(f1C1L2)이 출력되면, 첫 번째 메모리(M1)에 저장된 값(M1f1C1L1)은 수학식 1에 기초하여 새로운 값(M1f1C1L2)으로 갱신된다. 또한, 세 번째 연산(L3)을 위하여 첫 번째 프레임(f1)의 첫 번째 칼럼(C1)으로부터 새로운 값(f1C1L3)이 출력되면, 첫 번째 메모리(M1)에 저장된 값(M1f1C1L2)은 수학식 1에 기초하여 새로운 값(M1f1C1L3)으로 갱신된다.
수학식 1을 참조하면, 각 단위 메모리(M1 내지 Mn)에 저장된 값(예컨대, 기준 고정 패턴 잡음들)은 로우 단위로 업-데이트됨을 알 수 있다.
상술한 방법으로 제3연산회로(30)가 32번의 연산을 수행하면, 첫 번째 메모리(M1)에는 수학식 2를 통하여 얻어진 값(M1f1C1L32)이 최종적으로 저장된다. 상기 값(M1f1C1L32)이 첫 번째 프레임(f1)의 첫 번째 칼럼(C1)의 기준 고정 패턴 잡음이 된다.
[수학식2]
Figure 112006014887020-PAT00002
만일, 첫 번째 메모리(M1)에 저장된 초기값(M1i)이 32(=0100000.0000000)이고, 감산기(26)로부터 출력된 출력값들(f1C1L1 내지 f1C1L32) 각각이 32(=0100000.0000000)인 경우, 첫 번째 메모리(M1)에 최종적으로 저장되는 기준 고정 패턴 잡음(M1f1C1L32)은 32(=0100000.0000000)이다.
수학식 1과 수학식 2를 참조하여, 32번의 연산을 수행한 결과로서 첫 번째 프레임에서 두 번째 메모리(M2)에 저장되는 값(M2f1C2L32)은 수학식 3과 같다. 상기 값(M2f1C2L32)이 첫 번째 프레임(f1)의 두 번째 칼럼(C1)의 기준 고정 패턴 잡음이 된다.
[수학식3]
Figure 112006014887020-PAT00003
만일, 두 번째 메모리(M2)에 저장된 초기값(M12)이 32(=0100000.0000000)이고, 감산기(26)로부터 출력된 출력값들(f1C2L1 내지 f1C2L32) 각각이 32(=0100000.0000000)인 경우, 두 번째 메모리(M2)에 최종적으로 저장되는 값(M2f1C2L32)은 32(=0100000.0000000)이다.
당해 기술분야에서 통상의 지식을 가진 자라면 수학식 1 내지 수학식 3에 기초하여 32번의 연산을 수행한 결과로서 각 단위 메모리(M1 내지 Mn)에 최종적으로 저장되는 값들(즉, 기준 고정 패턴 잡음들)을 용이하게 이해할 수 있을 것이다.
두 번째 프레임(f2, n번째 프레임)의 액티브 구간에서, 고정 패턴 잡음 제거회로(20)는 제2연산회로(24)로부터 로우 단위로 출력되는 제5디지털 신호들(D5)로부터 메모리(28)로부터 출력된 기준 고정 패턴 잡음들(RFPN)과 제1연산회로(32)로부터 출력된 평균값(AVE)을 빼고, 그 결과로서 액티브 고정 패턴 잡음(FPNA)이 제거된 디지털 신호들(D6)을 출력한다.
그리고, 두 번째 프레임의 수직 블랭크 구간 동안, 고정 패턴 잡음 연산회로(18)는 첫 번째 프레임의 수직 블랭크 구간 동안 수학식 1 내지 수학식 3을 통하여 연산되어 메모리(28)에 저장된 기준 고정 패턴 잡음들(또는 상기 기준 고정 패턴 잡음들에 상응하는 디지털 신호들)과 제3연산회로(30)로부터 출력된 블랭크 고정 패턴 잡음들(D3)을 연산하여 새로운 기준 고정 패턴 잡음들(또는 상기 기준 고정 패턴 잡음들에 상응하는 디지털 신호들)을 메모리(28)에 저장한다.
수학식 4는 두 번째 프레임(f2)에서 첫 번째 칼럼(C1)에 대하여 32번의 연산을 수행한 결과로서 첫 번째 메모리(M1)에 최종적으로 저장되는 값(M1f2C1L32)을 수학적으로 나타낸 것이다. 상기 값(M1f2C1L32)이 두 번째 프레임(f2)의 수직 블랭크 구간에서의 기준 고정 패턴 잡음이 된다.
[수학식4]
Figure 112006014887020-PAT00004
여기서, M1f1C1L32은 첫 번째 프레임(f1)의 수직 블랭크 구간 동안 첫 번째 메모리(M1)에 최종적으로 저장된 값(즉, 기준 고정 패턴 잡음)을 의미하고, f2C1 L1은 두 번째 프레임(f2)의 첫 번째 연산(L1)에서 첫 번째 칼럼(C1)의 출력값(즉, 블랭크 고정 패턴 잡음)을 나타내고, f2C1L32은 두 번째 프레임(f2)의 32번째 연산(L32)에서 첫 번째 칼럼의 출력값 (즉, 블랭크 고정 패턴 잡음)을 나타낸다.
따라서 두 번째 프레임의 수직 블랭크 구간 동안 32번의 연산을 수행한 후 각 단위 메모리(M1 내지 Mn)에 최종적으로 저장되는 기준 고정 패턴 잡음들은 수학식 5와 같이 표현될 수 있다.
[수학식5]
Figure 112006014887020-PAT00005
수학식 5를 참조하면, 두 번째 프레임(f2)에서 첫 번째 메모리(M1)에 저장되는 값(M1f2C1L32)은 첫 번째 프레임(f1)의 수직 블랭크 구간에서 구해진 값(M1f1C1L32)과 두 번째 프레임(f2)의 수직 블랭크 구간에서 32번의 연산시마다 출력된 값들(f2C1L1 내지 f2C1L32)에 기초하여 결정된다.
따라서, 수직 블랭크 구간에서 연산시 출력 값의 가중치가 1/2a이고, 연산 회수가 l(=2b)이고, 칼럼들의 수가 n일 때 k번째 프레임의 수직 블랭크 구간 동안 각 단위 메모리(M1 내지 Mn)에 최종적으로 저장되는 기준 고정 패턴 잡음들은 수학식 6과 같이 표현될 수 있다.
[수학식6]
Figure 112006014887020-PAT00006
따라서 a가 7이고, b가 5인 경우, k번째 프레임의 수직 블랭크 구간 동안 32번의 연산이 수행된 후 각 단위 메모리(M1 내지 Mn)에 최종적으로 저장되는 기준 고정 패턴 잡음들은 수학식 7과 같이 표현될 수 있다.
[수학식7]
Figure 112006014887020-PAT00007
또한, a가 8이고, b가 5인 경우, k번째 프레임의 수직 블랭크 구간 동안 32번의 연산이 수행된 후 각 단위 메모리(M1 내지 Mn)에 최종적으로 저장되는 기준 고정 패턴 잡음들은 수학식 8과 같이 표현될 수 있다.
[수학식8]
Figure 112006014887020-PAT00008
세 번째 프레임(f3, (n+1)번째 프레임)의 액티브 구간에서, 고정 패턴 잡음 제거 회로(20)는 제2연산회로(24)로부터 로우 단위로 출력되는 디지털 신호들(D5)로부터 메모리(28)로부터 출력된 기준 고정 패턴 잡음들(RFPN)과 제1연산회로(32)로부터 출력된 평균값(AVE)을 빼고, 그 결과로서 각 칼럼마다 액티브 고정 패턴 잡음(FPNA)이 제거된 디지털 신호들을 로우 단위(D6)로 출력한다.
수학식 5 내지 수학식 8을 참조하면, 두 번째 프레임의 수직 블랭크 구간 동안 상기 메모리(28)의 각 단위 메모리(M1 내지 Mn)에 저장된 값은 첫 번째 프레임(f1)의 수직 블랭크 구간에서 연산된 기준 고정 패턴 잡음들(RFPN)과 두 번째 프레임(f2)의 수직 블랭크 구간에서 각 칼럼으로부터 출력된 블랭크 고정 패턴 잡음들(fkCmLl)의 가중 평균값으로 업-데이트 된다. 즉, 매 프레임의 수직 블랭크 구간 동안 상기 메모리(28)의 각 단위 메모리(M1 내지 Mn)에 저장된 기준 고정 패턴 잡음들은 업-데이트 된다.
따라서 본 발명에 따른 고정 패턴 잡음 연산 회로(18)의 메모리(28)는 시간에 따른 온도 변화, 및/또는 전압 변화에 대한 고정 패턴 잡음들의 변화량을 매 프레임마다 기록(trace)할 수 있다.
n번째 프레임의 수직 블랭크 구간 동안, 고정 패턴 잡음 연산회로(18)의 제3 연산회로(30)는 메모리(28)에 저장된 기준 고정 패턴 잡음들과 상기 n번째 프레임의 수직 블랭크 구간 동안 연산 시마다 감산기(26)로부터 출력된 고정 패턴 잡음들에 기초하여 상기 n번째 프레임의 기준 고정 패턴 잡음들(RFPN)을 계산한다(S10).
따라서 (n-1)번째 프레임의 수직 블랭크 구간 동안 상기 메모리(28)에 저장된 기준 고정 패턴 잡음들은 상기 n번째 프레임에서 계산된 기준 고정 패턴 잡음들로 업-데이트된다.
즉, 수학식 1 내지 수학식 8을 참조하여 설명한 바와 같이, 상기 제3연산회로(30)는 연산을 수행할 때마다 메모리(28)의 각 단위 메모리(M1 내지 Mn)에 저장된 값들(즉, 기준 고정 패턴 잡음들)을 로우 단위로 업데이트한다. 따라서 메모리(28)에는 계산된 기준 고정 패턴 잡음들에 상응하는 디지털 신호들이 저장된다(S20).
고정 패턴 잡음 제거회로(20)는 (n+1)번째 프레임의 액티브 구간에서 출력된 결합 신호들, 상기 저장 장치(28)로부터 출력된 기준 고정 패턴 잡음들(RFPN), 및/또는 제1연산회로(22)로부터 출력된 평균값(AVE)을 수신하여 상기 결합 신호들에 포함된 액티브 고정 패턴 잡음들(FPNA)을 칼럼마다 제거한다(S30).
따라서 상기 고정 패턴 잡음 제거 회로(20)는 액티브 고정 패턴 잡음들(FPNA)이 제거된 픽셀 신호들(D6)을 출력한다. 본 발명에 따른 상기 고정 패턴 잡음 제거 회로(20)는 구현 방법에 따라 제1연산회로(22), 제2연산회로(24), 및 저장장치(28)로부터 각각 출력된 신호들에 기초하여 액티브 고정 패턴 잡음들을 제거할 수도 있고, 상기 제2연산회로(24)와 상기 저장장치(28)로부터 각각 출력된 신호들 에 기초하여 상기 액티브 고정 패턴 잡음들을 제거할 수 있다.
본 명세서에서는 설명의 편의를 위하여 제1, 제2, 제3 등의 부재번호를 사용하였으나 이는 설명의 편의를 위하여 임의적으로 부과한 것이다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 CMOS 이미지 센서의 고정 패턴 잡음 제거 방법과 장치는 블랭크 고정 패턴 잡음들에 기초하여 각 칼럼으로부터 출력되는 액티브 고정 패턴 잡음을 제거하는 효과가 있다.

Claims (17)

  1. (n-1)번째 프레임의 수직 블랭크 구간 동안 연산되어 소정의 저장장치에 저장된 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하는 단계;
    상기 소정의 저장장치에 저장된 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하는 단계; 및
    (n+1)번째 프레임의 액티브 구간 동안, 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장장치로부터 출력된 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들에 포함된 상기 액티브 고정 패턴 잡음들을 제거하는 단계를 구비하며,
    상기 n은 1보다 큰 자연수인 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 방법.
  2. 제1항에 있어서, 상기 업-데이트하는 단계와 상기 액티브 고정 패턴 잡음들을 제거하는 단계는 로우(row) 단위로 수행되는 것을 특징으로 이미지 센서의 고정 패턴 잡음 제거 방법.
  3. 제1항에 있어서, 상기 이미지 센서의 고정 패턴 잡음 제거 방법은,
    상기 n번째 프레임의 수직 블랭크 구간 동안, 제어신호에 응답하여 아날로그 정전압들을 발생시키는 단계;
    상기 아날로그 정전압들을 상기 블랭크 고정 패턴 잡음들로 디지털화하는 단계를 더 구비하는 것을 특징으로 이미지 센서의 고정 패턴 잡음 제거 방법.
  4. (n-1)번째 프레임의 수직 블랭크 구간 동안 연산되어 소정의 저장장치에 저장된 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하는 단계;
    상기 저장장치에 저장된 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하는 단계;
    (n+1)번째 프레임의 액티브 구간 동안, 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들의 평균값을 로우 단위로 계산하는 단계; 및
    상기 (n+1)번째 프레임의 액티브 구간 동안, 상기 결합 신호들, 상기 저장 장치로부터 출력된 상기 제2기준 고정 패턴 잡음들, 및 상기 결합 신호들의 평균값에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거하는 단계를 구비하며,
    상기 n은 1보다 큰 자연수인 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 방법.
  5. 제4항에 있어서, 상기 결합 신호들의 평균값은 상기 (n+1)번째 프레임의 액티브 구간 동안 하나의 로우(row)를 형성하는 다수의 칼럼들을 통하여 출력된 디지 털 신호들의 합을 상기 칼럼들의 개수로 나눈 결과인 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 방법.
  6. 제4항에 있어서, 상기 제2기준 고정 패턴 잡음들을 계산하는 단계는,
    제어신호에 응답하여 소정의 레벨을 갖는 아날로그 정전압들을 발생하는 단계;
    상기 아날로그 정전압들을 잡음들과 제1오프셋을 포함하는 제1디지털 신호들로 변환하는 단계;
    상기 제1디지털 신호들의 평균값을 계산하는 단계;
    상기 제1디지털 신호들 각각에 제2오프셋을 더하여 제2디지털 신호들을 발생하는 단계;
    상기 제2디지털 신호들 각각으로부터 상기 평균값을 감산하여 상기 블랭크 고정 패턴 잡음들을 발생하는 단계; 및
    상기 제1기준 고정 패턴 잡음들과 상기 블랭크 고정 패턴 잡음들의 가중 평균값들에 기초하여 상기 제2기준 고정 패턴 잡음들을 계산하는 단계인 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 방법.
  7. (n-1)번째 프레임의 수직 블랭크 구간 동안 연산된 제1기준 고정 패턴 잡음들을 소정의 저장장치에 저장하는 단계;
    n번째 프레임의 수직 블랭크 구간 동안 제어신호에 응답하여 정전압들을 발 생하는 단계;
    아날로그 디지털 변환을 통하여 상기 정전압들을 제1디지털 블랭크 고정 패턴 잡음들로 변환하는 단계;
    상기 제1디지털 블랭크 고정 패턴 잡음들의 제1평균값을 계산하는 단계;
    상기 제1디지털 블랭크 고정 패턴 잡음들 각각에 소정의 오프셋을 더하여 제2디지털 블랭크 고정 패턴 잡음들을 생성하는 단계;
    상기 제2디지털 블랭크 고정 패턴 잡음들 각각으로부터 상기 제1평균값을 감산하여 제3디지털 블랭크 고정 패턴 잡음들을 생성하는 단계;
    상기 소정의 저장 장치에 저장된 상기 제1기준 고정 패턴 잡음들과 상기 제3디지털 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하는 단계;
    (n+1)번째 프레임의 액티브 구간 동안 픽셀 어레이로부터 출력된 아날로그 픽셀 신호들을 디지털 픽셀 신호들과 액티브 고정 패턴 잡음들을 포함하는 제1디지털 신호들로 변환하는 단계;
    상기 제1디지털 신호들의 제2평균값을 계산하는 단계;
    상기 제1디지털 신호들 각각에 상기 소정의 오프셋을 더하여 제2디지털 신호들을 생성하는 단계;
    상기 제2디지털 신호들, 상기 저장장치로부터 출력된 상기 제2기준 고정 패턴 잡음들, 및 상기 제2평균값에 기초하여 상기 제2디지털 신호들에 포함된 액티브 고정 패턴 잡음들을 제거하는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 방법.
  8. 다수의 이전 프레임들 각각의 수직 블랭크 구간에서 소정의 레벨을 갖는 정전압에 기초하여 각각 출력된 블랭크 고정 패턴 잡음들에 기초하여 기준 고정 패턴 잡음들을 계산하는 단계;
    계산된 상기 기준 고정 패턴 잡음들을 저장 장치에 저장하는 단계; 및
    현재 프레임의 액티브 구간에서 출력되며 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장 장치로부터 출력된 상기 기준 고정 패턴 잡음들을 수신하여 상기 액티브 고정 패턴 잡음들을 제거하는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 방법.
  9. 제8항에 있어서, 상기 액티브 고정 패턴 잡음들을 제거하는 단계는,
    아날로그-디지털 변환기가 픽셀 어레이의 다수의 칼럼들을 통하여 출력된 아날로그 신호들을 디지털 신호들로 변환하는 단계;
    상기 디지털 신호들 각각의 값들의 합을 상기 칼럼들의 개수로 나누어 평균값을 구하는 단계;
    상기 디지털 신호들 각각에 소정의 오프셋을 더하여 상기 결합 신호들을 생성하는 단계; 및
    상기 결합 신호들, 상기 평균값, 및 상기 기준 고정 패턴 잡음들을 수신하여 상기 액티브 고정 패턴 잡음들을 칼럼별로 제거하는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 방법.
  10. (n-1)번째 프레임의 수직 블랭크 구간 동안 연산된 제1기준 고정 패턴 잡음들을 저장하는 저장 장치;
    상기 저장 장치에 저장된 상기 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정 패턴 잡음들을 상기 저장 장치로 출력하는 고정 패턴 잡음 연산회로; 및
    (n+1)번째 프레임의 액티브 구간 동안 출력되며 액티브 고정 패턴 잡음들과 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장 장치로부터 출력된 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거하는 고정 패턴 잡음 제거회로를 구비하며,
    상기 n은 1보다 큰 자연수인 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 장치.
  11. 제10항에 있어서, 상기 고정 패턴 잡음 연산회로는,
    상기 n번째 프레임의 수직 블랭크 구간 동안 출력된 정전압들을 제1디지털 신호들로 변환하기 위한 아날로그 디지털 변환기;
    상기 제1디지털 신호들의 평균값을 계산하기 위한 제1연산회로;
    상기 제1디지털 신호들 각각에 소정의 오프셋을 더하여 제2디지털 신호들을 생성하기 위한 제2연산회로;
    상기 제2연산회로로부터 출력된 상기 제2디지털 신호들 각각으로부터 상기 평균값을 감산하여 상기 블랭크 고정 패턴 잡음들을 생성하는 감산기; 및
    상기 제1기준 고정 패턴 잡음들과 상기 감산기로부터 출력된 상기 블랭크 고정 패턴 잡음들에 기초하여 상기 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정 패턴 잡음들을 상기 저장 장치로 출력하는 제3연산회로를 구비하는 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 장치.
  12. 제11항에 있어서, 상기 제3연산회로는 무한 임펄스 응답 필터인 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 장치.
  13. 제11항에 있어서,
    상기 아날로그 디지털 변환기는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 픽셀 어레이로부터 출력된 아날로그 신호들을 제3디지털 신호들로 변환하고,
    상기 제1연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들의 평균값을 계산하고,
    상기 제2연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들 각각에 상기 소정의 오프셋을 더하여 상기 액티브 고정 패턴 잡음들과 상기 픽셀 신호들을 포함하는 상기 결합 신호들을 생성하고,
    상기 고정 패턴 잡음 제거회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 결합 신호들, 상기 제3디지털 신호들의 평균값, 및 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거하는 것을 특징으로 하는 이미지 센서의 고정 패턴 잡음 제거 장치.
  14. 다수의 로우들과 다수의 칼럼들 사이에 형성된 다수의 단위 픽셀들을 구비하며, 액티브 구간에서는 아날로그 픽셀 신호들을 상기 다수의 칼럼들을 통하여 출력하기 위한 픽셀 어레이;
    수직 블랭크 구간에서 상기 다수의 칼럼들로 소정의 레벨을 갖는 정전압을 공급하기 위한 정전압 발생기;
    상기 다수의 칼럼들로부터 출력된 아날로그 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 변환기;
    (n-1)번째 프레임의 수직 블랭크 구간 동안 연산된 제1기준 고정 패턴 잡음들을 저장하는 저장장치;
    상기 저장장치에 저장된 상기 제1기준 고정 패턴 잡음들과 n번째 프레임의 수직 블랭크 구간 동안 상기 아날로그-디지털 변환기로부터 출력된 블랭크 고정 패턴 잡음들에 기초하여 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기 준 고정 패턴 잡음들을 상기 저장 장치로 출력하는 고정 패턴 잡음 연산회로; 및
    (n+1)번째 프레임의 액티브 구간 동안 상기 아날로그-디지털 변환기로부터 출력되며 액티브 고정 패턴 잡음들과 디지털 픽셀 신호들을 포함하는 결합 신호들, 및 상기 저장장치로부터 출력된 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거하는 고정 패턴 잡음 제거회로를 구비하며,
    상기 n은 1보다 큰 자연수인 것을 특징으로 하는 이미지 센서.
  15. 제14항에 있어서, 상기 고정 패턴 잡음 연산회로는,
    상기 아날로그-디지털 변환기로부터 출력된 상기 디지털 신호들의 평균값을 계산하기 위한 제1연산회로;
    상기 디지털 신호들 각각에 소정의 오프셋을 더하여 제2디지털 신호들을 생성하기 위한 제2연산회로;
    상기 제2연산회로로부터 출력된 상기 제2디지털 신호들 각각으로부터 상기 평균값을 감산하여 상기 블랭크 고정 패턴 잡음들을 생성하는 감산기; 및
    상기 제1기준 고정 패턴 잡음들과 상기 감산기로부터 출력된 상기 블랭크 고정 패턴 잡음들에 기초하여 상기 제2기준 고정 패턴 잡음들을 계산하고, 상기 제1기준 고정 패턴 잡음들을 상기 제2기준 고정 패턴 잡음들로 업-데이트하기 위하여 상기 제2기준 고정 패턴 잡음들을 상기 저장 장치로 출력하는 제3연산회로를 구비하는 것을 특징으로 하는 이미지 센서.
  16. 제15항에 있어서, 상기 제3연산회로는 무한 임펄스 응답 필터인 것을 특징으로 하는 이미지 센서.
  17. 제15항에 있어서,
    상기 아날로그 디지털 변환기는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 픽셀 어레이로부터 출력된 아날로그 신호들을 제3디지털 신호들로 변환하고,
    상기 제1연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들의 평균값을 계산하고,
    상기 제2연산회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 제3디지털 신호들 각각에 상기 소정의 오프셋을 더하여 상기 액티브 고정 패턴 잡음들과 상기 픽셀 신호들을 포함하는 상기 결합 신호들을 생성하고,
    상기 고정 패턴 잡음 제거회로는 상기 (n+1)번째 프레임의 상기 액티브 구간 동안 상기 결합 신호들, 상기 제3디지털 신호들의 평균값, 및 상기 제2기준 고정 패턴 잡음들에 기초하여 상기 결합 신호들로부터 상기 액티브 고정 패턴 잡음들을 제거하는 것을 특징으로 하는 이미지 센서.
KR1020060019552A 2006-02-28 2006-02-28 Ｃｍｏｓ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치 KR100801013B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060019552A KR100801013B1 (ko) 2006-02-28 2006-02-28 Ｃｍｏｓ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019552A KR100801013B1 (ko) 2006-02-28 2006-02-28 Ｃｍｏｓ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치

Publications (2)

Publication Number Publication Date
KR20070089466A true KR20070089466A (ko) 2007-08-31
KR100801013B1 KR100801013B1 (ko) 2008-02-04

Family

ID=38614459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019552A KR100801013B1 (ko) 2006-02-28 2006-02-28 Ｃｍｏｓ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치

Country Status (1)

Country Link
KR (1) KR100801013B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913797B1 (ko) * 2008-01-30 2009-08-26 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서
US9191555B2 (en) 2012-03-20 2015-11-17 Samsung Electronics Co., Ltd. Image capture device and signal compensating method of image capture device
US9860472B2 (en) 2015-01-09 2018-01-02 Samsung Electronics Co., Ltd. Image sensor and image processing system that compensate for fixed pattern noise (FPN)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674198B1 (ko) * 2023-06-07 2024-06-12 재단법인대구경북과학기술원 고밀도 칩간 인터페이스의 향상된 핀 효율을 위한 데이터 송수신 시스템 및 그 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000125206A (ja) 1998-10-16 2000-04-28 Nec Corp 固定パターンノイズ補正装置及びその補正方法
JP3603749B2 (ja) 2000-05-24 2004-12-22 日本電気株式会社 撮像装置
JP4144517B2 (ja) * 2003-12-05 2008-09-03 ソニー株式会社 固体撮像装置、撮像方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913797B1 (ko) * 2008-01-30 2009-08-26 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서
US9191555B2 (en) 2012-03-20 2015-11-17 Samsung Electronics Co., Ltd. Image capture device and signal compensating method of image capture device
US9860472B2 (en) 2015-01-09 2018-01-02 Samsung Electronics Co., Ltd. Image sensor and image processing system that compensate for fixed pattern noise (FPN)

Also Published As

Publication number Publication date
KR100801013B1 (ko) 2008-02-04

Similar Documents

Publication Publication Date Title
JP4929090B2 (ja) 固体撮像装置およびその駆動方法
US8218049B2 (en) Solid-state image sensing device, method for reading signal of solid-state image sensing device, and image pickup apparatus
US9584749B2 (en) Imaging element, control method, and imaging apparatus
KR101105516B1 (ko) 고체 촬상 장치와 촬상 방법
JP4723994B2 (ja) 固体撮像装置
JP6478467B2 (ja) 撮像装置、撮像装置の駆動方法、撮像システム
US8089541B2 (en) Solid-state image-pickup device, method for driving solid-state image-pickup device, and image-pickup apparatus
KR100806438B1 (ko) 고체 촬상 장치
EP2552105B1 (en) Solid-state imaging apparatus
JP5426587B2 (ja) 固体撮像装置及びその画素平均化処理方法
EP2533521A1 (en) Solid-state image capture device
US20100259430A1 (en) Power-supply-noise cancelling circuit and solid-state imaging device
JP6998995B2 (ja) 固体撮像装置、その制御方法、撮像システム及びカメラ
JP2011035701A (ja) イメージセンサ用ａ／ｄ変換装置
JP6120495B2 (ja) 撮像装置、撮像装置の駆動方法、撮像システム、撮像システムの駆動方法
US10715757B2 (en) A/D converter
KR20100096195A (ko) 순회형 아날로그·디지털 변환기
WO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
KR100801013B1 (ko) Ｃｍｏｓ이미지 센서에서 고정 패턴 잡음을 제거할 수 있는방법과 장치
US8189079B2 (en) Imaging apparatus and method
JP2006222782A (ja) ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置
JP2019022095A (ja) 光電変換装置、撮像装置、光電変換方法
US7061413B2 (en) Analog to digital conversion with offset cancellation
US7978237B2 (en) Method and apparatus for canceling fixed pattern noise in CMOS image sensor
JP2007104531A (ja) オフセット低減機能をもつ巡回型ａ／ｄ変換器とこれを用いたディジタル出力イメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee