KR20070086224A - 반도체 집적 회로 및 반도체 장치, 및 광 디스크 기록 장치 - Google Patents

반도체 집적 회로 및 반도체 장치, 및 광 디스크 기록 장치 Download PDF

Info

Publication number
KR20070086224A
KR20070086224A KR1020077013494A KR20077013494A KR20070086224A KR 20070086224 A KR20070086224 A KR 20070086224A KR 1020077013494 A KR1020077013494 A KR 1020077013494A KR 20077013494 A KR20077013494 A KR 20077013494A KR 20070086224 A KR20070086224 A KR 20070086224A
Authority
KR
South Korea
Prior art keywords
output
circuit
signal processing
sample hold
processing circuit
Prior art date
Application number
KR1020077013494A
Other languages
English (en)
Inventor
아키히로 오타
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20070086224A publication Critical patent/KR20070086224A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G11B7/1263—Power control during transducing, e.g. by monitoring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Optical Head (AREA)
  • Electronic Switches (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

샘플 홀드 회로의 출력과 다른 신호 처리 회로의 출력을 선택하여 동작하는 부분이 복수 개소에 존재하는 반도체 집적 회로에 있어서 그 출력 신호의 왜곡을 저감하는 것을 목적으로 한다. 이 반도체 집적 회로는, 콘덴서(5)가 출력에 접속된 샘플 홀드 회로(1)와, 다른 신호 처리 회로인 로우패스 필터(10)와, 샘플 홀드 회로(1)의 출력과 로우패스 필터(10)의 출력을 선택하여 출력하는 아날로그 스위치(20)와, 아날로그 스위치(20)의 출력을 입력으로 하는 버퍼 회로(30)와, 버퍼 회로의 후단에 설치되어, 적어도 제1 및 제2 저항을 갖는 증폭기를 구비한다.

Description

반도체 집적 회로 및 반도체 장치, 및 광 디스크 기록 장치{SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR DEVICE, AND OPTICAL DISC RECORDING DEVICE}
본 발명은, 광 디스크 기록 장치에 이용되어, 병렬로 설치된 신호 처리 회로로부터의 출력을 선택 스위치에 의해 선택하여 출력하는 개소를 갖는 반도체 집적 회로, 및 그것을 구비하는 반도체 장치, 및 그것을 구비한 광 디스크 기록 장치에 관한 것이다.
신호 처리 회로의 하나인 샘플 홀드 회로는, 출력 부분에 전하를 축적하기 위한 콘덴서가 접속되어 있기 때문에, 버퍼 회로를 통해 후단의 부하 회로와 접속된다. 즉, 샘플 홀드 회로는, 버퍼 회로를 통하지 않고 후단의 부하 회로에 접속되면, 콘덴서에 축적된 전하가 후단의 부하 회로로 흘러 버려, 홀드 기능을 수행하기 어려워져 버린다. 또, 로우패스 필터 등의 신호 처리 회로에 있어서도, 후단의 부하 회로의 입력 임피던스의 영향을 피하기 위해, 버퍼 회로를 통해 후단의 부하 회로와 접속된다.
광 디스크 장치에 이용되는 반도체 집적 회로에서는, 샘플 홀드 회로의 출력과 다른 신호 처리 회로의 출력을 선택하여 동작하는 부분이 복수 개소에 존재한다(예를 들면 특허 문헌 1). 이러한 예로서는, 도 4에 나타낸 바와 같은, 버퍼 회 로(30a)를 통한 샘플 홀드 회로(1)로부터의 출력과, 버퍼 회로(30b)를 통한 로우패스 필터(10)로부터의 출력을 아날로그 스위치(20)로 선택하고, 그 출력을 저항 R101, 오피 앰프(60), 저항 R102로 이루어지는 반전 증폭기에 의해 증폭하여 출력하는 부분을 갖는 반도체 집적 회로가 있다.
[특허 문헌 1] 일본 공개특허공보 특개 2002-325039호 공보
본원 발명자는, 도 4에 나타낸 바와 같은 반도체 집적 회로에서는, 오피 앰프(60)의 출력의 진폭이 작은 경우에 출력 신호에 왜곡이 생기는 문제에 직면하여, 이하와 같이 고찰하였다.
클럭 신호 CLK2가 하이일 때, 아날로그 스위치(20)는 버퍼 회로(30a)를 통한 샘플 홀드 회로(1)로부터의 출력을 오피 앰프(60)에 출력하는 선택 상태이다. 오피 앰프(60)의 출력으로부터 저항 R102, R101을 거쳐 흐르는 전류를 i, 오피 앰프(60)로부터의 출력 전압을 VOUT, 버퍼 회로(30a)를 통한 샘플 홀드 회로(1)의 출력 전압을 VSHO, 오피 앰프(60)의 증폭율을 결정하는 저항 R101, R102의 저항값을 각각 R101, R102, 아날로그 스위치(20)의 온 저항을 RSW, 오피 앰프(60)에 입력되는 레퍼런스 전압을 Vref로 하면, 이하의 식이 성립한다.
[수 1]
Figure 112007043336336-PCT00001
…(식 1)
[수 2]
Figure 112007043336336-PCT00002
…(식 2)
식 1, 식 2를 변형하여, 다음의 식이 얻어진다.
[수 3]
Figure 112007043336336-PCT00003
…(식 3)
식 3은, 오피 앰프(60)의 출력이 아날로그 스위치(20)의 온 저항 RSW으로 인하여 원하는 출력으로부터 어긋나고, 그래서 왜곡되는 것을 나타내고 있다. 특히, 아날로그 스위치(20)의 온 저항 RSW는 입력되는 전압이 중간 부근에 있으면 크게 변동하기 때문에, 오피 앰프(60)의 출력의 진폭이 작은 경우는 오피 앰프(60)의 출력 신호의 왜곡은 상대적으로 커지는 것이다.
본 발명은, 이상의 사유를 감안하여 이루어진 것으로, 샘플 홀드 회로의 출력과 다른 신호 처리 회로의 출력을 선택하여 동작하는 부분이 복수 개소에 존재하는 반도체 집적 회로에 있어서 그 출력 신호의 왜곡을 저감하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
청구항 1에 기재된 발명은, 제1 콘덴서를 갖고, 제1 콘덴서가 출력 부분에 접속된 제1 신호 처리 회로와,
상기 제1 신호 처리 회로와 병렬로 설치된 제2 신호 처리 회로와,
상기 제1 신호 처리 회로의 출력과 상기 제2 신호 처리 회로의 출력을 선택하여 출력하는 선택 스위치와,
상기 선택 스위치의 출력이 입력되는 버퍼 회로와,
상기 버퍼 회로의 후단에 설치되어, 적어도 제1 및 제2 저항을 갖는 증폭기를 구비하는 것을 특징으로 하는 반도체 집적 회로이다.
청구항 2에 기재된 발명은, 청구항 1에 기재된 반도체 집적 회로에 있어서, 상기 제2 신호 처리 회로는 제2 콘덴서를 더 갖고, 상기 제2 콘덴서가 출력 부분에 접속되어 있는 것을 특징으로 하는 반도체 집적 회로이다.
청구항 3에 기재된 발명은, 청구항 1 또는 2에 기재된 반도체 집적 회로에 있어서, 상기 제1 신호 처리 회로는 샘플 홀드 회로인 것을 특징으로 하는 반도체 집적 회로이다.
청구항 4에 기재된 발명은, 청구항 1 내지 3 중 어느 한 항에 기재된 반도체 집적 회로에 있어서, 상기 선택 스위치는 아날로그 스위치인 것을 특징으로 하는 반도체 집적 회로이다.
청구항 5에 기재된 발명은, 청구항 1 내지 4 중 어느 한 항에 기재된 반도체 집적 회로에 있어서, 상기 제2 신호 처리 회로는 로우패스 필터인 것을 특징으로 하는 반도체 집적 회로이다.
청구항 6에 기재된 발명은, 광 디스크로부터의 반사광을 측정한 포토다이오드로부터의 검출 전류가 전압으로 변환되고, 상기 변환된 전압이 입력되는 샘플 홀드 회로 및 로우패스 필터와,
상기 샘플 홀드 회로의 출력과 상기 로우패스 필터의 출력을 선택하여 출력하는 선택 스위치와,
상기 선택 스위치의 출력이 입력되는 버퍼 회로와,
상기 버퍼 회로의 후단에 설치되어, 적어도 제1 및 제2 저항을 갖는 증폭기를 구비하고,
상기 샘플 홀드 회로와 상기 로우패스 필터는 병렬로 설치되어, 상기 광 디스크로의 기입 속도에 따라 상기 선택 스위치의 제어가 행해지는 것을 특징으로 하는 반도체 집적 회로이다.
청구항 7에 기재된 발명은, 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 반도체 집적 회로를 구비하는 것을 특징으로 하는 반도체 장치이다.
청구항 8에 기재된 발명은, 청구항 7에 기재된 반도체 장치를 구비하고, 광 디스크로의 기입을 행할 때에 레이저의 파워를 측정하는 포토다이오드로부터의 출력에 따라 상기 레이저 파워의 최적치를 설정하고, 상기 설정된 최적치와, 상기 광 디스크로부터의 반사광을 측정한 포토다이오드로 측정된 측정치를 비교하여, 상기 레이저 다이오드의 사출광의 강도를 조정하는 것을 특징으로 하는 광 디스크 기록 장치이다.
[발명의 효과]
본 발명의 반도체 집적 회로 및 그것을 구비하는 반도체 장치는, 샘플 홀드 회로(제1 신호 처리 회로)의 출력과 다른 신호 처리 회로(제2 신호 처리 회로)의 출력을 선택하여 동작하는 부분에 있어서, 제1 신호 처리 회로의 출력이 먼저 선택 스위치에 의해 선택되고, 다음에 버퍼 회로를 거쳐 출력되므로, 출력 신호의 왜곡을 저감할 수 있다.
도 1은 본 발명의 실시 형태에 따른 반도체 장치를 이용한 광 디스크 기록 장치,
도 2는 도 1의 광 디스크 기록 장치의 동작을 설명하기 위한 타이밍 차트,
도 3은 본 발명에 따른 반도체 집적 회로 및 그것을 구비하는 반도체 장치의 실시 형태의 회로도,
도 4는 종래의 반도체 집적 회로의 회로도이다.
[부호의 설명]
1…샘플 홀드 회로(제1 신호 처리 회로) 5…제1 콘덴서
10…로우패스 필터(제2 신호 처리 회로) 12…제2 콘덴서
20…아날로그 스위치(선택 스위치) 30…버퍼 회로
60…반전 증폭기를 구성하는 오피 앰프
R1, R2…반전 증폭기를 구성하는 저항
120…레이저 다이오드 124…포토다이오드(사출광 측정)
128…CPU 130…포토다이오드(반사광 측정)
134…샘플 홀드 회로 136…로우패스 필터
138…아날로그 스위치(선택 스위치) VDD…전원 전위
GND…접지 전위
이하, 본 발명을 실시하기 위한 최량의 형태에 관해 설명한다. 도 1은 본 발명에 따른 반도체 장치를 이용한 광 디스크 기록 장치, 도 2는 도 1의 광 디스크 기록 장치의 동작을 설명하기 위한 타이밍 차트, 도 3은 본 발명에 따른 반도체 집적 회로 및 그것을 구비하는 반도체 장치의 실시 형태의 회로도이다.
도 1에 나타낸 광 디스크 기록 장치의 구성을 서술한다. 상기 도면에 있어서 120은 레이저 다이오드, 122는 광 디스크 기록 장치에 장전된 광 디스크, 124는 레이저 다이오드의 사출광을 측정하는 포토다이오드, 125는 리드 신호 처리부, 126은 리드 파워 조정 회로, 128은 전체의 동작을 제어하는 CPU이다. 130은 광 디스크(122)로부터의 반사광을 측정하는 포토다이오드, 132는 반사광 모니터용 포토다이오드로부터의 전류를 전압으로 변환하는 I/V 변환 회로이다. 134, 136은 각각 병렬로 설치된 샘플 홀드 회로와 로우패스 필터이고, 그들의 출력은 아날로그 스위치(138), 및 게인 조정 회로(140)을 통해 콤퍼레이터(142)로 출력되어, 라이트 파워 조정 회로(144)로 전달된다.
도 1에 나타낸 광 디스크 기록 장치의 동작에 관해, 133으로 나타내는 부위를 중심으로 설명한다. 샘플 홀드 회로(134)는, CPU(128)로부터의 CLK1에 의거하여, 레이저 다이오드(120)가 구동될 때마다 샘플 동작과 홀드 동작을 반복한다. 그리고 반사광 모니터용 포토다이오드(130)를 거쳐 I/V 변환 회로(132)에서 출력되는 펄스마다의 크기의 피크치를 유지하여, 반사광의 크기를 나타내는 지표로 하는 동작을 행한다. 도 2(a)에서는, 시간의 경과와 함께 반사광을 측정하는 포토다이오드(130)에서의 검출 전류가 커지고 있고, 그것을 변환한 전압을 CLK1의 펄스의 타이밍으로 홀드하고 있다. 그리고 홀드한 값을 후단의 게인 조정 회로(140)에 전 달하여 Vout로서 반사광의 크기를 나타내는 지표로 하고 있다.
또, 도 1의 로우패스 필터(136)는, 반사광 모니터용 포토다이오드(130)에서 출력되는 펄스에 대해서 적분을 행하고, 이 검출된 적분치를 반사광의 크기를 나타내는 지표로 한다. 이 방법에 의하면, 반사광 모니터용 포토다이오드(130)에서 출력되는 펄스의 조밀(粗密)에 의해 반사광의 크기를 나타내는 지표가 결정되어 버릴 것 같지만, 광 디스크(122)에 기입되는 데이터에는 EFM 변조(Eight to Fourteen Modulation)가 이루어져 있고, 어느 일정한 구간에서는 I/V 변환 회로(132)에서 검출되는 펄스의 조밀 구간이 같아지도록 조정되어 있기 때문에, 그러한 문제는 일어나지 않는다. 도 2(b)에서는, 시간의 경과와 함께 반사광 모니터용 포토다이오드(130)에서의 검출 전류가 커지고 있고, 그에 따라 로우패스 필터(136)에서 검출된 적분치도 커지고 있다. 그리고 검출된 적분치를 후단의 게인 조정 회로(140)에 전달하여, Vout로서 반사광의 크기를 나타내는 지표로 하고 있다.
또한, 도 1의 샘플 홀드 회로(134)는 주로 저배속 기입시에 선택되고, 로우패스 필터(136)는 주로 고배속 기입시에 선택된다. 그 이유는, 샘플 홀드 회로(134)를 거친 값의 쪽이 보다 정확한 지표가 되지만, 고배속 기입시에 있어서는 샘플 홀드 회로(134)를 이용할 때에, 도 1과 도 2에 나타낸 CLK1도 동일하게 고배속으로 동작하게 되어, 이 CLK1에 입력되는 펄스를 형성하는 것이 곤란해지기 때문이다. 또 상기 이유로부터, 동일 배속의 기입시에 있어서는 샘플 홀드 회로(134)와 로우패스 필터(136)가 전환되는 것은 일반적으로 행해지지 않는다.
도 1의 게인 조정 회로(140)에서는, 장전되는 광 디스크(122)의 종류(예를 들면 CD-R, CD-RW)가 전환된 경우나, 샘플 홀드 회로(134)와 로우패스 필터(136)가 택일적으로 선택되었을 때에 있어서, 콤퍼레이터(142)로의 입력 전압 Vout를 미세조정하기 위해 이용된다.
콤퍼레이터(142)에서는, CPU(128)에서 레이저 다이오드(120)를 구동하여 기입을 행하기 위한 최적치 Vref와, 게인 조정 회로(140)를 거쳐 출력되는 반사광을 측정한 포토다이오드(130)로부터의 신호가 비교되고, 귀환을 거쳐, 레이저 다이오드(120)의 레이저 파워를 CPU(128)로부터의 값 Vref와 동일하게 하기 위해 비교가 행해진다.
다음에 도 1에 나타낸 쇄선부(133)에 관해, 도 3을 이용하여 상세하게 설명한다. 상기 도면에 있어서 1은 제1 신호 처리 회로인 샘플 홀드 회로이고, P형 MOS 트랜지스터(2), N형 MOS 트랜지스터(3), 인버터(4)에 의해 구성되는 아날로그 스위치와, 제1 콘덴서인 콘덴서(5)로 구성되어 있다. 콘덴서(5)는, 접지 전위와 샘플 홀드 회로(1)의 출력 부분의 사이에 접속되어 있다. 이 샘플 홀드 회로(1)는, 클럭 신호 CLK1에 의해, 입력 신호 IN1을 샘플하는 샘플 상태가 될지 출력을 유지하는 홀드 상태가 될지를 결정한다. 샘플 홀드 회로(1)로부터의 출력은 선택 스위치인 아날로그 스위치(20)에 입력된다.
10은 제2 신호 처리 회로인 로우패스 필터이고, 입력 신호 IN2가 입력되는 저항(11)과, 출력과 접지 전위의 사이에 접속된 제2 콘덴서인 콘덴서(12)에 의해 구성되어 있다. 콘덴서(12)는, 로우패스 필터(10)의 출력 부분과 접지 전위의 사이에 접속되어 있다. 이 로우패스 필터(10)도, 그 출력이 아날로그 스위치(20)에 입력된다.
아날로그 스위치(20)는, P형 MOS 트랜지스터(21, 24), N형 MOS 트랜지스터(22, 25), 인버터(23, 26)로 구성되어 있다. 이 아날로그 스위치(20)는, 클럭 신호 CLK2의 상태에 따라, 샘플 홀드 회로(1)와 로우패스 필터(10) 중 어느 하나의 출력을 선택하여 버퍼 회로(30)에 출력한다.
버퍼 회로(30)는, P형 MOS 트랜지스터(31, 32)를 입력 트랜지스터로 한다. P형 MOS 트랜지스터(31, 32)의 소스는 서로 접속되어 PNP형 트랜지스터(40)의 컬렉터에 접속된다. P형 MOS 트랜지스터(31, 32)의 드레인은 각각 서로 미러 결합되는 NPN형 트랜지스터(33, 34)의 컬렉터에 접속된다. NPN형 트랜지스터(34)의 컬렉터는 NPN형 트랜지스터(35)의 베이스에 접속되고, NPN형 트랜지스터(35)의 컬렉터는 PNP형 트랜지스터(41)의 컬렉터와 NPN형 트랜지스터(36)의 베이스에 접속되고, NPN형 트랜지스터(36)의 이미터는 NPN형 트랜지스터(38)의 컬렉터로 접속된다. NPN형 트랜지스터(36)의 이미터는, 버퍼 회로(30)의 출력 부분이 된다. NPN형 트랜지스터(38)에는 미러 결합되는 NPN형 트랜지스터(37)가 접속되고, NPN형 트랜지스터(37)의 컬렉터에는 PNP형 트랜지스터(42)의 컬렉터가 접속된다. PNP형 트랜지스터(40, 41, 42)의 베이스는 공통으로 접속되고, PNP형 트랜지스터(39)의 베이스와 PNP형 트랜지스터(43)의 이미터에 접속된다. PNP형 트랜지스터(39)의 컬렉터와 PNP형 트랜지스터(43)의 베이스는 서로 접속되고, 정전류원(53)을 통해 접지 전위에 접속된다. PNP형 트랜지스터(43)의 컬렉터는 접지 전위에 접속된다. PNP형 트랜지스터(39, 40, 41, 42)의 이미터는 각각 저항(44, 45, 46, 47)을 통해 전원 전 위에 접속된다. NPN형 트랜지스터(33, 34, 35, 37, 38)의 이미터는 각각 저항(48, 49, 50, 51, 52)을 통해 접지 전위에 접속된다. 그리고, 이 버퍼 회로(30)의 출력은 저항 R1을 통해 오피 앰프(60)에 입력된다.
오피 앰프(60)는, PNP형 트랜지스터(61, 62)를 입력 트랜지스터로 하고, 각각의 트랜지스터에는 레퍼런스 전압 Vref와 버퍼 회로(30)의 출력이 입력된다. PNP형 트랜지스터(61, 62)의 이미터는 서로 접속되어 PNP형 트랜지스터(73)의 컬렉터에 접속된다. PNP형 트랜지스터(61, 62)의 컬렉터에는 서로 미러 결합되는 NPN형 트랜지스터(64, 63)의 컬렉터가 각각 접속된다. NPN형 트랜지스터(64)의 컬렉터는 NPN형 트랜지스터(65)의 베이스에 접속되고, NPN형 트랜지스터(65)의 이미터는 NPN형 트랜지스터(67)의 컬렉터에 접속된다.
NPN형 트랜지스터(67)에는 NPN형 트랜지스터(66)가 미러 결합되어 있고, NPN형 트랜지스터(66)의 컬렉터에는 PNP형 트랜지스터(74)의 컬렉터가 접속된다. NPN형 트랜지스터(67)의 컬렉터는 NPN형 트랜지스터(68)의 베이스에 접속되고, NPN형 트랜지스터(68)의 컬렉터에는 PNP형 트랜지스터(70)의 컬렉터가 접속된다. NPN형 트랜지스터(68)의 컬렉터는, 오피 앰프(60)의 출력 부분이 된다. PNP형 트랜지스터(70)에는 PNP형 트랜지스터(69)가 미러 결합되어 있고, PNP형 트랜지스터(69)의 컬렉터는 정전류원(71)을 통해 접지 전위에 접속된다. PNP형 트랜지스터(73, 74)의 베이스는 공통으로 접속되고, PNP형 트랜지스터(72)의 베이스와 PNP형 트랜지스터(75)의 이미터에 접속된다. PNP형 트랜지스터(72)의 컬렉터와 PNP형 트랜지스 터(75)의 베이스는 서로 접속되고, 정전류원(87)을 통해 접지 전위에 접속된다. PNP형 트랜지스터(75)의 컬렉터는 접지 전위에 접속된다. PNP형 트랜지스터(72, 73, 74, 65, 69, 70)의 이미터는 각각 저항(76, 77, 78, 79, 80, 81)을 통해 전원 전위 VDD에 접속된다. NPN형 트랜지스터(63, 64, 66, 67)의 이미터는 각각 저항(82, 83, 84, 85)을 통해 접지 전위에 접속된다. 그리고, 이 오피 앰프(60)의 출력은 저항 R2를 통해 입력에 귀환되는 것이고, 따라서, 저항 R1, 오피 앰프(60), 및 저항 R2는 반전 증폭기를 형성하고 있는 것이다.
다음에, 상기 도면에 나타낸 반도체 집적 회로의 동작에 관해 설명한다. 샘플 홀드 회로(1)는, 클럭 신호 CLK1이 하이일 때 P형 MOS 트랜지스터(2)와 N형 MOS 트랜지스터(3)가 온의 상태가 되고, 입력 신호 IN1을 샘플하는 샘플 상태가 된다. 반대로, 클럭 신호 CLK1이 로우일 때 P형 MOS 트랜지스터(2)와 N형 MOS 트랜지스터(3)는 오프가 되고, 샘플 홀드 회로(1)의 출력을 유지하는 홀드 상태가 된다.
입력 신호 IN2는, 로우패스 필터(10)를 통해 아날로그 스위치(20)에 입력된다. 로우패스 필터(10)의 필터 특성은 저항(11)의 저항치와 콘덴서(12)의 용량치에 의해 정해진다.
샘플 홀드 회로(1)와 로우패스 필터(10)의 출력은, 아날로그 스위치(20)로 입력된다. 클럭 신호 CLK2가 하이일 때는, P형 MOS 트랜지스터(21)와 N형 MOS 트랜지스터(22)가 온, P형 MOS 트랜지스터(24)와 N형 MOS 트랜지스터(25)가 오프가 되기 때문에 샘플 홀드 회로(1)로부터의 신호가 아날로그 스위치(20)로부터 출력된다. 클럭 신호 CLK2가 로우일 때는, P형 MOS 트랜지스터(21)와 N형 MOS 트랜지스 터(22)가 오프, P형 MOS 트랜지스터(24)와 N형 MOS 트랜지스터(25)가 온이 되기 때문에 로우패스 필터(10)로부터의 신호가 아날로그 스위치(20)로부터 출력된다.
아날로그 스위치(20)의 출력은 버퍼 회로(30)에 입력된다. 아날로그 스위치(20)로부터의 출력이 내려간 경우, P형 MOS 트랜지스터(32)의 게이트 전압이 내려가, PNP형 트랜지스터(40)에 흐르는 전류가 P형 MOS 트랜지스터(32)를 거쳐 NPN형 트랜지스터(35)의 베이스에 입력되어 이 트랜지스터(35)가 온한다. 그러면 PNP형 트랜지스터(41)에 흐르는 전류는 NPN형 트랜지스터(35)의 컬렉터 전류로서 흡입되므로, NPN형 트랜지스터(36)의 베이스에는 충분한 전류가 공급되지 않게 되기 때문에 NPN형 트랜지스터(36)는 오프 상태가 된다. 한편, NPN형 트랜지스터(38)는 NPN형 트랜지스터(37)와 미러 결합되어 있고, NPN형 트랜지스터(37)의 컬렉터에는 PNP형 트랜지스터(42)로부터의 정전류가 공급되어 있으므로, NPN형 트랜지스터(38)의 컬렉터는 버퍼 회로(30)의 입력 신호 상태에 관계없이 항상 일정 전류를 흡입한다. 따라서, 버퍼 회로(30)의 출력 전위는 내려간다. 반대로, 아날로그 스위치(20)로부터의 출력이 올라간 경우, P형 MOS 트랜지스터(32)의 게이트 전압이 올라가, PNP형 트랜지스터(40)에 흐르는 전류가 P형 MOS 트랜지스터(32)에서 차단되어 NPN형 트랜지스터(35)가 오프한다. 그러면 PNP형 트랜지스터(41)에 흐르는 전류는 NPN형 트랜지스터(36)에 베이스 전류를 공급하기 때문에, NPN형 트랜지스터(36)는 온 상태가 된다. NPN형 트랜지스터(36)의 이미터 전류는 NPN형 트랜지스터(38)에 흐르는 일정 전류보다도 많아지므로, 버퍼 회로(30)의 출력 전위는 올라간다. 따라서, 버퍼 회로(30)의 출력은, 아날로그 스위치(20)의 출력과 동위상으 로 변화하여 추종한다.
버퍼 회로(30)의 출력은 저항 R1을 통해 오피 앰프(60)에 입력된다. 버퍼 회로(30)의 출력이 내려간 경우, PNP형 트랜지스터(62)는 베이스 전압이 내려가 흐르는 전류가 증가하고, PNP형 트랜지스터(73)에 흐르는 전류의 대부분이 PNP형 트랜지스터(62)로 흘러들어가므로, PNP형 트랜지스터(61)를 통해 NPN형 트랜지스터(65)의 베이스에 공급되는 전류는 감소한다. 이에 따라, NPN형 트랜지스터(65)의 이미터 전류가 감소하고, NPN형 트랜지스터(68)의 베이스에 공급되는 전류도 감소한다. 따라서, NPN형 트랜지스터(68)의 컬렉터 전류는 PNP형 트랜지스터(70)에 흐르는 일정 전류보다도 적어지게 되므로, 오피 앰프(60)의 출력 전위는 상승한다. 반대로, 버퍼 회로(30)의 출력이 올라간 경우, PNP형 트랜지스터(62)는 베이스 전압이 올라가 흐르는 전류가 감소하고, PNP형 트랜지스터(73)에 흐르는 전류 중 PNP형 트랜지스터(61)를 통해 NPN형 트랜지스터(65)의 베이스에 공급되는 전류가 증가한다. 이에 따라, NPN형 트랜지스터(65)의 이미터 전류가 증가하고, NPN형 트랜지스터(68)의 베이스에 공급되는 전류도 증가한다. 따라서, NPN형 트랜지스터(68)의 컬렉터 전류는 PNP형 트랜지스터(70)에 흐르는 일정 전류보다도 많아지므로, 오피 앰프(60)의 출력 전위는 하강한다.
클럭 신호 CLK2가 하이일 때, 아날로그 스위치(20)는 샘플 홀드 회로(1)의 출력을 버퍼 회로(30)를 통해 오피 앰프(60)에 출력하는 선택 상태이다. 오피 앰프(60)의 출력으로부터 저항 R1, R2를 거쳐 흐르는 전류를 i, 오피 앰프(60)의 출 력 전압을 VOUT, 아날로그 스위치(20)를 통한 샘플 홀드 회로(1)의 출력 전압을 VSHO, 오피 앰프(60)의 증폭율을 결정하는 저항 R1, R2의 저항값을 각각 R1, R2, 오피 앰프(60)에 입력되는 레퍼런스 전압을 Vref로 하면, 이하의 식이 성립한다.
[수 4]
Figure 112007043336336-PCT00004
…(식 4)
[수 5]
Figure 112007043336336-PCT00005
…(식 5)
식 4, 식 5를 변형하여, 다음의 식이 얻어진다.
[수 6]
Figure 112007043336336-PCT00006
…(식 6)
식 6은, 오피 앰프(60)의 출력 전압이 아날로그 스위치(20)의 온 저항에 영향을 받지 않는, 즉 출력 신호가 왜곡되지 않는 것을 나타내고 있다. 이것은, 아날로그 스위치(20)의 후단에 버퍼 회로(30)가 존재하므로, 저항 R1, R2를 거쳐 흐르는 전류 i가 아날로그 스위치(20)에는 흐르지 않기 때문이다.
또한, 아날로그 스위치(20)에는 샘플 홀드 회로(1)의 출력과 로우패스 필터(10)의 출력이, 버퍼 회로를 통하지 않고 직접 입력되어 있다. 클럭 신호 CLK2가 하이나 로우에 의해 샘플 홀드 회로(1)의 출력인지 로우패스 필터(10)의 출력인지가, 아날로그 스위치(20)를 통해 버퍼 회로(30)에 입력되지만, 버퍼 회로(30)의 입력 임피던스는 높기 때문에 아날로그 스위치(20)에는 전류는 흐르지 않는다. 따라서, 샘플 홀드 회로(1)의 콘덴서(5)에 축적된 전하가 소실되지도 않고, 로우패스 필터(10)의 필터 특성도 영향을 받지 않는다.
또, 도 3에 나타낸 반도체 집적 회로는, 도 4에 나타낸 종래의 반도체 집적 회로에 비해 버퍼 회로가 1개 적기 때문에, 회로 규모를 작게 할 수 있고, 또 소비 전력을 적게 할 수 있다.
또한, 본 발명은 제1 신호 처리 회로가 샘플 홀드 회로인 경우에 관해 안출된 것이지만, 콘덴서가 출력에 접속된 다른 신호 처리 회로에도 적용할 수 있다. 또, 제2 신호 처리 회로는, 로우패스 필터(10)와 같이 콘덴서가 출력에 접속된 것(예를 들면 피크 홀드 회로 등)이면 상기와 같이 버퍼 회로를 적게 할 수 있지만, 이것에는 한정되지 않는다.
본 발명의 반도체 집적 회로는 그것만으로, 혹은 다른 반도체 집적 회로와 함께 밀봉되어 반도체 장치가 된다.
본 발명은, 상술한 실시 형태에 한정되지 않고, 특허 청구의 범위에 기재된 사항의 범위 내에서의 모든 설계 변경이 가능하다. 예를 들면 선택 스위치인 아날로그 스위치(20)는, 제1 신호 처리 회로인 샘플 홀드 회로나 제2 신호 처리 회로인 로우패스 필터에 추가하여 다른 신호 처리 회로의 출력이 입력되고, 그것들을 선택하여 출력하도록 하는 것도 가능하다.
본 발명의 반도체 집적 회로 및 그것을 구비하는 반도체 장치는, 샘플 홀드 회로(제1 신호 처리 회로)의 출력과 다른 신호 처리 회로(제2 신호 처리 회로)의 출력을 선택하여 동작하는 부분에 있어서, 제1 신호 처리 회로의 출력이 먼저 선택 스위치에 의해 선택되고, 다음에 버퍼 회로를 거쳐 출력되므로, 출력 신호의 왜곡을 저감할 수 있다.

Claims (8)

  1. 제1 콘덴서를 갖고, 상기 제1 콘덴서가 출력 부분에 접속된 제1 신호 처리 회로와,
    상기 제1 신호 처리 회로와 병렬로 설치된 제2 신호 처리 회로와,
    상기 제1 신호 처리 회로의 출력과 상기 제2 신호 처리 회로의 출력을 선택하여 출력하는 선택 스위치와,
    상기 선택 스위치의 출력이 입력되는 버퍼 회로와,
    상기 버퍼 회로의 후단에 설치되어, 적어도 제1 및 제2 저항을 갖는 증폭기를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  2. 청구항 1에 있어서,
    상기 제2 신호 처리 회로는 제2 콘덴서를 더 갖고, 상기 제2 콘덴서가 출력 부분에 접속되어 있는 것을 특징으로 하는 반도체 집적 회로.
  3. 청구항 1 또는 2에 있어서,
    상기 제1 신호 처리 회로는 샘플 홀드 회로인 것을 특징으로 하는 반도체 집적 회로.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 선택 스위치는 아날로그 스위치인 것을 특징으로 하는 반도체 집적 회로.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제2 신호 처리 회로는 로우패스 필터인 것을 특징으로 하는 반도체 집적 회로.
  6. 광 디스크로부터의 반사광을 측정한 포토다이오드로부터의 검출 전류가 전압으로 변환되고, 상기 변환된 전압이 입력되는 샘플 홀드 회로 및 로우패스 필터와,
    상기 샘플 홀드 회로의 출력과 상기 로우패스 필터의 출력을 선택하여 출력하는 선택 스위치와,
    상기 선택 스위치의 출력이 입력되는 버퍼 회로와,
    상기 버퍼 회로의 후단에 설치되어, 적어도 제1 및 제2 저항을 갖는 증폭기를 구비하고,
    상기 샘플 홀드 회로와 상기 로우패스 필터는 병렬로 설치되어, 상기 광 디스크로의 기입 속도에 따라 상기 선택 스위치의 제어가 행해지는 것을 특징으로 하는 반도체 집적 회로.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 반도체 집적 회로를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 청구항 7에 기재된 반도체 장치를 구비하고, 레이저의 사출광을 측정하는 포토다이오드와, 광 디스크로부터의 반사광을 측정하는 포토다이오드로부터의 출력에 따라 레이저 다이오드를 구동하기 위한 최적치를 설정하고, 광 디스크로의 기입을 행할 때에 있어서, 상기 설정된 최적치와, 상기 광 디스크로부터의 반사광을 측정하는 포토다이오드로 측정된 측정치를 비교하여, 레이저 다이오드에서 사출되는 레이저의 강도를 조정하는 것을 특징으로 하는 광 디스크 기록 장치.
KR1020077013494A 2004-12-08 2005-12-08 반도체 집적 회로 및 반도체 장치, 및 광 디스크 기록 장치 KR20070086224A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004355024 2004-12-08
JPJP-P-2004-00355024 2004-12-08

Publications (1)

Publication Number Publication Date
KR20070086224A true KR20070086224A (ko) 2007-08-27

Family

ID=36577995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013494A KR20070086224A (ko) 2004-12-08 2005-12-08 반도체 집적 회로 및 반도체 장치, 및 광 디스크 기록 장치

Country Status (6)

Country Link
US (1) US20080094981A1 (ko)
JP (1) JPWO2006062172A1 (ko)
KR (1) KR20070086224A (ko)
CN (1) CN101073203A (ko)
TW (1) TW200638678A (ko)
WO (1) WO2006062172A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4880412U (ko) * 1971-12-28 1973-10-02
JPS56145146U (ko) * 1980-03-29 1981-11-02
JPS5979440A (ja) * 1982-10-28 1984-05-08 Fujitsu Ltd レ−ザ−ダイオ−ド駆動回路
JPH0612856B2 (ja) * 1985-09-30 1994-02-16 株式会社東芝 増幅回路
US6744031B1 (en) * 2001-11-27 2004-06-01 Ricoh Company, Ltd. High speed sampling circuit
JP3539388B2 (ja) * 2001-01-26 2004-07-07 日本電気株式会社 光ディスク記録方法及び光ディスク記録装置
JP2002367175A (ja) * 2001-06-01 2002-12-20 Ricoh Co Ltd 光ディスクの記録光量制御装置
JP2003263760A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 回転補正回路、半導体集積回路、光ディスク装置及び回転補正方法

Also Published As

Publication number Publication date
CN101073203A (zh) 2007-11-14
WO2006062172A1 (ja) 2006-06-15
US20080094981A1 (en) 2008-04-24
TW200638678A (en) 2006-11-01
JPWO2006062172A1 (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
JP3526719B2 (ja) 自動閾値制御回路および信号増幅回路
JP4884018B2 (ja) 増幅装置、および光ディスクドライブ装置
US20070019517A1 (en) Photo-detector amplifier circuit for optical disk device
JPH08129046A (ja) 電流−電圧変換アンプのテスト回路
KR100515078B1 (ko) 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로
EP2296271B1 (en) Limiter circuit
JP4520109B2 (ja) レーザーパワー制御回路
US5498993A (en) Pulse light-receiving circuit with means to minimize power source noise
US6590914B1 (en) Semiconductor laser drive circuit
US5986481A (en) Peak hold circuit including a constant voltage generator
KR20060087630A (ko) 멀티 게인을 갖는 ｐｄｉｃ
US6249178B1 (en) High-speed output circuit device with a switch circuit
US3972004A (en) Charge preamplifier
KR20070086224A (ko) 반도체 집적 회로 및 반도체 장치, 및 광 디스크 기록 장치
EP0788046B1 (en) Detection circuit
US6300804B1 (en) Differential comparator with dispersion reduction circuitry
US7485839B2 (en) Image sensor with image signal shaping circuit
US6356065B1 (en) Current-voltage converter with changeable threshold based on peak inputted current
KR19990070353A (ko) 리모콘의 프리앰프 회로
US20060291348A1 (en) Signal drive apparatus and optical pickup apparatus using the same
EP0930708A2 (en) Analog signal processing circuit, photo detector and image forming apparatus
JP4807368B2 (ja) 光電流・電圧変換回路
US20020048110A1 (en) Amplifier
JP3537560B2 (ja) 電流−電圧変換器及び光受信器
US20050147011A1 (en) Optical integrated device

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application