KR20070083353A

KR20070083353A - 표시 장치

Info

Publication number: KR20070083353A
Application number: KR1020060016593A
Authority: KR
Inventors: 문종원; 오세춘; 여상재; 박문철
Original assignee: 삼성전자주식회사
Priority date: 2006-02-21
Filing date: 2006-02-21
Publication date: 2007-08-24

Abstract

본 발명은 복수의 화소, 복수의 계조 기준 전압에 기초하여 적어도 두개의 전압 레벨을 가지는 계조 전압을 생성하는 계조 전압 생성부, 그리고 상기 계조 전압에 기초하여 데이터 전압을 생성하고, 상기 화소에 상기 데이터 전압을 공급하는 데이터 구동부를 포함하며, 상기 데이터 전압은 소정 시간 동안 목표 전압보다 높은 전압을 유지한다. 따라서 1 수평 기간 중 소정 기간 동안 목표 전압보다 높은 전압의 데이터 전압을 화소에 인가함으로써, 액정의 응답 속도를 향상시켜 정확한 휘도의 영상을 표시할 수 있다.

액정 표시 장치, 데이터 구동부, 계조 전압 생성부, 목표 전압

Description

표시 장치{DISPLAY DEVICE}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 데이터 구동부의 블록도이다.

도 4는 본 발명의 한 실시예에 따른 계조 전압 생성부의 상세 회로도이다.

도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 동작을 설명하는 신호 파형도이다.

도 6은 본 발명의 한 실시예에 대한 비교예의 동작을 설명하는 신호 파형도이다.

본 발명은 표시 장치에 관한 것이다.

최근 퍼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 평판 표시 장치로 대체되고 있다.

이러한 평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting display), 플라스마 표시 장치(plasma display panel, PDP) 등이 있다.

일반적으로 액티브 매트릭스형 평판 표시 장치에서는 복수의 화소가 매트릭스 형태로 배열되며, 주어진 휘도 정보에 따라 각 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 액정 표시 장치는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성을 갖는 액정층을 포함한다. 액정 표시 장치는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

이러한 액정 표시 장치에서 동영상을 구현하는 경우 한 프레임의 유지 시간이 짧아져 액정의 충전 시간이 짧아지므로, 충전 시간 내에 액정이 배열될 수 있도록 빠른 응답 속도가 요구된다.

따라서 본 발명이 이루고자 하는 기술적 과제는 액정의 응답 속도를 증가시킬 수 있는 액정 표시 장치를 제공하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치는 복수의 화소, 복수의 계조 기준 전압에 기초하여 적어도 두개의 전압 레벨을 가지 는 계조 전압을 생성하는 계조 전압 생성부, 그리고 상기 계조 전압에 기초하여 데이터 전압을 생성하고, 상기 화소에 상기 데이터 전압을 공급하는 데이터 구동부를 포함하며, 상기 데이터 전압은 소정 시간 동안 목표 전압보다 높은 전압을 유지한다.

상기 계조 전압 생성부는, 제1 계조 기준 전압과 제2 계조 기준 전압 사이에 직렬로 연결되어 있으며, 상기 제1 계조 기준 전압과 상기 제2 계조 기준 전압 사이의 전압 차를 분압하여 상기 계조 전압을 생성하는 복수의 저항을 포함하는 저항열, 일전극이 상기 저항 사이에 연결되어 있는 복수의 축전기, 그리고 제3 계조 기준 전압에 따라 상기 제1 계조 기준 전압과 상기 제2 계조 기준 전압을 상기 저항열로 전달하는 스위칭부를 포함할 수 있다.

상기 스위칭부는, 상기 제3 계조 기준 전압에 따라 턴 온되어 상기 제1 계조 기준 전압을 상기 저항열의 상단으로 전달하는 제1 스위칭 소자, 그리고 상기 제3 계조 기준 전압에 따라 턴 온되어 상기 제2 계조 기준 전압을 상기 저항열의 하단으로 전달하는 제2 스위칭 소자를 포함할 수 있다.

상기 제3 계조 기준 전압은 상기 복수의 축전기의 타전극과 연결되어있고, 제1 전압과 상기 제1 전압보다 낮은 제2 전압 레벨을 가지며, 상기 소정 시간 동안 상기 제1 전압 레벨을 유지할 수 있다.

상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 상기 제3 계조 기준 전압이 상기 제2 전압 레벨일 때 턴 온될 수 있다.

상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 P타입 박막 트랜지스터일 수 있다.

상기 계조 전압은 상기 소정 시간 동안 상기 제1 계조 기준 전압과 상기 제2 계조 기준 전압을 분압한 전압보다 높은 전압을 가질 수 있다.

상기 소정 시간 동안 상기 계조 전압은 상기 제1 전압과 상기 제2 전압의 차만큼 상승할 수 있다.

상기 데이터 구동부는 영상 신호를 저장하고, 로드 신호에 따라 출력하는 래치, 그리고 상기 계조 전압에 기초하여 상기 영상 신호를 아날로그 상기 데이터 전압으로 변환하는 디지털-아날로그 변환부를 포함할 수 있다.,

상기 제3 계조 기준 전압은 상기 로드 신호의 상승 에지에서 동기하여 상기 제1 전압 레벨로 천이할 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하 여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 전압(Vdat)을 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX), 예를 들면 i번째(i=1, 2, …, n) 게이트선(G_i)과 j번째(j=1, 2, …, m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(G_i D_j)에 연결된 스위칭 소자 (Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(C)(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 둘 수도 있다.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다. 계조 전압 생성부(800)에 대하여는 뒤에서 상세히 설명한다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 전 압으로서 데이터선(D₁-D_m)에 인가한다. 데이터 구동부(500)의 상세 구조에 대해서는 뒤에서 설명한다.

신호 제어부(600)는 게이트 구동부(400), 데이터 구동부(500) 및 계조 전압 생성부(800) 등을 제어한다.

이러한 구동 장치(400, 500, 800, 600) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 800, 600)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 800, 600)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 계조 제어 신호(CONT3) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다. 또한, 신호 제어부(600)는 계조 제어 신호(CONT3)를 계조 전압 생성부(800)로 내보낸다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 아날로그 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 아날로그 데이터 전압의 전압 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압으로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴 온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 전압이 턴 온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 전압의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 전압을 인가하여 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).

이하에서는 도 3 내지 도 6을 참조하여 데이터 구동부(500) 및 계조 전압 생성부(800)에 대해 상세히 설명한다.

데이터 구동부(500)는 각각의 데이터선(D₁-D_m)과 연결되는 적어도 하나의 데이터 구동 집적 회로(integrated circuit, IC)를 포함한다.

데이터 구동 IC는 차례로 연결되어 있는 시프트 레지스터(shift register)(510), 래치(latch)(520), 디지털-아날로그 변환기(digital-to-analog converter)(530) 및 출력 버퍼(output buffer)(540)를 포함한다.

시프트 레지스터(510)는 수평 동기 시작 신호(STH)(또는 시프트 클록 신호)가 들어오면 데이터 클록 신호(HCLK)에 따라 영상 신호(DAT)를 래치(520)에 전달한다. 데이터 구동부(500)가 복수의 데이터 구동 IC를 포함하는 경우 한 구동 IC의 시프트 레지스터(510)는 시프트 클록 신호를 다음 구동 IC의 시프트 레지스터로 내보낸다.

래치(520)는 영상 신호(DAT)를 비트 별로 저장하며 로드 신호(LOAD)에 따라 디지털-아날로그 변환기(530)에 내보낸다.

디지털-아날로그 변환기(530)는 계조 전압 생성부(800)로부터 복수의계조 전압을 공급 받으며, 디지털 영상 데이터(DAT)에 따라 소정 계조 전압을 선택하여 출력 버퍼(540)로 내보낸다.

출력 버퍼(540)는 디지털-아날로그 변환기(530)로부터의 출력 전압을 데이터 전압으로서 해당 데이터선(Dj)에 출력하며, 이를 1 수평 주기 동안 유지한다.

도 4는 본 발명의 한 실시예에 따른 계조 전압 생성부의 상세 회로도이고, 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 동작을 설명하는 신호 파형도이며, 도 6은 본 발명의 한 실시예에 대한 비교예의 동작을 설명하는 신호 파형도이다.

도 4를 참조하면, 본 발명의 한 실시예에 따른 계조 전압 생성부(800)는 제1 계조 전원 전압(GVDD)과 제2 계조 전원 전압(GVSS) 사이에 복수의 저항 소자(R)를 포함한다.

복수의 저항 소자(R)는 직렬로 연결되어 하나의 저항열(810)을 형성하고 있다. 이때 복수의 저항 소자(R)는 서로 같은 크기의 저항을 가질 수 있으며, 서로 다른 크기의 저항을 가질 수도 있다. 복수의 저항 소자(R)는 제1 계조 전원 전압(GVDD)과 제2 계조 전원 전압(GVSS)의 전압 차를 저항에 따라 분압하여 복수의 계조 전압(Vga₁, Vga₂, …, Vga_k)을 생성한다. 따라서 저항 소자(R)와 다른 저항 소 자(R) 사이의 절점마다 제1 계조 전원 전압(GVDD)과 제2 계조 전원 전압(GVSS)의 전압 차를 분압한 계조 전압(Vga₁, Vga₂, …, Vga_k)이 설정되어 있다.

이러한 계조 전압 생성부(800)는 각 절점 사이의 계조 전압(Vga₁, Vga₂, …, Vga_k)을 유지하기 위한 복수의 축전기(C)를 더 포함한다.

각각의 축전기(C)는 일전극이 저항 소자(R) 사이의 절점에 연결되어 있고, 타전극이 제3 계조 전원 전압(GVod)과 연결되어 있다. 축전기(C)는 계조 전압(Vga₁, Vga₂, …, Vga_k)과 제3 계조 전원 전압(GVod)의 차에 상응하는 전하를 충전하여 소정 시간 동안 유지한다.

이러한 계조 전압 생성부(800)는 제1 및 제2 계조 전원 전압(GVDD, GVSS)과 저항열(810) 사이에 스위칭부(830)를 더 포함한다.

스위칭부(830)는 2개의 스위칭 트랜지스터(Q1, Q2)를 포함한다.

제1 스위칭 트랜지스터(Q1)는 삼단자 소자로서, 제어 단자가 제3 계조 전원 전압(GVod)과 연결되어 있고, 입력 단자가 제1 계조 기준 전압(GVDD)과 연결되어 있으며, 출력 단자가 저항열(810) 상단의 절점(n1)과 연결되어 있다.

제2 스위칭 트랜지스터(Q2)도 삼단자 소자로서, 제어 단자가 제3 계조 전원 전압(GVod)과 연결되어 있고, 입력 단자가 제2 계조 기준 전압(GVSS)과 연결되어 있으며, 출력 단자가 저항열(810) 하단의 절점(n2)과 연결되어 있다.

이러한 제1 및 제2 스위칭 트랜지스터(Q1, Q2)는 같은 타입의 트랜지스터로 형성되어 제3 계조 기준 전압(GVod)에 따라 동시에 온/오프 동작한다. 제1 및 제2 스위칭 트랜지스터(Q1, Q2)는 P타입 MOSFET(metal oxide semiconductor field effect transistor)일 수 있다.

이때, 제1 계조 기준 전압(GVDD)과 제2 계조 기준 전압(GVSS)은 1 수평 기간(1H) 동안 그 전압 레벨이 변하지 않고 소정 전압 레벨을 유지하며, 제3 계조 기준 전압(GVod)은 1 수평 기간(1H) 동안 서로 다른 2개의 전압 레벨을 스윙한다.

도 5를 참조하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 동작을 살펴본다.

신호 제어부(600)는 계조 전압 생성부(800)로 계조 제어 신호를(CONT3) 출력한다. 계조 제어 신호(CONT3)는 제1, 제2 및 제3 계조 전원 전압(GVDD, GVSS, GVod)을 포함하고 있다.

현재 제1 수평 주기(1H)의 바로 전 상태에서, 계조 전압 생성부(800)로 제1 계조 전원 전압(GVDD)과 제2 계조 전원 전압(GVSS)이 인가되어 있으며, 제1 계조 전원 전압(GVDD)이 제2 계조 전원 전압(GVSS)보다 높은 전압 레벨을 가지고 있다고 하자.

이때, 제3 계조 전원 전압(GVod)은 제1 및 제2 스위칭 트랜지스터(Q1, Q2)를 턴 온시킬 수 있는 저전압인 제2 전압(Vq2) 레벨을 유지하고 있다.

따라서, 턴 온된 제1 및 제2 스위칭 트랜지스터(Q1, Q2)를 통해 저항열(810)의 상단 및 하단 절점(n1, n2)에 제1 및 제2 계조 기준 전압(GVDD, GVSS)이 각각 인가된다. 저항열(810)의 복수의 저항 소자(R)는 제1 계조 기준 전압(GVDD)과 제2 계조 기준 전압(GVSS)의 전압차를 저항의 크기에 따라 분압하여 각 절점에 계조 전압 (Vga₁, Vga₂, …, Vga_k)을 설정한다. 이러한 계조 전압(Vga₁, Vga₂, …, Vga_k)은 계조에 따라 화소(PX)가 나타내고자 하는 휘도에 상응하는 크기의 전압, 즉, 각 계조의 목표 전압(Vaim)과 같다.

한편, 축전기(C)는 각 절점의 계조 전압(Vga₁, Vga₂, …, Vga_k)과 제3 계조 기준 전압(GVod)의 제2 전압(Vq2)의 차 전압을 충전하고 있다.

다음으로, 현재 제1 수평 주기(1H)가 시작되면 래치(520)로 하이 레벨의 로드 신호(LOAD)가 전달되고, 로드 신호(LOAD)의 상승 에지에서 동기하여 제3 계조 기준 전압(GVod)이 제1 전압(Vq1) 레벨로 천이한다. 제1 전압(Vq2)에 의해 제1 스위칭 트랜지스터(Q1) 및 제2 스위칭 트랜지스터(Q2)는 턴 오프되며, 이에 따라 저항열(810)은 플로팅(floating) 상태가 된다.

이때, 복수의 축전기(C)는 타전극의 전압이 제1 전압(Vq1)으로 상승하므로, 충전하고 있는 전하를 유지하기 위해 일전극의 전압이 제3 계조 기준 전압(GVod)의 변동 폭만큼 상승한다. 따라서, 복수의 축전기(C)는 이전의 계조 전압(Vga₁, Vga₂, …, Vga_k)에 제1 전압(Vq1)과 제2 전압(Vq2)의 차 전압을 더한 전압을 계조 전압(Vga₁, Vga₂, …, Vga_k)으로 각각 출력한다.

상승된 복수의 계조 전압(Vga₁, Vga₂, …, Vga_k)은 데이터 구동부(500)의 디지털-아날로그 변환기(530)에 인가되며, 이중 출력 영상 신호(DAT)의 계조에 해당하는 상승된 계조 전압(Vga₁, Vga₂, …, Vga_k)이 데이터 전압(Vdat)으로 화소(PX)에 공급된다.

화소(PX)는 목표 전압(Vaim)보다 높은 데이터 전압(Vdat)을 인가 받으며, 데이터 전압(Vdat)이 클수록 전기장의 크기가 커져 액정의 응답 속도가 빨라지므로 액정 축전기(Clc)에 충전되는 화소 전압(Vpx)이 급격히 목표 전압(Vaim)에 가까워진다.

제3 계조 전원 전압(GVod)은 소정 시간(??T) 동안 제1 전압(Vq1) 레벨을 유지한 후 다시 제2 전압(Vq2) 레벨로 천이한다.

제1 및 제2 스위칭 트랜지스터(Q1, Q2)는 제2 전압(Vq2)에 따라 다시 턴 온되어 제1 및 제2 계조 기준 전압(GVDD, GVSS)을 저항열(810)의 양 단(n1, n2)으로 인가하여 상승되기 이전의 계조 전압(Vga₁, Vga₂, …, Vga_k)이 디지털-아날로그 변환기(530)에 공급된다. 디지털-아날로그 변환기(530)는 상승되기 이전의 계조 전압(Vga₁, Vga₂, …, Vga_k)인 목표 전압(Vaim)을 데이터 전압(Vdat)으로 화소(PX)에 공급한다. 따라서 화소(PX)는 액정 축전기(Clc)의 화소 전압(Vpx)이 목표 전압(Vaim)에 가까운 값까지 충전된 상태에서 목표 전압(Vaim)과 같은 크기의 데이터 전압(Vdat)을 공급받아 단시간에 화소 전압(Vpx)이 목표 전압(Vaim)까지 도달한다.

본 발명의 비교예는 계조 전압 생성부(800)가 제1 및 제2 계조 기준 전압(GVDD, GVSS)을 분압하는 저항열(810)을 가지며, 고정된 계조 전압(Vga₁, Vga₂, …, Vga_k)을 디지털-아날로그 변환기(530)로 공급한다.

도 6과 같이, 1 수평 주기(1H) 동안 화소(PX)에 공급되는 데이터 전압 (Vdat_ref)이 목표 전압(Vaim_ref)과 같은 크기를 유지하며, 화소(PX)의 액정 축전기(Clc)는 목표 전압(Vaim_ref)의 크기에 상응하는 액정의 응답 속도에 따라 서서히 목표 전압(Vaim_ref)에 도달한다. 따라서 목표 전압(Vaim_ref)까지 충전하는데 걸리는 시간이 본 발명의 실시예보다 길어 화소(PX)는 계조에 대한 정확한 휘도를 나타낼 수 없다.

이와 같이, 본 발명에 의하면 1 수평 기간 중 소정 기간 동안 목표 전압(Vaim)보다 높은 전압의 데이터 전압(Vdat)을 화소에 인가함으로써, 액정의 응답 속도를 향상시켜 정확한 휘도의 영상을 표시할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

복수의 화소,

복수의 계조 기준 전압에 기초하여 적어도 두개의 전압 레벨을 가지는 계조 전압을 생성하는 계조 전압 생성부, 그리고

상기 계조 전압에 기초하여 데이터 전압을 생성하고, 상기 화소에 상기 데이터 전압을 공급하는 데이터 구동부

를 포함하며,

상기 데이터 전압은 소정 시간 동안 목표 전압보다 높은 전압을 유지하는 표시 장치.
제1항에서,

상기 계조 전압 생성부는,

제1 계조 기준 전압과 제2 계조 기준 전압 사이에 직렬로 연결되어 있으며, 상기 제1 계조 기준 전압과 상기 제2 계조 기준 전압 사이의 전압 차를 분압하여 상기 계조 전압을 생성하는 복수의 저항을 포함하는 저항열,

일전극이 상기 저항 사이에 연결되어 있는 복수의 축전기, 그리고

제3 계조 기준 전압에 따라 상기 제1 계조 기준 전압과 상기 제2 계조 기준 전압을 상기 저항열로 전달하는 스위칭부

를 포함하는 표시 장치.
제2항에서,

상기 스위칭부는,

상기 제3 계조 기준 전압에 따라 턴 온되어 상기 제1 계조 기준 전압을 상기 저항열의 상단으로 전달하는 제1 스위칭 소자, 그리고

상기 제3 계조 기준 전압에 따라 턴 온되어 상기 제2 계조 기준 전압을 상기 저항열의 하단으로 전달하는 제2 스위칭 소자

를 포함하는 표시 장치.
제3항에서,

상기 제3 계조 기준 전압은 상기 복수의 축전기의 타전극과 연결되어있고, 제1 전압과 상기 제1 전압보다 낮은 제2 전압 레벨을 가지며, 상기 소정 시간 동안 상기 제1 전압 레벨을 유지하는 표시 장치.
제4항에서,

상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 상기 제3 계조 기준 전압이 상기 제2 전압 레벨일 때 턴 온되는 표시 장치.
제5항에서,

상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 P타입 박막 트랜지스터인 표시 장치.
제5항에서,

상기 계조 전압은 상기 소정 시간 동안 상기 제1 계조 기준 전압과 상기 제2 계조 기준 전압을 분압한 전압보다 높은 전압을 가지는 표시 장치.
제7항에서,

상기 소정 시간 동안 상기 계조 전압은 상기 제1 전압과 상기 제2 전압의 차만큼 상승하는 표시 장치.
제7항에서,

상기 데이터 구동부는

영상 신호를 저장하고, 로드 신호에 따라 출력하는 래치, 그리고

상기 계조 전압에 기초하여 상기 영상 신호를 아날로그 상기 데이터 전압으로 변환하는 디지털-아날로그 변환부

를 포함하는 표시 장치.
제9항에서,

상기 제3 계조 기준 전압은 상기 로드 신호의 상승 에지에서 동기하여 상기 제1 전압 레벨로 천이하는 표시 장치.