KR20070080641A

KR20070080641A - Display device

Info

Publication number: KR20070080641A
Application number: KR1020060011937A
Authority: KR
Inventors: 정은우
Original assignee: 삼성전자주식회사
Priority date: 2006-02-08
Filing date: 2006-02-08
Publication date: 2007-08-13

Abstract

A display device is provided to improve accuracy of an aging test by preventing a test gate-off voltage from being increased due to a zener diode and applying the test gate-off voltage to a gate driver. A display device includes gate lines, a gate driver(400), a DC/DC converter(720), and a switching unit(725). The gate lines deliver gate signals. The gate driver generates a gate signal. The DC/DC converter generates a gate-on voltage and a gate-off voltage. The switching unit is arranged between the DC/DC converter and the gate driver. A resistor and a zener diode are series-connected to each other between a first node and a ground voltage. The first node is arranged between the DC/DC converter and the switching unit.

Description

Display device {DISPLAY DEVICE}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이다.3 is a schematic diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 도 3에 도시한 스위칭부의 회로도의 한 예이다.4 is an example of a circuit diagram of the switching unit illustrated in FIG. 3.

도 5는 도 3에 도시한 스위칭부의 회로도의 다른 예이다.5 is another example of a circuit diagram of the switching unit illustrated in FIG. 3.

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic electroluminescence display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.Recently, organic electroluminescence display (OLED), plasma display panel (PDP), liquid crystal display (LCD), instead of heavy and large cathode ray tube (CRT) Flat panel display devices such as are being actively developed.

PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 EL 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.PDP is a device for displaying characters or images using plasma generated by gas discharge, and the organic EL display device displays characters or images by using electroluminescence of specific organic materials or polymers. The liquid crystal display device applies an electric field to a liquid crystal layer interposed between two display panels, and adjusts the intensity of the electric field to adjust a transmittance of light passing through the liquid crystal layer to obtain a desired image.

이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 EL 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트선에 게이트 온 전압과 게이트 오프 전압과 같은 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 복수의 계조 전압을 생성하는 계조 전압 생성부, 계조 전압 중에서 영상 신호에 해당하는 계조 전압을 선택하여 표시 신호선 중 데이터선에 인가하는 데이터 구동부, 외부로부터의 전압을 구동에 필요한 전압으로 승압하는 DC/DC 변환기, 외부로부터의 전압을 일정한 논리 전압으로 감압하는 감압부, 그리고 영상 신호의 제어를 위한 제어 신호를 생성하여 이들에게 보내는 신호 제어부 등을 포함한다.Among such flat panel displays, for example, a liquid crystal display and an organic EL display include a display panel including a pixel including a switching element, a display signal line, and a gate signal such as a gate on voltage and a gate off voltage on a gate line among the display signal lines. A gate driver to turn on / off a switching element of the pixel, a gray voltage generator to generate a plurality of gray voltages, a data driver to select a gray voltage corresponding to an image signal from among the gray voltages, and to apply the gray voltage corresponding to an image signal to a data line among display signal lines; DC / DC converter for boosting the voltage from the outside to the voltage required for driving, the decompression unit for reducing the voltage from the outside to a constant logic voltage, and a signal controller for generating a control signal for controlling the video signal and sending it to them. Include.

한편, 이러한 표시 장치는 생산 과정에서는 이상이 없지만 완제품 조립 과정이나 최종 소비자가 사용하는 과정에서 불량이 발생하여 반환되는 경우가 있다. On the other hand, such a display device has no abnormality in the production process, but may be returned due to a defect occurring during the assembly of the finished product or the process used by the end consumer.

이러한 불량의 원인으로는 표시판에 구비된 표시 신호선이 약하게 형성되어 있거나, 복수의 집적 회로로 이루어지는 데이터 구동부 및 게이트 구동부의 부품이 결함이 있는 등이다.The reason for such a defect is that the display signal line provided on the display panel is weakly formed, or the components of the data driver and the gate driver made of a plurality of integrated circuits are defective.

이러한 불량을 검출하기 위하여 제품을 출하하기 전에 일정한 시험을 거치게 되는데, 이를 에이징 테스트(aging test)라 한다. 이러한 에이징 테스트는 정상 전압보다 낮거나 높은 전압을 인가하여 수행되는데, 특히 게이트 오프 전압의 경우에는 시험 전압이 제대로 인가되지 못하여 정확한 시험이 수행되지 못하는 문제가 있다.In order to detect such a defect, a certain test is performed before the product is shipped, which is called an aging test. The aging test is performed by applying a voltage lower or higher than the normal voltage. In particular, in the case of the gate-off voltage, the test voltage is not properly applied and thus an accurate test is not performed.

따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 종래 기술의 문제점을 해결할 수 있는 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a display device that can solve the problems of the prior art.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치는, 게이트 신호를 전달하는 게이트선, 상기 게이트 신호를 생성하는 게이트 구동부, 게이트 온 전압 및 게이트 오프 전압을 생성하는 DC/DC 변환기, 그리고 상기 DC/DC 변환기와 상기 게이트 구동부 사이에 위치하는 스위칭부를 포함한다.According to an aspect of the present invention, there is provided a display device including: a gate line transferring a gate signal, a gate driver generating the gate signal, a DC / DC converter generating a gate on voltage and a gate off voltage; And a switching unit positioned between the DC / DC converter and the gate driver.

이때, 상기 표시 장치는 상기 DC/DC 변환기와 상기 스위칭부 사이의 제1 접점과 접지 전압 사이에 직렬로 연결되어 있는 저항과 제너 다이오드를 더 포함할 수 있다.In this case, the display device may further include a resistor and a zener diode connected in series between the first contact point and the ground voltage between the DC / DC converter and the switching unit.

또한, 상기 스위칭부와 상기 게이트 구동부 사이의 제2 접점에는 상기 스위칭부의 동작에 따라 상기 제1 접점의 전압 또는 외부로부터의 전압이 인가될 수 있다.In addition, a voltage of the first contact or a voltage from the outside may be applied to the second contact between the switching unit and the gate driver according to the operation of the switching unit.

또한, 상기 스위칭부는 상기 제1 접점에 제어 단자와 입력 단자가 공통적으로 연결되어 있고 상기 제2 접점에 출력 단자가 연결되어 있는 P형 트랜지스터일 수 있다.The switching unit may be a P-type transistor in which a control terminal and an input terminal are commonly connected to the first contact, and an output terminal is connected to the second contact.

이와는 달리, 상기 스위칭부는 상기 제1 접점에 캐소드가 연결되어 있고 상 기 제2 접점에 애노드가 연결되어 있는 다이오드일 수 있다.Alternatively, the switching unit may be a diode in which a cathode is connected to the first contact and an anode is connected to the second contact.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명하며, 액정 표시 장치를 한 예로 설명한다.A display device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings, and a liquid crystal display device will be described as an example.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver 500 connected thereto. The gray voltage generator 800 connected to the signal generator 500 and a signal controller 600 for controlling the gray voltage generator 800 are included.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n, D₁-D_m) 과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.The liquid crystal panel assembly 300 includes a plurality of signal lines G ₁ -G _n , D ₁ -D _m and a plurality of pixels PX connected to the plurality of signal lines G ₁ -G _n , D ₁ -D _m , and arranged in a substantially matrix form. Include. On the other hand, in the structure shown in FIG. 2, the liquid crystal panel assembly 300 includes lower and upper panels 100 and 200 facing each other and a liquid crystal layer 3 interposed therebetween.

신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.The signal lines G ₁ -G _n and D ₁ -D _m are a plurality of gate lines G ₁ -G _n for transmitting a gate signal (also called a “scan signal”) and a plurality of data lines for transmitting a data signal ( D ₁ -D _m ). The gate lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

각 화소(PX), 예를 들면 i번째(i=1, 2, , n) 게이트선(G_i)과 j번째(j=1, 2, , m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(G_i D_j)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.Each pixel PX, for example, the pixel PX connected to the i-th (i = 1, 2,, n) gate line G _i and the j-th (j = 1, 2,, m) data line Dj. ) Includes a switching element Q connected to the signal line G _i D _j , a liquid crystal capacitor Clc, and a storage capacitor Cst connected thereto. Holding capacitor Cst can be omitted as needed.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.The switching element Q is a three-terminal element of a thin film transistor or the like provided in the lower panel 100, the control terminal of which is connected to the gate line G _i , and the input terminal of which is connected to the data line D _j . The output terminal is connected to the liquid crystal capacitor Clc and the storage capacitor Cst.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전 체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.The liquid crystal capacitor Clc has two terminals, the pixel electrode 191 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 191 and 270 is a dielectric material. It functions as a sieve. The pixel electrode 191 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives the common voltage Vcom. Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, at least one of the two electrodes 191 and 270 may be formed in a linear or bar shape.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor Cst, which serves as an auxiliary part of the liquid crystal capacitor Clc, is formed by overlapping a separate signal line (not shown) and the pixel electrode 191 provided on the lower panel 100 with an insulator interposed therebetween. A predetermined voltage such as the common voltage Vcom is applied to the separate signal line. However, the storage capacitor Cst may be formed such that the pixel electrode 191 overlaps the front gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.On the other hand, in order to implement color display, each pixel PX uniquely displays one of the primary colors (spatial division) or each pixel PX alternately displays the primary colors over time (time division). The desired color is recognized by the spatial and temporal sum of these primary colors. Examples of the primary colors include three primary colors such as red, green, and blue. FIG. 2 illustrates that each pixel PX includes a color filter 230 representing one of the primary colors in an area of the upper panel 200 corresponding to the pixel electrode 191 as an example of spatial division. Unlike FIG. 2, the color filter 230 may be formed above or below the pixel electrode 191 of the lower panel 100.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.At least one polarizer (not shown) for polarizing light is attached to an outer surface of the liquid crystal panel assembly 300.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련 된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.Referring back to FIG. 1, the gray voltage generator 800 generates two sets of gray voltage sets (or reference gray voltage sets) related to the transmittance of the pixel PX. One of the two sets has a positive value for the common voltage Vcom and the other set has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.A gate driver 400, a gate line (G ₁ -G _n) and is connected to the gate turn-on voltage (Von), and a gate signal consisting of a combination of a gate-off voltage (Voff), a gate line (G ₁ of the liquid crystal panel assembly 300 -G _n ).

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.The data driver 500 is connected to the data lines D ₁ -D _m of the liquid crystal panel assembly 300 and selects a gray voltage from the gray voltage generator 800 and uses the data line D ₁ as a data signal. -D _m ). However, when the gray voltage generator 800 provides only a predetermined number of reference gray voltages instead of providing all of the voltages for all grays, the data driver 500 divides the reference gray voltages to divide the gray voltages for all grays. Generate and select the data signal from it.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.The signal controller 600 controls the gate driver 400, the data driver 500, and the like.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.Each of the driving devices 400, 500, 600, and 800 may be mounted directly on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film (not shown). It may be mounted on the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP) or mounted on a separate printed circuit board (not shown). Alternatively, these driving devices 400, 500, 600, and 800 may be integrated in the liquid crystal panel assembly 300 together with the signal lines G ₁ -G _n , D ₁ -D _m and the thin film transistor switching element Q. It may be. In addition, the driving devices 400, 500, 600, and 800 may be integrated into a single chip, in which case at least one of them or at least one circuit element constituting them may be outside the single chip.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.Next, the operation of the liquid crystal display will be described in detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.The signal controller 600 receives input image signals R, G, and B and an input control signal for controlling the display thereof from an external graphic controller (not shown). Examples of the input control signal include a vertical sync signal Vsync, a horizontal sync signal Hsync, a main clock MCLK, and a data enable signal DE.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.The signal controller 600 properly processes the input image signals R, G, and B according to operating conditions of the liquid crystal panel assembly 300 based on the input image signals R, G, and B and the input control signal, and controls the gate. After generating the signal CONT1 and the data control signal CONT2, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signal DAT are transmitted to the data driver 500. Export to).

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.The gate control signal CONT1 includes a scan start signal STV indicating a scan start and at least one clock signal controlling an output period of the gate-on voltage Von. The gate control signal CONT1 may also further include an output enable signal OE that defines the duration of the gate-on voltage Von.

데이터 제어 신호(CONT2)는 한 행[묶음]의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.The data control signal CONT2 is a load for applying a data signal to the horizontal synchronization start signal STH and the data lines D ₁ -D _m indicating the start of image data transmission for the pixels PX in one row [bundling]. Signal LOAD and data clock signal HCLK. The data control signal CONT2 is also an inverted signal that inverts the voltage polarity of the data signal relative to the common voltage Vcom (hereinafter referred to as " polarity of the data signal " by reducing the " voltage polarity of the data signal for the common voltage ") RVS) may be further included.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행[묶음]의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.According to the data control signal CONT2 from the signal controller 600, the data driver 500 receives the digital image signal DAT for the pixels PX in one row (bundling), and each digital image signal DAT. By converting the digital image signal DAT into an analog data signal by selecting a gray scale voltage corresponding to), it is applied to the corresponding data lines D ₁ -D _m .

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.The gate driver 400 applies the gate-on voltage Von to the gate lines G ₁ -G _n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G ₁ -G _n . Turn on the switching element (Q) connected to. Then, the data signal applied to the data lines D ₁ -D _m is applied to the pixel PX through the switching element Q turned on.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.The difference between the voltage of the data signal applied to the pixel PX and the common voltage Vcom is shown as the charging voltage of the liquid crystal capacitor Clc, that is, the pixel voltage. The arrangement of the liquid crystal molecules varies depending on the magnitude of the pixel voltage, thereby changing the polarization of light passing through the liquid crystal layer 3. The change in polarization is represented by a change in transmittance of light by a polarizer attached to the display panel assembly 300.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.This process is repeated in units of one horizontal period (also referred to as "1H" and equal to one period of the horizontal sync signal Hsync and the data enable signal DE), thereby all the gate lines G ₁ -G _n. ), The gate-on voltage Von is sequentially applied to the data signal to all the pixels PX, thereby displaying an image of one frame.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).When one frame ends, the state of the inversion signal RVS applied to the data driver 500 is controlled so that the next frame starts and the polarity of the data signal applied to each pixel PX is opposite to the polarity of the previous frame. "Invert frame"). In this case, the polarity of the data signal flowing through one data line is changed (eg, row inversion and point inversion) or the polarity of the data signal applied to one pixel row is different depending on the characteristics of the inversion signal RVS within one frame. (E.g. column inversion, point inversion).

그러면 본 발명의 실시예에 따른 표시 장치에 대하여 도 3 내지 도 5를 참고로 하여 좀더 상세히 설명한다.Next, a display device according to an exemplary embodiment of the present invention will be described in more detail with reference to FIGS. 3 to 5.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이며, 도 4 및 도 5는 도 3에 도시한 스위칭부의 회로도의 예들이다.3 is a schematic diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 4 and 5 are examples of circuit diagrams of the switching unit illustrated in FIG. 3.

여기서, 앞에서 설명한 바와 같이 에이징 테스트는 제품의 완성 후 원하는 성능 조건을 만족하는지 여부 등을 알아보는 시험이며, 데이터 구동부(500), 게이트 구동부(400), 계조 전압 생성부(800) 및 신호 제어부(600)는 앞에서 설명한 것과 동일하므로 이에 대한 상세한 설명은 생략한다.Here, as described above, the aging test is a test for checking whether a desired performance condition is satisfied after the completion of the product, and the data driver 500, the gate driver 400, the gray voltage generator 800, and the signal controller ( 600) is the same as described above, so a detailed description thereof will be omitted.

도 3에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는, 신호 제어부(600), 데이터 구동부(500), 게이트 구동부(400) 및 계조 전압 생성부(800)에 연결되어 있으며 외부 전원 보드(700)로부터 전압(AVDD, VLOG, Von, Voff)을 입력받아 이들에게 전달하는 제1 커넥터(750), 신호 제어부(600)와 연결되어 외부로부터의 영상 신호(R, G, B)를 신호 제어부(600)로 전달하는 제2 커넥터(770), 그리고 일정한 전압을 입력받아 이를 낮추거나 높이는 감압부(710)와 DC/DC 변환기(720), 그리고 DC/DC 변환기(720)와 게이트 구동부(400) 사이에 연결되어 있는 스위칭부(725)를 포함한다. As shown in FIG. 3, the liquid crystal display according to the exemplary embodiment of the present invention is connected to the signal controller 600, the data driver 500, the gate driver 400, and the gray voltage generator 800. The first connector 750 for receiving voltages AVDD, VLOG, Von, and Voff from the external power board 700 and transferring them to the first connector 750 and the signal control unit 600 to receive image signals R, G, and B from the outside. ) And a second connector 770 for transmitting the signal controller 600, and a decompression unit 710, a DC / DC converter 720, and a DC / DC converter 720 to lower or raise a predetermined voltage. The switching unit 725 is connected between the gate driver 400.

이때, 감압부(710)는 외부로부터의 전압을 일정하게 감압하고 DC/DC 변환기(720)는 외부로부터의 전압을 일정하게 승압하는데, 에이징 테스트시에는 이러한 감압부(710) 및 DC/DC 변환기(720)의 기능을 외부 전원 보드(700)가 대신 수행한다. At this time, the decompression unit 710 constantly depressurizes the voltage from the outside and the DC / DC converter 720 boosts the voltage from the outside constantly. In the aging test, the decompression unit 710 and the DC / DC converter The external power board 700 performs the function of 720 instead.

그러나, 감압부(710) 및 DC/DC 변환기(720)는 정해진 논리값과 구동 전압을 생성하지만, 외부 전원 보드(700)는 이들이 통상 생성하는 것보다는 낮거나 높은 전압을 생성한다.However, while the decompression unit 710 and the DC / DC converter 720 generate a fixed logic value and a driving voltage, the external power board 700 generates a lower or higher voltage than they normally generate.

예를 들어, 도 3에 도시한 것처럼 표시 장치에서 논리값 '1'을 나타내는 전압 레벨은 통상 3.3V로서, 감압부(710)는 5V의 전압을 입력받아 3.3V로 감압하지만, 외부 전원 보드(700)는 입력 전압(VIN)인 5V를 입력받아 3.3V보다 낮은 3V를 만들어 낸다. 또한, 외부 전원 보드(700)는 DC/DC 변환기(710)가 만드는 전압보다 더 높은 전압을 만들어 내는데, DC/DC 변환기(710)는 구동 전압(AVDD)으로서 11V, 게이트 온 전압(Von)으로서 25V, 게이트 오프 전압(Voff)으로서 -5.6V를 생성하는 데 비하여 외부 전원 보드(700)는 구동 전압(AVDD) 13V, 게이트 온 전압(Von) 30V, 그리고 게이트 오프 전압(Voff)은 -8V를 생성한다.For example, as shown in FIG. 3, the voltage level indicating the logic value '1' in the display device is generally 3.3V, and the pressure reducing unit 710 receives the voltage of 5V and reduces the voltage to 3.3V. 700) receives 5V, the input voltage (VIN), and produces 3V, which is lower than 3.3V. In addition, the external power board 700 produces a voltage higher than the voltage generated by the DC / DC converter 710, which is 11V as the driving voltage AVDD and as the gate-on voltage Von. The external power board 700 has a driving voltage (AVDD) of 13V, a gate on voltage (Von) of 30V, and a gate off voltage (Voff) of -8V, while generating 25V, -5.6V as the gate-off voltage (Voff). Create

한편, 정상 구동시 DC/DC 변환기(720)가 생성하는 게이트 오프 전압(이하, 정상 게이트 오프 전압이라 한다)(Voffn)은 -5.6V인데, 이 전압은 접점(N1)과 접지 전압 사이에 연결되어 있는 저항(R)과 제너 다이오드(ZD)의 특성에 의하여 결정된다. 제너 다이오드(ZD)는 알려진 바와 같이, 정전압 소자로서 일정한 전압을 공급하기 위하여 사용된다.Meanwhile, the gate-off voltage (hereinafter, referred to as a normal gate-off voltage) Voffn generated by the DC / DC converter 720 during normal driving is -5.6V, and this voltage is connected between the contact point N1 and the ground voltage. It is determined by the characteristics of the resistor R and the zener diode ZD. Zener diode ZD is known to be used to supply a constant voltage as a constant voltage element.

그런데, 이러한 제너 다이오드(ZD)는 에이징 테스트시에 외부 전원 보드(700)에서 생성되는 게이트 오프 전압(이하, 시험 게이트 오프 전압이라 한다)(Vofft)을 -5.6V로 만들어 정확한 에이징 테스트를 수행할 수 없게 한다. However, the zener diode ZD may perform an accurate aging test by making a gate-off voltage (hereinafter, referred to as a test gate-off voltage) Vofft generated from the external power board 700 at -5.6V during an aging test. I can't.

본 발명의 실시예에 따른 스위칭부(725)는 이를 방지하기 위한 것으로 도 4 및 도 5를 참고로 하여 상세히 설명한다.Switching unit 725 according to an embodiment of the present invention to prevent this will be described in detail with reference to FIGS. 4 and 5.

여기서, 도 4 및 도 5에 도시한 두 게이트 전압 단자(GV1, GV2)는 외부 전원 보드(700)에서 시험 게이트 오프 전압(Vofft)이 입력되는 입력 단자(GV1)와 게이트 구동부(400)로 출력되는 출력 단자(GV2)를 각각 나타낸다.Here, the two gate voltage terminals GV1 and GV2 shown in FIGS. 4 and 5 are output to the input terminal GV1 and the gate driver 400 to which the test gate off voltage Vofft is input from the external power board 700. Each output terminal GV2 is shown.

도 4에 도시한 스위칭부(725)는 제어 단자와 입력 단자가 접점(N1)에, 출력 단자(N2)가 접점(N2)에 연결되어 있는 P형 트랜지스터(PM)이다. The switching unit 725 shown in FIG. 4 is a P-type transistor PM in which a control terminal and an input terminal are connected to a contact point N1, and an output terminal N2 is connected to a contact point N2.

에이징 테스트시에는 DC/DC 변환기(720)가 동작하지 않으므로 DC/DC 변환기(720)가 생성하는 정상 게이트 온 전압(Voffn)은 실질적으로 접지 전압에 가까운 0V이고, 따라서 트랜지스터(PM)가 턴오프되어 두 접점(N1, N2)이 서로 전기적으로 분리된다. 이에 따라, 에이징 테스트시 인가되는 시험 게이트 오프 전압(Vofft)이 게이트 오프 전압(Voff)으로서 게이트 구동부(400)에 입력된다. 이와는 달리, 정상 동작시에는 정상 게이트 오프 전압(Voffn)이 -5.6V로 낮아져 트랜지스터(PM)가 턴온되고 정상 게이트 오프 전압(Voffn)이 게이트 오프 전압(Voff)으로서 게이트 구동부(400)에 입력된다.Since the DC / DC converter 720 does not operate during the aging test, the normal gate-on voltage Voffn generated by the DC / DC converter 720 is 0V substantially close to the ground voltage, and thus the transistor PM is turned off. Thus, the two contacts N1 and N2 are electrically separated from each other. Accordingly, the test gate off voltage Vofft applied during the aging test is input to the gate driver 400 as the gate off voltage Voff. In contrast, in the normal operation, the normal gate off voltage Voffn is lowered to −5.6 V so that the transistor PM is turned on and the normal gate off voltage Voffn is input to the gate driver 400 as the gate off voltage Voff. .

또한, 도 5에 도시한 스위칭부(725)는 캐소드가 접점(N1)에, 애노드가 접점(N2)에 연결되어 있는 다이오드(D)이다.In addition, the switching unit 725 shown in FIG. 5 is a diode D whose cathode is connected to the contact point N1 and the anode is connected to the contact point N2.

이 다이오드(D)는 도 4의 트랜지스터(PM)와 유사한 동작을 한다. 즉, 에이징 테스트시에는 캐소드측의 전압, 즉 접점(N1)의 전압이 접점(N2)의 전압인 시험 게이트 오프 전압(Vofft)보다 높아 두 접점(N1, N2)이 전기적으로 분리된다. 따라서, 시험 게이트 오프 전압(Vofft)이 에이징 테스트시에는 인가되고, 이와 반대로 정상 구동시에는 접점(N1)의 전압은 -5.6V가 되고, 접점(N2)의 전압은 시험 게이트 오프 전압(Vofft)이 인가되지 않아 0V가 되므로 다이오드(D)가 턴온된다. 이에 따라 정상 게이트 오프 전압(Voffn)이 인가된다. 다만, 다이오드(D)는 일정한 문턱 전압을 가지고 있으므로, 이 문턱 전압을 고려하여 제너 다이오드(ZD)의 사양(specification)을 정하는 바람직하다. 예를 들어, 다이오드(D)의 문턱 전압이 0.6V이면, 다이오드(D)를 거치는 동안 이 만큼의 전압 상승이 있으므로, 제너 다이오드(ZD)는 이보다 0.6V 낮은 -6.2V를 사용해야 게이트 구동부(400)에는 -5.6V가 입력된다.This diode D operates similar to the transistor PM of FIG. That is, in the aging test, the voltage on the cathode side, that is, the voltage of the contact N1 is higher than the test gate off voltage Vofft, which is the voltage of the contact N2, so that the two contacts N1 and N2 are electrically separated. Therefore, the test gate off voltage Vofft is applied during the aging test, and on the contrary, during normal driving, the voltage of the contact N1 becomes -5.6 V, and the voltage of the contact N2 becomes the test gate off voltage Vofft. The diode D is turned on because it is not applied and becomes 0V. Accordingly, the normal gate off voltage Voffn is applied. However, since the diode D has a constant threshold voltage, it is preferable to determine the specification of the zener diode ZD in consideration of this threshold voltage. For example, if the threshold voltage of the diode D is 0.6V, there is a voltage increase as much as the diode D passes through the diode D. Therefore, the zener diode ZD should use the gate driver 400 using -6.2V, which is 0.6V lower than this. ) Is inputted at -5.6V.

이와 같이, 두 접점(N1, N2) 사이, 즉 DC/DC 변환기(720)와 게이트 구동부 (400) 사이에 스위칭부(725)를 둠으로써, 제너 다이오드(ZD)에 의하여 시험 게이트 오프 전압(Vofft)이 높아지는 현상을 방지함과 동시에 시험 게이트 오프 전압(Vofft)을 게이트 구동부(400)에 인가할 수 있다. 따라서, 더욱 정확한 에이징 테스트를 수행할 수 있다. 또한, 계속해서 시험 게이트 오프 전압(Vofft)이 인가되면 제너 다이오드(ZD)가 파괴될 수 있는데, 스위칭부(725)는 이를 차단하여 제너 다이오드(ZD)를 보호하는 역할도 한다.As such, the switching gate 725 is disposed between the two contacts N1 and N2, that is, between the DC / DC converter 720 and the gate driver 400, and thus the test gate-off voltage Vofft is generated by the Zener diode ZD. ) Can be prevented from increasing and a test gate off voltage Vofft can be applied to the gate driver 400. Therefore, more accurate aging test can be performed. In addition, when the test gate off voltage Vofft is continuously applied, the zener diode ZD may be destroyed, and the switching unit 725 may also protect the zener diode ZD by blocking it.

한편, 예를 들어 게이트 구동부(400)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 게이트선(G₁-G_n)에 인가하는데 이때의 두 전압(Von, Voff)은 정상 구동 전압보다 높거나 낮은 전압이므로, 게이트선(G₁-G_n)은 더 높은 스트레스를 받게 된다. 따라서, 제조 공정에서 언더 컷 등으로 불량이 있는 경우에는 단선이 생기게 된다. On the other hand, for example, the gate driver 400 applies the gate-on voltage Von and the gate-off voltage Voff to the gate lines G ₁ -G _n . At this time, the two voltages Von and Voff are normal driving voltages. Since the voltage is higher or lower, the gate lines G ₁ -G _n are subjected to higher stress. Therefore, when there is a defect such as undercut in the manufacturing process, disconnection occurs.

또한, 도면에 나타낸 전압들은 일례이며 이 보다 높거나 낮을 수 있다.Also, the voltages shown in the figures are examples and may be higher or lower.

이와 같이, 두 접점(N1, N2) 사이에 스위칭부(725)를 두면, 제너 다이오드(ZD)에 의하여 시험 게이트 오프 전압(Vofft)이 높아지는 현상을 방지하여 더욱 정확한 에이징 테스트를 수행하는 한편, 제너 다이오드(ZD)를 보호할 수 있다.As such, when the switching unit 725 is provided between the two contacts N1 and N2, the test gate-off voltage Vofft is prevented from rising by the zener diode ZD, thereby performing a more accurate aging test. The diode ZD can be protected.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims

A gate line for transmitting a gate signal,

A gate driver generating the gate signal;

A DC / DC converter for generating gate-on and gate-off voltages, and

A switching unit positioned between the DC / DC converter and the gate driver

Display device comprising a.

In claim 1,

The display device further includes a resistor and a zener diode connected in series between a first contact point and a ground voltage between the DC / DC converter and the switching unit.

In claim 2,

The display device of claim 1, wherein a voltage of the first contact or a voltage from outside is applied to the second contact between the switching unit and the gate driver.

In claim 3,

And the switching unit is a P-type transistor having a control terminal and an input terminal connected to the first contact in common, and an output terminal connected to the second contact.

In claim 3,

And the switching unit is a diode having a cathode connected to the first contact and an anode connected to the second contact.