KR20070080141A - 액정표시장치 - Google Patents

Abstract

본 발명은 공통전압 전송라인의 라인 저항을 줄일 수 있는 액정표시장치에 관한 것으로, 화상을 표시하는 표시부; 상기 표시부에 스캔펄스를 공급하는 쉬프트 레지스터; 상기 쉬프트 레지스터의 일측에 구비되어 상기 표시부에 공통전압을 공급하는 공통전압 전송라인; 및, 상기 쉬프트 레지스터의 타측에 구비되며, 상기 공통전압 전송라인과 병렬로 접속되어 공통전압을 전송하는 적어도 하나의 보조 공통전압 전송라인을 포함하여 구성되는 것이다.

액정표시장치, 공통전압 전송라인, 라인 저항, 쉬프트 레지스터

Description

액정표시장치{A liquid crystal display device}

도 1은 종래의 액정표시장치를 나타낸 도면

도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면

도 3은 도 2의 하나의 화소영역을 나타낸 도면

도 4는 도 2의 A부에 대한 상세 구성도

＊도면의 주요부에 대한 부호 설명

100 : 액정패널 100a : 표시부

100b : 비표시부 160 : 공통전극

GL : 게이트 라인 150 : 공통전압 전송라인

188 : 보조 공통전압 전송라인 141 : 연결라인

SR : 쉬프트 레지스터

본 발명은 액정표시장치에 관한 것으로, 특히 공통전압 전송라인의 저항을 감소시킬 수 있는 액정표시장치에 대한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각 종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.

평판 표시장치 중 액정표시장치는 다수의 데이터 라인과 다수의 게이트 라인에 의해 정의되는 영역에 다수의 액정셀이 배치되며 각 액정셀에 스위치(Switch) 소자인 박막트랜지스터(Thin Film Transistor)가 형성된 박막트랜지스터 기판과, 컬러필터(Color Filter)가 형성된 컬러필터 기판이 일정한 간격으로 유지되고 그 사이에 형성된 액정층을 포함한다. 이러한 액정표시장치는 데이터 신호에 따라 액정층에 전계를 형성하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 표시한다.

이하, 첨부된 도면을 참조하여 종래의 액정표시장치를 상세히 설명하면 다음과 같다.

도 1은 종래의 액정표시장치를 나타낸 도면이다.

종래의 액정표시장치는, 도 1에 도시된 바와 같이, 표시부(10a) 및 비표시부(10b)를 갖는 액정패널(10)과, 상기 액정패널(10)에 형성되며 서로 교차하도록 형성된 다수의 게이트 라인들(도시되지 않음) 및 데이터 라인들(도시되지 않음)과, 상기 게이트 라인과 데이터 라인이 교차하여 이루어진 각 화소영역에 형성된 박막트랜지스터(도시되지 않음) 및 화소전극(도시되지 않음)과, 수평방향으로 배열된 화소영역들을 가로지르는 다수의 공통전극(16)들과, 상기 공통전극(16)들의 일측간 을 전기적으로 연결하는 공통전압 전송라인(15)을 포함한다.

여기서, 상기 다수의 화소영역들은 상기 액정패널(10)의 표시부(10a)에 형성되고, 상기 공통전압 전송라인(15)은 상기 액정패널(10)의 비표시부(10b)에 형성된다.

상기 공통전압 전송라인(15)은 상기 공통전극(16)들에게 공통전압을 전달하는 역할을 한다. 이러한 공통전압 전송라인(15)은 액정패널(10)의 사이즈가 증가할수록 더 길어지게 되며, 이 공통전압 전송라인(15)의 길이가 길어질수록 상기 공통전압 전송라인(15)의 저항 성분이 증가하여 공통전압이 왜곡되는 문제점이 발생된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 공통전압 전송라인의 일측에 상기 공통전압 전송라인과 병렬로 연결되는 보조 공통전압 전송라인을 추가하여 공통전압 전송라인의 저항 성분이 증가하는 것을 방지할 수 있는 액정표시장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표시하는 표시부; 상기 표시부에 스캔펄스를 공급하는 쉬프트 레지스터; 상기 쉬프트 레지스터의 일측에 구비되어 상기 표시부에 공통전압을 공급하는 공통전압 전송라인; 및, 상기 쉬프트 레지스터의 타측에 구비되며, 상기 공통전압 전송라인과 병렬로 접속되어 공통전압을 전송하는 적어도 하나의 보조 공통전압 전송라인을 포함 하여 구성됨을 그 특징으로 한다.

여기서, 상기 쉬프트 레지스터는 차례로 스캔펄스를 출력하는 다수의 스테이지를 포함하는 것을 특징으로 한다.

상기 공통전압 전송라인과 상기 보조 공통전압 전송라인간을 연결하는 다수의 연결라인을 더 포함하며, 상기 다수의 연결라인들과 상기 다수의 스테이지들 교번적으로 위치한 것을 특징으로 한다.

상기 쉬프트 레지스터에 클럭펄스를 공급하기 위한 다수의 클럭전송라인들을 더 포함하며, 상기 다수의 클럭전송라인들이 상기 보조 공통전압 전송라인과 상기 쉬프트 레지스터 사이에 위치한 것을 특징으로 한다.

상기 표시부는, 서로 교차하도록 위치하여 다수의 화소영역을 정의하는 다수의 게이트 라인들 및 다수의 데이터 라인들; 및, 상기 각 화소영역에 형성된 화소전극을 포함함을 특징으로 한다.

상기 공통전압 전송라인으로부터 상기 표시부내로 분기된 다수의 공통전극들을 더 포함하며, 상기 각 공통전극은 상기 각 화소전극의 일부를 중첩하도록 위치한 것을 특징으로 한다.

상기 공통전극의 수와 상기 연결라인의 수가 서로 동일한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.

도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이고, 도 3은 도 2의 하나의 화소영역을 나타낸 도면이다,

본 발명의 실시예에 따른 액정표시장치는, 도 2 및 도 3에 도시된 바와 같이, 표시부(100a) 및 비표시부(100b)를 갖는 액정패널(100)과, 상기 액정패널(100)에 형성되며 서로 교차하도록 형성된 다수의 게이트 라인(GL)들 및 데이터 라인(DL)들과, 상기 게이트 라인(GL)과 데이터 라인(DL)이 교차하여 이루어진 각 화소영역에 형성된 박막트랜지스터(TFT) 및 화소전극(PE)과, 수평방향으로 배열된 화소영역들을 가로지르는 다수의 공통전극(160)들과, 상기 공통전극(160)들의 일측간을 전기적으로 연결하는 공통전압 전송라인(150)과, 상기 공통전압 전송라인(150)의 일측에 형성되어 상기 공통전압 전송라인(150)과 병렬로 연결된 보조 공통전압 전송라인(188)을 포함한다.

상기 각 화소영역은, 도 3에 도시된 바와 같이, 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 스위칭하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)로부터 스위칭된 데이터 신호를 공급받아 화상을 표시하는 화소전극(PE)을 포함한다.

상기 박막트랜지스터(TFT)는 게이트 전극(GE)과, 상기 게이트 전극(GE)을 중첩하도록 게이트 절연막(도시되지 않음)상에 형성된 반도체층(301)과, 상기 게이트 전극(GE)을 중첩하도록 상기 반도체층(301)의 일측에 형성된 소스 전극(SE)과, 및 상기 게이트 전극(GE)을 중첩하도록 상기 반도체층(301)의 타측에 형성된 드레인 전극(DE)을 포함한다.

상기 공통전극(160)은 상기 화소영역의 화소전극(PE)과 중첩되도록 형성된 다. 여기서, 상기 화소전극(PE)과 상기 공통전극(160)이 중첩되는 부분에 보조용량 커패시터가 형성된다.

상기 다수의 화소영역들은 상기 액정패널(100)의 표시부(100a)에 형성되고, 상기 공통전압 전송라인(150)은 상기 액정패널(100)의 비표시부(100b)에 형성된다.

한편, 액정패널(100)의 비표시부(100b)에는 상기 표시부(100a)의 게이트 라인(GL)을 구동하기 위한 다수의 스캔펄스를 차례로 출력하는 쉬프트 레지스터(SR)가 구비된다. 상기 쉬프트 레지스터(SR)는 상기 보조 공통전압 전송라인(188)과 상기 공통전압 전송라인(150)사이에 위치한다.

상기 공통전압 전송라인(150)과 상기 보조 공통전압 전송라인(188)은 다수의 연결라인(141)에 의해 병렬로 접속된다. 이 다수의 연결라인(141)은 상기 쉬프트 레지스터(SR)를 가로지르도록 형성되는바, 이 연결라인(141)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.

도 4는 도 2의 A부에 대한 상세 구성도이다.

먼저, 도 4에 도시된 바와 같이, 쉬프트 레지스터(SR)는 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn) 및 하나의 더미 스테이지(STn+1)로 구성된다. 여기서, 각 스테이지들(ST1 내지 STn+1)은 하나씩의 스캔펄스를 출력하며, 이때 상기 제 1 스테이지(ST1)부터 더미 스테이지(STn+1)까지 차례로 스캔펄스를 출력한다. 이때, 상기 더미 스테이지(STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스들은 상기 액정패널(100)의 게이트 라인(GL)들에 순차적으로 공급되어, 상기 게이트 라인(GL)들을 순차적으로 스캐닝하게 된다.

이와 같이 구성된 쉬프트 레지스터(SR)의 전체 스테이지(ST1 내지 STn+1)는 서로 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 두 개의 클럭펄스를 인가받는다.

이 제 1 내지 제 4 클럭펄스는 클럭전송라인(401)을 통해 각 스테이지(ST1 내지 STn+1)에 공급된다.

이 클럭전송라인(401)들은 상기 보조 공통전압 전송라인(188)과 쉬프트 레지스터(SR) 사이에 형성된다.

각 스테이지(ST1 내지 STn+1)는 전단 스테이지로부터의 스캔펄스에 의해 인에이블되고, 이 인에이블된 상태에서 입력되는 두 개의 클럭펄스 중 어느 하나를 스캔펄스로서 출력한다. 그리고, 이 출력된 스캔펄스를 해당 게이트 라인(GL), 다음단 스테이지, 및 전단 스테이지에 공급한다. 그러면, 상기 해당 게이트 라인(GL)은 구동되어 상기 게이트 라인(GL)에 접속된 화소가 데이터 신호를 공급받게 된다.

그리고, 상기 스캔펄스를 공급받은 다음단 스테이지는 인에이블되고, 전단 스테이지는 디스에이블된다. 이때, 상기 전단 스테이지는 상기 스캔펄스와 자신에게 입력되는 두 개의 클럭펄스 중 어느 하나를 공급받아 디스에이블된다.

상기 더미 스테이지(STn+1)는 제 n 스테이지를 디스에이블시키기 위한 더미 스캔펄스를 출력한다. 이 더미 스테이지(STn+1)는 상기 더미 스캔펄스를 게이트 라인(GL)에는 공급하지 않는다.

한편, 도면에 도시하지 않았지만, 제 1 스테이지(ST1)의 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST1)는 외부로부터의 스타트 펄스에 의해 인에이블된다.

이와 같이 구성된 쉬프트 레지스터(SR)의 일측에는 공통전압 전송라인(150)이 형성되어 있으며, 상기 쉬프트 레지스터(SR)의 타측에는 보조 공통전압 전송라인(188)이 형성되어 있다. 이 공통전압 전송라인(150)과 보조 공통전압 전송라인(188)은 서로 평행하도록 배열되며, 이 공통전압 전송라인(150)과 보조 공통전압 전송라인(188)간에는 이들을 전기적으로 연결하는 다수의 연결라인(141)이 형성된다. 이에 따라, 상기 공통전압 전송라인(150)과 보조 공통전압 전송라인(188)간이 병렬로 접속된다.

이 공통전압 전송라인(150)의 일단 및 상기 보조 공통전압 전송라인(188)의 일단에는 공통전압(Vcom)이 인가되는데, 이와 같이 상기 공통전압 전송라인(150)과 보조 공통전압 전송라인(188)이 병렬로 접속되기 때문에 상기 공통전압 전송라인(150)의 라인 저항이 줄어들게 된다. 이에 따라, 상기 공통전압 전송라인(150)에 인가된 공통전압(Vcom)의 왜곡을 방지할 수 있다.

한편, 상기 다수의 연결라인(141)은 상기 다수의 스테이지(ST1 내지 STn+1)들과 교번적으로 위치한다.

그리고, 상기 연결라인(141)의 수는 공통전극(160)들의 수와 동일하게 하는 것이 바람직하며, 이때 각 연결라인(141)은 각 공통전극(160)과 각각 전기적으로 연결된다.

또한, 상기 보조 공통전압 전송라인(188)을 두 개 이상 사용하고, 이 각 보조 공통전압 전송라인(188)을 상기 공통전압 전송라인(150)과 병렬로 접속시킴으로 써 상기 공통전압 전송라인(150)의 라인 저항을 더 줄일 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치에는 다음과 같은 효과가 있다.

본 발명에서는 공통전압 전송라인과 병렬로 접속된 적어도 하나의 보조 공통전압 전송라인을 형성함으로써, 상기 공통전압 전송라인의 라인 저항을 줄일 수 있다.

Claims (7)

1. 화상을 표시하는 표시부;

   상기 표시부에 스캔펄스를 공급하는 쉬프트 레지스터;

   상기 쉬프트 레지스터의 일측에 구비되어 상기 표시부에 공통전압을 공급하는 공통전압 전송라인; 및,

   상기 쉬프트 레지스터의 타측에 구비되며, 상기 공통전압 전송라인과 병렬로 접속되어 공통전압을 전송하는 적어도 하나의 보조 공통전압 전송라인을 포함하여 구성됨을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 쉬프트 레지스터는 차례로 스캔펄스를 출력하는 다수의 스테이지를 포함하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 공통전압 전송라인과 상기 보조 공통전압 전송라인간을 연결하는 다수의 연결라인을 더 포함하며,

   상기 다수의 연결라인들과 상기 다수의 스테이지들이 교번적으로 위치한 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서,

   상기 쉬프트 레지스터에 클럭펄스를 공급하기 위한 다수의 클럭전송라인들을 더 포함하며,

   상기 다수의 클럭전송라인들이 상기 보조 공통전압 전송라인과 상기 쉬프트 레지스터 사이에 위치한 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 표시부는,

   서로 교차하도록 위치하여 다수의 화소영역을 정의하는 다수의 게이트 라인들 및 다수의 데이터 라인들; 및,

   상기 각 화소영역에 형성된 화소전극을 포함함을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 공통전압 전송라인으로부터 상기 표시부내로 분기된 다수의 공통전극들을 더 포함하며,

   상기 각 공통전극은 상기 각 화소전극의 일부를 중첩하도록 위치한 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 공통전극의 수와 상기 연결라인의 수가 서로 동일한 것을 특징으로 하는 액정표시장치.

Images