KR20070079838A - 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 - Google Patents

박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 Download PDF

Info

Publication number
KR20070079838A
KR20070079838A KR1020060010830A KR20060010830A KR20070079838A KR 20070079838 A KR20070079838 A KR 20070079838A KR 1020060010830 A KR1020060010830 A KR 1020060010830A KR 20060010830 A KR20060010830 A KR 20060010830A KR 20070079838 A KR20070079838 A KR 20070079838A
Authority
KR
South Korea
Prior art keywords
gate
line
signal
liquid crystal
backflow prevention
Prior art date
Application number
KR1020060010830A
Other languages
English (en)
Inventor
안병재
김범준
김유진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060010830A priority Critical patent/KR20070079838A/ko
Publication of KR20070079838A publication Critical patent/KR20070079838A/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N7/00—Peeling vegetables or fruit
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N15/00—Machines or apparatus for other treatment of fruits or vegetables for human purposes; Machines or apparatus for topping or skinning flower bulbs
    • A23N15/02—Machines or apparatus for other treatment of fruits or vegetables for human purposes; Machines or apparatus for topping or skinning flower bulbs for stemming, piercing, or stripping fruit; Removing sprouts of potatoes

Abstract

본 발명은 박막 트랜지스터 기판에 관한 것으로, 특히 게이트 구동부로 신호가 역류되는 것을 방지하기 위한 신호 역류 방지부가 형성된 박막 트랜지스터 및 이를 포함하는 액정 표시 패널에 관한 것이다. 본 발명은 박막 트랜지스터 기판에 신호 역류 방지부를 형성하여 박막 트랜지스터 기판의 활성 영역에서 합선이 일어나더라도 수리할 수 있는 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 어셈블리를 제공할 수 있다.
액정 표시 패널, 박막 트랜지스터 기판, 신호 역류 방지부, 트랜지스터, 다이오드, 게이트 구동부, 합선

Description

박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널{THIN FILM TRANSISTOR AND LIQUID CRYSTAL PANEL USING THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 패널의 개념도.
도 2는 본 발명의 제 1 실시예에 따른 액정 표시 패널 어셈블리의 개략도.
도 3은 본 발명에 따른 액정 표시 패널의 불량 예를 도시한 개략도.
도 4는 본 발명에 따른 액정 표시 패널의 수리과정을 도시한 개략도.
도 5는 본 발명의 제 2 실시예에 따른 액정 표시 패널 어셈블리의 개념도.
도 6은 본 발명의 제 2 실시예에 따른 게이트 구동부의 개략도.
<도면의 주요 부분에 대한 부호의 설명>
100: 화소부 110: 박막 트랜지스터
200: 게이트 구동부 300: 소스 구동부
400: 구동 전압 생성부 500: 제어부
600: 수리 라인 610: 신호 역류 방지부
본 발명은 액정 표시 패널에 관한 것으로, 특히 게이트 구동부로 신호가 역류되는 것을 방지하기 위한 신호 역류 방지부가 형성된 액정 표시 패널에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display, LCD)는 화소 전극 및 각 화소를 스위칭하는 박막 트랜지스터(Thin Film Transistor, TFT) 등이 형성된 박막 트랜지스터 기판과, 컬러 필터 및 공통 전극 등이 형성된 컬러 필터 기판 및 두 기판 사이에 밀봉된 액정으로 구성된다. 여기서, 액정표시장치는 두 개의 기판 사이에 전압을 인가하여 액정을 구동시키고 광의 투과율을 제어함으로써 화상을 디스플레이 한다.
현재 액정 표시 패널의 불량은 액정 표시 장치 전체 생산 공정의 수율을 수% 감소시킨다. 액정 표시 패널의 불량 원인은 크게 게이트 구동부 회로불량과 액정 표시 패널의 활성영역 내의 게이트 라인과 유지전극의 합선 및 게이트 라인과 데이터 라인의 합선으로 나눌 수 있다. 이때, 후자의 경우가 전체 액정 표시 패널 불량의 큰 부분을 차지한다.
상기와 같이 활성영역 내의 게이트 라인과 유지전극 또는, 게이트 라인과 데이터 라인의 합선이 일어나면 게이트 오프로 유지되어야 하는 전압이 공통전압(Vcom) 또는 데이터 신호에 의해 상승하여 게이트 구동부로 인가된다. 따라서, 합선이 발생한 게이트 라인의 하단부 영역이 구동되지 않는 불량이 발생하게 된다.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 액 정 표시 패널의 활성 영역에서 합선이 일어나더라도 수리할 수 있는 액정 표시 장치를 제공하는 것이다.
상술한 목적을 달성하기 위해 본 발명은 일방향으로 연장되는 게이트 라인과, 상기 게이트 라인과 교차하는 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 대응하여 형성되는 액정 화소를 포함하는 화소부와, 상기 게이트 라인을 구동하는 게이트 구동부를 포함하고, 상기 게이트 구동부의 출력부에 연결되며, 게이트 구동신호가 상기 게이트 구동부로 역류되는 것을 방지하기 위한 신호 역류 방지부를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
이때, 상기 게이트 구동부는 복수의 쉬프트 레지스터를 포함할 수 있으며, 상기 신호 역류 방지부는 상기 화소부의 주변부에 형성될 수 있다.
상기 화소부의 주변부에 형성된 수리 라인을 더 포함하고, 상기 수리 라인에 신호 역류 방지부가 형성될 수 있다.
상기 수리 라인은 더미 데이터 라인 및 더미 게이트 라인을 포함할 수 있다.
이때, 상기 더미 데이터 라인은 데이터 라인과 동일한 재질이며, 상기 더미 게이트 라인은 게이트 라인과 동일한 재질일 수 있다.
상기 신호역류 방지부는 다이오드 또는 트랜지스터일 수 있다.
또한, 본 발명은 일방향으로 연장되는 게이트 라인과, 상기 게이트 라인과 교차하는 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 대응하여 형성되는 액정 화소를 포함하는 화소부와, 상기 게이트 라인을 구동하는 게이 트 구동부를 포함하고, 상기 게이트 구동부의 출력부에 연결된 신호 역류 방지부를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판과, 상기 박막 트랜지스터 기판과 합착되는 컬러 필터 기판을 포함하는 것을 특징으로 하는 액정 표시 패널 어셈블리를 제공한다.
이때, 상기 신호 역류 방지부는 상기 화소부의 주변부에 형성될 수 있다.
또한, 상기 화소부의 주변부에 형성된 수리 라인을 더 포함하고, 상기 수리 라인에 신호 역류 방지부가 형성될 수 있다.
상기 신호역류 방지부는 다이오드 또는 트랜지스터일 수 있다.
더욱이, 본 발명은 게이트 라인과 데이터 라인이 교차하는 부분에 대응하여 형성되는 액정 화소를 포함하는 화소부와, 상기 게이트 라인을 구동하는 게이트 구동부와, 상기 화소부 주변부에 형성된 수리 라인을 포함하는 박막 트랜지스터 기판에 있어서, 불량이 발생한 게이트 라인과 상기 게이트 구동부를 단선시키는 단계; 상기 수리 라인과 게이트 구동부를 연결하는 단계; 상기 수리 라인과 게이트 라인을 연결하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 수리방법을 제공한다.
이때, 상기 수리 라인에 신호 역류 방지부가 형성될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제 공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 패널의 개념도이다.
도 1에 도시된 본 발명의 제 1 실시예에 따른 액정 표시 패널은 화상이 표시되는 화소부(100)와, 게이트 구동부(200), 소스 구동부(300), 구동 전압 발생부(400), 제어부(500), 수리 라인(600), 신호 역류 방지부(610)를 포함한다.
상기 화소부(100)는 열방향으로 형성된 복수의 게이트 라인(G1 ~ Gn) 및 행방향으로 형성된 복수의 데이터 라인(D1 ~ Dm)과, 상기 게이트 라인과 데이터 라인의 교점에 대응하여 형성되는 액정 화소(110)를 포함한다. 상기 액정 화소(110)는 각각 박막 트랜지스터(TFT)(110a), 유지 커패시터(Cst)(110b) 및 액정 소자(Clc)(110c)를 포함한다.
상기 액정 표시 패널은, 게이트 구동부(200)에 의해서 게이트 라인(G1 ~ Gn)에 게이트 온 전압(Von)이 인가되면 박막 트랜지스터(110a)의 양단에 연결된 데이터 라인(D1 ~ Dm)과 액정 소자(110c)가 전기적으로 연결되고, 이때 소스 구동부(300)에 의해서 데이터 라인(D1 ~ Dm)을 통하여 액정 소자(110c)에 계조 전압이 인가되면, 해당 액정 소자(110c)의 광 투과율이 조절되어 화상을 표시한다.
상기 게이트 구동부(200)는 제어부(500)로부터 게이트 클럭 신호(이하 'CPV 신호'라 함)와 수직 시작 신호(이하 'Vstart 신호'라 함)를 수신하고, 구동 전압 발생부(400)로부터 게이트 온 오프 전압(Von, Voff)을 수신하여, 화소영역(100) 상의 각 액정 화소(110)에 인가될 계조 전압이 해당 액정 화소(110)에 전달되도록 해 당 박막 트랜지스터(110a)를 제어한다.
상기 게이트 구동부(200)는 게이트 온 전압(Von)을 게이트 라인(G1 ~ Gn)에 순차적으로 인가하여 화소영역(100)의 박막 트랜지스터(110a)를 온 오프시킨다. 상기 게이트 구동부(200)는 복수의 스테이지를 구비한 쉬프트 레지스터를 포함하여 게이트 라인(G1 ~ Gn)을 구동하는 것이 바람직하다. 이때, 상기 게이트 구동부(200) 역시 복수 개일 수 있다. 예를 들면, 홀수 게이트 라인을 구동하는 제 1 게이트 구동부와, 짝수 게이트 라인을 구동하는 제 2 게이트 구동부를 포함하는 두 개의 게이트 구동부로 게이트 라인을 구동할 수 있다.
또한, 본 발명의 제 1 실시예에 따른 게이트 구동부(200)는 상기 화소영역(100)의 게이트 라인(G1 ~ Gn)과 데이터 라인(D1 ~ Dm)이 형성되는 면에 형성되어 게이트 라인(G1 ~ Gn)을 구동한다.
상기 소스 구동부(300)는 상기 게이트 구동부(200)의 구동에 동기하여, 제어부(500)에서 출력하는 계조 데이터와, 구동 전압 발생부(400)에서 출력하는 액정 구동 전압(AVDD)을 이용하여 계조 전압을 생성하여 각 데이터 라인(D1 ~ Dm)을 구동한다.
상기 구동 전압 발생부(400)는 상기 제어부(500)로부터 제어 신호를 입력받아 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)과, 액정 소자(110c)를 구동하는 계조 전압의 기준이 되는 액정 구동 전압(AVDD)을 생성하여 게이트 구동부(200)와 데이터 구동부(300)로 출력한다.
상기 제어부(500)는 외부로부터 영상 신호를 입력 받아, 적색(R), 녹색(G), 청색(B)의 계조 데이터, 프레임 구별 신호인 수직 동기 신호 (Vsync), 수평 동기 신호(Hsync) 및 메인 클럭 신호(CLK) 등을 생성하여 게이트 구동부(200) 및 소스 구동부(300)에 출력한다.
상기 제어부(500)에서 게이트 구동부(200)로 출력하는 타이밍 신호에는, 게이트 라인(G1 ~ Gn)에 게이트 신호의 인가 시작을 명령하는 Vstart, 이 게이트 신호를 각각의 게이트 라인(G1 ~ Gn)에 순차적으로 인가하기 위한 CPV 신호, 및 게이트 구동부(200)의 출력을 인에이블(enable)시키는 게이트 온 인에이블 신호(이하 'OE 신호'라 함) 등의 제어 신호가 있다.
상기 제어부(500)에서 소스 구동부(300)로 출력하는 타이밍 신호에는 적색(R), 녹색(G), 청색(B) 계조 데이터의 구동 시작을 명령하는 수평 시작 신호(Hstart), 소스 구동부(300) 내에서 아날로그로 변환된 데이터 신호의 인가를 명령하는 신호(LOAD) 및 소스 구동부(300) 내의 데이터 시프트를 하기 위한 수평 클럭 신호(HCLK) 등의 제어 신호가 있다.
또한, 상기 제어부(500)는 게이트 라인(G1 ~ Gn)과 데이터 라인(D1 ~ Dm)에 인가할 게이트 온 오프 전압과 계조 전압을 생성하기 위한 제어 신호를 구동 전압 생성부(400)에 출력한다.
한편, 본 발명에 따른 액정 표시 패널은 제조공정 상의 문제로 상기 게이트 라인(G1 ~ Gn)과 데이터 라인(D1 ~ Dm), 또는 게이트 라인(G1 ~ Gn)과 공통전극 라인이 합선될 경우를 대비해 수리 라인(600)을 형성한다.
상기 수리 라인(600)은 게이트 구동부(200)에서 인가된 신호를 우회하기 위 한 것으로서, 화소부(100)를 둘러싸도록 최소 영역의 외곽에 형성된다. 이러한 상기 수리 라인(600)은 제 1 및 제 2 데이터 수리 라인과 게이트 수리 라인을 포함한다.
상기 데이터 수리 라인(600a, 600b)은 데이터 라인(D1 ~ Dm) 방향으로 형성된 수리 라인으로서, 게이트 구동부(200)와 표시 영역 사이에 형성된 제 1 데이터 수리 라인과, 그 대향측에 형성된 제 2 데이터 수리 라인과, 소스 구동부(300)와 표시 영역 사이에 형성된 게이트 수리 라인을 포함한다. 이때, 상기 데이터 수리 라인(600a, 600b)은 데이터 라인(D1 ~ Dm)이 형성될 때 데이터 라인(D1 ~ Dm)과 동일한 재질로 형성되는 것이 바람직하다. 또한, 상기 데이터 수리 라인(600a, 600b)은 비활성 영역인 게이트 구동부(200)와 활성 영역 사이에 제 1 데이터 수리 라인을 형성하고, 그에 대향하는 비활성 영역에 제 2 데이터 수리 라인을 형성한다. 이때, 상기 데이터 수리 라인(600a, 600b)은 이때, 상기 데이터 수리 라인은 데이터 배선일 수밖에 없으므로 상기 데이터 라인(D1 ~ Dm)과 동일하게 저항을 고려하여 선폭을 두껍게 형성하는 것이 바람직하다.
상기 게이트 수리 라인(600c)은 게이트 라인(G1 ~ Gn)과 방향으로 형성된 수리 라인으로서, 이 역시 게이트 라인(G1 ~ Gn)을 형성할 때 게이트 라인(G1 ~ Gn)과 동일한 재질로 형성하는 것이 바람직하다. 또한, 상기 게이트 수리 라인(600c)은 게이트 신호 왜곡을 최소화하기 위해 선폭을 확장하는 것이 바람직하다.
상기와 같이 하나의 게이트 수리 라인(600c)과 두 개의 데이터 수리 라인(600a, 600b)을 형성하고, 상기 게이트 수리 라인(600c)과 데이터 수리 라인(600a, 600b)을 레이저를 사용하여 연결한다. 하지만 이에 한정되는 것은 아니며, 상기 게이트 수리 라인(600c)과 데이터 수리 라인(600a, 600b)은 투명 전도막인 인듐 틴 옥사이드(Indium Tin Oxide, ITO)로 연결할 수도 있다.
한편, 본 발명은 이러한 수리 라인(600)에 게이트 구동부(200)에서 인가된 신호가 역류되는 것을 방지하기 위해 신호 역류 방지부(610)를 형성한다.
상기 신호 역류 방지부(610)는 제조공정 시 액정 화소(110)의 불량으로 인해 게이트 라인(G1 ~ Gn)과 데이터 라인(D1 ~ Dm)이 합선될 경우 게이트 구동부(200)에서 인가된 신호의 역류를 방지하기 위한 것이다. 본 발명에서는 상기 신호 역류 방지부(610)로 트랜지스터를 사용한다. 하지만 이에 한정되지 않고, 상기 신호 역류 방지부(610)로 다이오드를 사용할 수도 있다.
상기 신호 역류 방지부(610)는 게이트 수리 라인(600c) 또는 제 2 데이터 수리 라인(600b)에 형성될 수 있다. 이때, 상기 신호 역류 방지부(610)는 게이트 구동부(200)로 신호가 역류되는 것을 방지하기 위해 제 1 데이터 수리 라인(600a)에는 게이트 구동부(200)와 활성 영역 사이 이외의 영역에 형성되는 것이 바람직하다. 하지만 이에 한정되는 것은 아니며, 수리 라인(600)을 불량검출 작업 후 형성한다면 상기 신호 역류 방지부(610)는 게이트 구동부(200)와 활성 영역 사이에 형성될 수도 있다.
다음으로 도 2를 참조하여, 본 발명의 제 1 실시예에 따른 액정 표시 패널에 대하여 보다 상세하게 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 액정 표시 패널의 개략도이다.
도 2를 참조하면, 본 발명의 제 1 실시예에 따른 액정 표시 패널은 복수의 쉬프트 레지스터(210)를 포함하는 게이트 구동부와, 복수의 게이트 라인 및 데이터 라인과, 수리 라인, 신호 역류 방지부를 포함한다. 상기 복수의 쉬프트 레지스터(210)는 게이트선(G1 ~ Gn)을 구동하기 위한 제 1 출력 단자(GOUT), 제 2 출력 단자(SOUT), 입력 단자(IN), 제어 단자(CT), 클럭 신호 입력 단자(CK), 접지 전압 단자(VSS), 구동 전압 단자(VDD)를 가진다.
각각의 쉬프트 레지스터(210)는 각각의 게이트 라인과 연결되고, 제 2 출력 단자(SOUT)가 다음 스테이지의 입력 단자(IN)에 연결됨과 동시에 이전 스테이지의 제어 단자(CT)에 연결됨으로써 종속적으로 연결된다. 상기 제어 단자(CT)에 입력되는 제어 신호는 이전 스테이지의 출력 신호를 로우 상태로 다운시키기 위해 사용된다.
또한, 홀수번째 쉬프트 레지스터에는 클럭 신호(CKV)가 제공되고, 짝수번째 쉬프트 레지스터에는 반전 클럭 신호(CKVB)가 제공된다. 이때, 클럭 신호(CKV)와 반전 클럭 신호(CKVB)는 서로 반대되는 위상을 갖는다.
상기 복수의 쉬프트 레지스터(210) 중에서 첫 번째 쉬프트 레지스터의 입력 단자(IN)에 개시 신호(STV)가 입력된다. 각 쉬프트 레지스터의 제 1 출력 단자(GOUT)는 대응되는 각 게이트 선(G1 ~ Gn)에 연결된다.
이와 같은 구성의 게이트 구동부(200)는, 각 쉬프트 레지스터의 출력 신호들이 순차적으로 하이 상태를 가짐으로써 각 출력 신호의 하이 상태에서 대응되는 각 게이트 선(G1 ~ Gn)을 순차적으로 구동한다.
이때, 액정 표시 패널의 불량으로 인해 상기 게이트 구동부(200)로 신호가 역류되는 것을 방지하기 위해 수리 라인(600)을 형성하고, 상기 수리 라인(600)에 신호 역류 방지부(610)를 형성한다.
도 3은 본 발명에 따른 액정 표시 패널의 불량 예를 도시한 개략도이고, 도 4는 본 발명에 따른 액정 표시 패널의 수리과정을 도시한 개략도이다.
도 3을 참조하면, 액정 표시 패널의 불량예로서, 게이트 라인과 유지 커패시터가 합선된 것을 볼 수 있다. 이때, 상기 합선된 영역(800a)에 의해 게이트 오프로 유지되어야 하는 전압이 공통전압(Vcom) 및 데이터 신호에 의해 상승하여 게이트 구동부로 인가된다. 따라서, 게이트 구동부의 해당 쉬프트 레지스터에서 하단 쉬프트 레지스터로 신호가 인가되지 않아 구동불량이 발생된다.
도 3과 같이 화소부(100)에 불량이 발생됐을 경우 도 4에 도시된 바와 같이 화소부(100)를 제외한 영역 즉, 게이트 구동부(200)와 화소부(100) 사이의 합선된 게이트 라인을 레이저 등을 이용해 단선(800b)시킨다. 이후, 합선된 게이트 라인과 제 1 및 제 2 게이트 수리 라인을 연결(800c, 800d)한다. 도 4와 같이 수리된 액정 표시 패널은 게이트 구동부(200)에서 인가된 신호가 제 1 데이터 수리 라인(600a)과 게이트 수리 라인(600c) 및 제 2 데이터 수리 라인(600b)을 지나 불량이 발생된 게이트 라인의 우측으로 인가되어 해당 라인의 오픈이 정상 구동된다. 이때, 수리 라인(600)에 형성된 신호 역류 방지부(610)는 트랜지스터의 게이트를 소스와 연결하여 소스에서 오는 신호가 동시 게이트 신호를 온 시키므로 드레인 쪽으로 신호가 전달되지만, 그 역방향으로는 전류가 흐르지 않는다. 따라서, 수리 라인(600)에 형성된 신호 역류 방지부(610)에 의해 합선된 게이트 라인으로 신호는 인가되나 신호의 역류는 발생하지 않는다. 즉, 합선이 되더라도 신호가 역류되지 않아 합선이 일어난 쉬프트 레지스터의 하단 쉬프트 레지스터에 정상적인 신호가 인가된다.
한편, 상기와 같이 수리 라인을 형성하는 구조는 배선 저항에 의해 게이트 신호 왜곡이 있을 수 있다. 이때, 수리 라인의 선폭 증가로 저항을 줄일 수 있지만 설계적으로 불가능할 수 있다. 하기에서는 이러한 문제점을 해결할 수 있는 본 발명의 제 2 실시예에 따른 액정 표시 패널에 대해 살펴본다.
다음은 본 발명의 제 2 실시예로서, 신호 역류 방지부만을 사용하여 게이트 구동부에서 인가된 신호가 역류하는 것을 방지할 수 있는 액정 표시 패널에 대해 도면을 참조하여 설명하고자 한다. 하술할 내용 중 상술한 제 1 실시예와 중복되는 내용은 생략하기로 한다.
도 5는 본 발명의 제 2 실시예에 따른 액정 표시 패널의 개념도이다.
도 5를 참조하면, 본 발명의 제 2 실시예에 따른 액정 표시 패널은 화소부(100), 게이트 구동부(200), 소스 구동부(300), 구동 전압 발생부(400), 제어부(500), 신호 역류 방지부(610)를 포함한다.
상기 신호 역류 방지부(610)는 게이트 구동부로 신호가 역류되는 것을 방지하기 위한 것으로서, 게이트 구동부와 활성영역의 액정 화소 사이의 게이트 라인에 형성된다. 이때, 본 발명의 제 2 실시예 역시 상기 신호 역류 방지부로 트랜지스터 를 사용한다. 하지만 이에 한정되는 것은 아니며, 상기 신호 역류 방지부로 다이오드를 사용할 수도 있다.
이때, 상기 신호 역류 방지부(610)는 랜덤인 게이트 라인의 불량에 대비해 복수의 게이트 라인 각각에 형성되는 것이 바람직하다. 이때, 상기 게이트 구동부가 복수 개더라도 상기 게이트 구동부 각각의 출력부에 연결된 게이트 라인 각각에 신호 역류 방지부(610)를 형성하여 게이트 구동부로의 신호 역류를 방지할 수 있다.
상기와 같은 신호 역류 방지부(610)가 형성된 본 발명의 제 2 실시예에 따른 액정 표시 패널은 상술한 제 1 실시예와는 달리 수리 라인을 형성하지 않고 신호 역류 방지부(610)만을 형성한다.
따라서, 불량발생 시 게이트 라인을 단락시키지 않더라도 상기 신호 역류 방지부에 의해 게이트 구동부로 신호가 역류하지 않는다. 또한, 수리 라인을 형성하지 않으므로, 수리 라인의 저항에 의한 게이트 신호 왜곡을 방지할 수 있다.
다음으로 도 6을 참조하여, 본 발명의 제 2 실시예에 따른 액정 표시 패널에 대하여 보다 상세하게 설명한다.
도 6은 본 발명의 제 2 실시예에 따른 게이트 구동부의 개략도이다.
도 6을 참조하면, 본 발명의 제 2 실시예에 따른 액정 표시 패널은 복수의 쉬프트 레지스터(210)를 포함하는 게이트 구동부와, 복수의 게이트 라인 및 데이터 라인과, 신호 역류 방지부를 포함한다. 상기 복수의 쉬프트 레지스터(210)는 게이 트선(G1 ~ Gn)을 구동하기 위한 제 1 출력 단자(GOUT), 제 2 출력 단자(SOUT), 입력 단자(IN), 제어 단자(CT), 클럭 신호 입력 단자(CK), 접지 전압 단자(VSS), 구동 전압 단자(VDD)를 가진다.
본 발명의 제 2 실시예에 따른 액정 표시 패널 역시 상술한 제 1 실시예와 동일하게 각각의 쉬프트 레지스터(210)는 각각의 게이트 라인과 연결되고, 제 2 출력 단자(SOUT)가 다음 스테이지의 입력 단자(IN)에 연결됨과 동시에 이전 스테이지의 제어 단자(CT)에 연결됨으로써 종속적으로 연결된다. 상기 제어 단자(CT)에 입력되는 제어 신호는 이전 스테이지의 출력 신호를 로우 상태로 다운시키기 위해 사용된다.
이때, 상술한 제 1 실시예에서는 액정 표시 패널의 불량으로 인해 상기 게이트 구동부(200)로 신호가 역류되는 것을 방지하기 위해 수리 라인을 형성하고, 상기 수리 라인에 신호 역류 방지부(610)를 형성하였다. 하지만, 본 발명의 제 2 실시예에서는 수리 라인을 형성하지 않고 게이트 구동부 각각의 쉬프트 레지스터(210)의 출력부에 신호 역류 방지부(610)를 형성하여 게이트 구동부로의 신호 역류를 방지한다.
한편, 본 발명의 제 1 실시예에 따른 액정 표시 패널은 도 3에 도시된 바와 같이 제조공정상의 불량으로 인해 유지 전극과 게이트 라인이 합선됐을 경우, 합선된 게이트 라인의 비활성 영역 즉, 게이트 구동부와 활성 영역 사이의 게이트 라인을 레이저 등을 이용해 단선시키고, 합선된 게이트 라인과 제 2 게이트 수리 라인을 연결한다. 하지만 본 발명의 제 2 실시예에 따른 액정 표시 패널은 불량이 발생 하더라도 게이트 라인의 단락과 같은 불량발생 후 추가 작업 없이 게이트 구동부로의 신호 역류를 방지할 수 있다. 따라서, 상술한 제 1 실시예보다 제조공정을 줄일 수 있는 장점이 있다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 액정 표시 패널에 신호 역류 방지부를 형성하여 액정 표시 패널의 활성 영역에서 합선이 일어나더라도 수리할 수 있는 액정 표시 패널을 제공할 수 있다.

Claims (13)

  1. 일방향으로 연장되는 게이트 라인과, 상기 게이트 라인과 교차하는 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 대응하여 형성되는 액정 화소를 포함하는 화소부와,
    상기 게이트 라인을 구동하는 게이트 구동부를 포함하고,
    상기 게이트 구동부의 출력부에 연결되며, 게이트 구동신호가 상기 게이트 구동부로 역류되는 것을 방지하기 위한 신호 역류 방지부를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 청구항 1에 있어서,
    상기 게이트 구동부는 복수의 쉬프트 레지스터를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 청구항 1에 있어서,
    상기 신호 역류 방지부는 상기 화소부의 주변부에 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 청구항 1에 있어서,
    상기 화소부의 주변부에 형성된 수리 라인을 더 포함하고, 상기 수리 라인에 신호 역류 방지부가 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 청구항 4에 있어서,
    상기 수리 라인은 더미 데이터 라인 및 더미 게이트 라인을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 청구항 5에 있어서,
    상기 더미 데이터 라인은 데이터 라인과 동일한 재질이며, 상기 더미 게이트 라인은 게이트 라인과 동일한 재질인 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 신호역류 방지부는 다이오드 또는 트랜지스터인 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 일방향으로 연장되는 게이트 라인과, 상기 게이트 라인과 교차하는 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 대응하여 형성되는 액정 화소를 포함하는 화소부와,
    상기 게이트 라인을 구동하는 게이트 구동부를 포함하고,
    상기 게이트 구동부의 출력부에 연결된 신호 역류 방지부를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판과,
    상기 박막 트랜지스터 기판과 합착되는 컬러 필터 기판을 포함하는 것을 특징으로 하는 액정 표시 패널 어셈블리.
  9. 청구항 8에 있어서,
    상기 신호 역류 방지부는 상기 화소부의 주변부에 형성된 것을 특징으로 하는 액정 표시 패널 어셈블리.
  10. 청구항 8에 있어서,
    상기 화소부의 주변부에 형성된 수리 라인을 더 포함하고, 상기 수리 라인에 신호 역류 방지부가 형성된 것을 특징으로 하는 액정 표시 패널 어셈블리.
  11. 청구항 8에 있어서,
    상기 신호역류 방지부는 다이오드 또는 트랜지스터를 포함하는 것을 특징으로 하는 액정 표시 패널 어셈블리.
  12. 게이트 라인과 데이터 라인이 교차하는 부분에 대응하여 형성되는 액정 화소를 포함하는 화소부와, 상기 게이트 라인을 구동하는 게이트 구동부와, 상기 화소부 주변부에 형성된 수리 라인을 포함하는 박막 트랜지스터 기판에 있어서,
    불량이 발생한 게이트 라인과 상기 게이트 구동부를 단선시키는 단계;
    상기 수리 라인과 게이트 구동부를 연결하는 단계;
    상기 수리 라인과 게이트 라인을 연결하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 수리방법.
  13. 청구항 12에 있어서,
    상기 수리 라인에 신호 역류 방지부가 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 수리방법.
KR1020060010830A 2006-02-03 2006-02-03 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 KR20070079838A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060010830A KR20070079838A (ko) 2006-02-03 2006-02-03 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010830A KR20070079838A (ko) 2006-02-03 2006-02-03 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널

Publications (1)

Publication Number Publication Date
KR20070079838A true KR20070079838A (ko) 2007-08-08

Family

ID=38600373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010830A KR20070079838A (ko) 2006-02-03 2006-02-03 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널

Country Status (1)

Country Link
KR (1) KR20070079838A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
US8022920B2 (en) 2007-04-06 2011-09-20 Samsung Mobile Display Co., Ltd. Organic light emitting display

Similar Documents

Publication Publication Date Title
US8174477B2 (en) Gate driver and repairing method thereof
US9830845B2 (en) Gate driving circuit and display apparatus having the same
KR100951357B1 (ko) 액정 표시 장치
JP5225612B2 (ja) 表示装置
EP2017818B1 (en) Display device and method for driving the same
US20060274021A1 (en) Display device
KR20170010283A (ko) 게이트 구동 회로 및 이를 갖는 표시 장치
US20070132700A1 (en) Gate driver and method for repairing the same
KR102435224B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US9035930B2 (en) Display device and driving method thereof
JP2007193340A (ja) 液晶表示装置
KR20070076293A (ko) 액정 표시 장치 및 그의 복구 방법
JP4638282B2 (ja) 駆動回路が内蔵された液晶表示パネル
US7286107B2 (en) Liquid crystal display
KR20070034800A (ko) 쉬프트레지스터, 표시장치용 스캔구동장치 및 이를포함하는 표시장치
WO2021007937A1 (zh) 显示面板测试电路
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP2006154715A (ja) 液晶表示装置及びその駆動方法
KR101241139B1 (ko) 액정표시장치 및 이의 구동방법
WO2012137851A1 (ja) 表示装置
KR20070077680A (ko) 게이트 드라이버 및 이를 포함한 액정 표시 장치
KR100963403B1 (ko) 액정표시장치 및 그의 구동방법
US20180166036A1 (en) Display apparatus
KR101654323B1 (ko) 액정표시장치 및 그의 보상 방법
US10269321B2 (en) Display device using sub-pixels to increase viewing angle

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination