KR20070077566A - 보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크접속 장치 - Google Patents

보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크접속 장치 Download PDF

Info

Publication number
KR20070077566A
KR20070077566A KR1020060007169A KR20060007169A KR20070077566A KR 20070077566 A KR20070077566 A KR 20070077566A KR 1020060007169 A KR1020060007169 A KR 1020060007169A KR 20060007169 A KR20060007169 A KR 20060007169A KR 20070077566 A KR20070077566 A KR 20070077566A
Authority
KR
South Korea
Prior art keywords
vpu
processing unit
mcu
unit
phy
Prior art date
Application number
KR1020060007169A
Other languages
English (en)
Inventor
김용회
김영관
박영배
최국성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060007169A priority Critical patent/KR20070077566A/ko
Publication of KR20070077566A publication Critical patent/KR20070077566A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 음성 처리를 수행하기 위한 VPU(Voice Processing Unit)가 이중화되어 설치된 VPU 처리부와, 프로토콜 처리를 수행하기 위한 MCU(Main Control Unit)가 이중화되어 설치된 MCU 처리부와, 상기 VPU 처리부와 MCU 처리부간에 설치되어 상기 VPU 처리부에 구비된 각 VPU의 라인 상태에 따라 비정상 상태의 VPU를 절체하고 정상 상태의 VPU를 동작 링크로 선택하여 상기 MCU 처리부에서 동작 링크로 사용되도록 선택된 MCU에 연결하는 절체 처리부를 포함하는 VPU 이중화 기능이 구비된 네트워크 접속 장치를 제공한다.
본 발명에 의하면, VPU의 절체시에 절체 처리부에서의 하드웨어적인 링크 선택동작만 수행되고 MCU는 절체에 따른 별도의 소프웨어적인 변경절차를 수행하지 않음에 따라 VPU의 절체에 소요되는 시간이 현저하게 줄어든다.
VPU, MCU, 이중화, 절체, 소프트웨어, 하드웨어

Description

보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크 접속 장치{network access apparatus with voice processing unit function}
도 1은 본 발명의 일실시예에 따른 VPU 이중화 기능이 구비된 네트워크 접속 장치의 구성 블록도.
도 2는 본 발명의 일실시예에 따른 VPU 이중화 기능이 구비된 네트워크 접속 장치에서 VPU 절체를 수행하는 동작 흐름도.
<도면의 주요부분에 대한 부호의 설명>
100 : VPU 처리부 110 : 제 1 VPU 처리부
111 : 제 1 VPU 112 : 제 1 VPR
120 : 제 2 VPU 처리부 121 : 제 2 VPU
122 : 제 2 VPR 200 : 절체 처리부
210 : 제 1 PHY부 220 : 제 2 PHY부
230 : 신호 선택부 240 : 먹스부
300 : MCU 처리부 310 : 제 1 MCU 처리부
320 : 제 2 MCU 처리부
본 발명은 미디어 게이트웨이(media gateway)와 같은 네트워크 접속 장치의 보이스 프로세싱 유니트(Voice Processing Unit: 이하 'VPU'라 함)의 이중화에 관한 것으로서, 더욱 상세하게는 VPU 이중화 절체시 하드웨어적으로 절체를 수행하여 이중화 절체 시간을 단축시키는 보이스 프로세싱 유니트의 이중화 장치 및 그 방법에 관한 것이다.
일반적으로 회선 교환부와 패킷 교환부로 구성되는 미디어 게이트웨이같은 네트워크 접속 장치에는 음성신호를 패킷 데이터로 변환하거나 패킷 데이터를 음성신호로 변환하는 VPU(Voice Processing Unit)가 설치되어 있다.
VPU는 TDM 인터페이스를 통해 전달되어 오는 음성 신호(Voice Signal)를 이더넷 데이터(Ethernet Data)망을 통해 전달하기 위해 TDM 데이터를 패킷화(Packetization)하거나 그 역과정을 수행하는 유니트이다.
종래의 네트워크 접속 장치에서는 VPU가 음성 처리를 수행하지만 프로토콜 처리를 수행할 수 없음에 따라 Megaco 등의 프로토콜 처리를 수행하는 MCU(Main Control Unit)과 연동되어 동작하도록 구성되어 있다.
이때, VPU와 MCU는 1:1로 이중화되어 구성되어 있으며, 연결된 링크 또한 이중화로 구성되어 있다.
따라서, 임의의 이유에 의해 동작(working)링크로 동작하던 VPU에 절체가 발생하면 동작 링크의 절체가 발생하고, 이에 따라 프로토콜을 처리하는 MCU는 동작링크를 다운시키고 스탠바이 링크를 업시키는 동작을 수행한다.
또한, MCU는 스탠바이 링크가 업되면 스탠바이 포트(Standby Port)에 리얼 IP를 부여하는 동작을 수행하여 절체를 수행한다. 이러한 일련의 절체 과정을 소프트웨어적인 절체라고 한다.
이때, MCU에서 스탠바이 링크를 업하는데 4 - 5초의 시간이 소요되고, 스탠바이 포트에 리얼 IP를 부여하는데 5 - 6 초의 시간이 더 소요되는 문제점이 있다.
본 발명은 이러한 종래의 문제점을 해결하기 위하여 안출된 것으로, TDM 스위치와 패킷 스위치를 사용하는 네트워크 접속 장치에서 VPU의 이중시 하드웨어적인 방식에 의해 절체 시간을 단축시킬 수 있는 VPU 이중화 기능이 구비된 네트워크 접속 장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 일측면에 의한 VPU 이중화 기능이 구비된 네트워크 접속 장치는 음성 처리를 수행하기 위한 VPU(Voice Processing Unit)가 이중화되어 설치된 VPU 처리부와, 프로토콜 처리를 수행하기 위한 MCU(Main Control Unit)가 이중화되어 설치된 MCU 처리부와, 상기 VPU 처리부와 MCU 처리부간에 설치되어 상기 VPU 처리부에 구비된 각 VPU의 라인 상태에 따라 비정상 상태의 VPU를 절체하고 정상 상태의 VPU를 동작 링크로 선택하여 상기 MCU 처리부에서 동작 링크로 사용되도록 선택된 MCU에 연결하는 절체 처리부를 포함하는 것을 특징으로 한다.
바람직하게 상기 VPU 처리부는 음성 신호를 처리하는 제 1 VPU와 상기 제 1 VPU에 연결되는 제 1 VPR를 포함하는 제 1 VPU 처리부와, 상기 제 1 VPU 처리부와 이중화되어 음성 신호를 처리하는 제 2 VPU와 상기 제 2 VPU에 연결되는 제 2 VPR를 포함하는 제 2 VPU 처리부를 포함하는 것을 특징으로 한다.
바람직하게 상기 MCU 처리부는, 상기 절체 처리부로부터 하나의 라인을 통해 분기되어 연결되어 각각의 IP/MAC 어드레스를 가지는 제 1 MCU와 제 2 MCU를 포함하는 것을 특징으로 한다.
바람직하게 상기 VPU 처리부와, MCU 처리부와, 절체 처리부는 LAN를 통해 상호간에 연결된 것을 특징으로 한다.
바람직하게 상기 절체 처리부는 상기 VPU 처리부의 각 VPU에 연결되어 해당 VPU와의 라인 상태를 판단하는 제 1 PHY(Physical layer)부 및 제 2 PHY부와, 상기 제 1 PHY부 및 제 2 PHY부에 연결되어 선택 신호에 따라 하나의 PHY와의 연결을 설정하는 먹스와, 상기 제 1 PHY부 및 제 2 PHY부에 의해 판단된 라인 상태에 따라 라인 상태가 비정상적인 VPU를 절체하고 라인 상태가 정상인 VPU를 선택하도록 상기 먹스에 선택 신호를 출력하는 신호 선택부를 포함하는 것을 특징으로 한다.
바람직하게 상기 절체 처리부는 MCR(Main Control Rear)카드에 설치되는 것 을 특징으로 한다.
바람직하게 상기 MCU는 프로세서간 통신(Inter Processor Communication: IPC)을 통해 상기 먹스로부터 상기 VPU의 라인 상태 정보를 수신하고 해당 라인 상태 정보에 상응하여 임의의 VPU를 선택하기 위한 선택신호를 상기 먹스에 출력하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명하도록 한다.
도 1은 본 발명의 일실시예에 따른 VPU 이중화 기능이 구비된 네트워크 접속 장치의 구성 블록도이다.
도 1을 참조하면 본 발명의 일실시예에 따른 VPU 이중화 기능이 구비된 네트워크 접속 장치는 VPU 처리부(100)와, 절체 처리부(200)와, MCU 처리부(300)를 포함하여 구성된다. 이때, VPU 처리부(100)와, 절체 처리부(200)와, MCU 처리부(300)는 LAN(Local Area Network)를 통해 상호간에 연결된다. 따라서, VPU와 MCU간의 링크 연결은 LAN을 통해 이루어진다.
VPU 처리부(100)는 음성 처리를 수행하기 위한 VPU(Voice Processing Unit)가 이중화되어 설치된다.
이를 위해 VPU 처리부(100)는 제 1 VPU 처리부(110)와 제 2 VPU 처리부(120)를 포함한다.
제 1 VPU 처리부(110)는 음성 신호를 처리하는 제 1 VPU(111)와 제 1 VPU(111)에 연결되는 제 1 VPR(Voice Processing Rear)(112)를 포함하여 구성된다.
제 1 VPU(111)는 음성 베어러 트래픽(Voice Bearer Traffic) 처리를 수행하 고, 프로토콜 처리는 절체 처리부(200)과 LAN으로 연결되어 MCU 처리부(300)로 전달한다.
제 1 VPU(111)는 미리 설정된 절체 조건에 해당되는 경우 절체를 수행하기 위해 자신의 동작 상태를 장애 발생 상태(loss)로 설정한다.
제 1 VPR(Voice Processing Rear)(112)은 제 1 VPU(111)의 절체 동작 시 TX 링크 단절 후 수 초 후 다시 링크 업을 시킨다. 이에 따라, 절체 처리부(200)에서 다시 제 1 VPU 처리부(100)를 동작 링크로 설정할 경우에 지체없이 음성 처리를 수행할 수 있다.
이때, 절체 동작은 비복귀성으로 구현한다. 이에 따라, 제 1 VPU(111)에 발생한 문제가 절체 조건에 해당되어 절체가 된 경우 해당 문제가 해결되었다고 하여 즉각적으로 동작 링크로 동작하는 것이 아니고, 절체 처리부(200)의 설정동작에 따라 동작 링크로 동작하게 된다.
제 2 VPU 처리부(120)는 제 1 VPU(111)와 이중화되어 음성 신호를 처리하는 제 2 VPU(121)와 제 2 VPU(121)에 연결되는 제 2 VPR(122)를 포함하여 구성된다.
절체 처리부(200)는 VPU 처리부(100)와 MCU 처리부(300)간에 설치되어 VPU 처리부(100)에 구비된 각 VPU(111, 121)의 라인 상태에 따라 비정상 상태의 VPU를 절체하고 정상 상태의 VPU를 동작 링크로 선택하여 MCU 처리부(300)에서 동작 링크로 사용되도록 선택된 MCU에 연결한다.
절체 처리부(200)는 제 1 PHY(Physical layer)부(210)와, 제 2 PHY부(220)와, 먹스(230)와, 신호 선택부(240)를 포함하여 구성된다. 이때, 절체 처리부(200) 는 MCR(Main Control Rear)카드에 설치하도록 한다.
제 1 PHY(Physical layer)부(210) 및 제 2 PHY부(220)는 VPU 처리부(100)의 각 VPU에 연결되어 해당 VPU와의 라인 상태를 판단한다.
먹스(230)는 제 1 PHY부(210) 및 제 2 PHY부(220)에 연결되어 선택 신호에 따라 정상 상태에 있는 VPU를 동작 링크로 설정하기 위해 해당 PHY와의 연결을 설정한다.
먹스(230)는 제 1 VPU 처리부(110)와 제 2 VPU 처리부(120)로부터 LAN을 통해 2개의 신호를 받아 IPC를 통해 MCU 처리부(300)에 전달한다. 이에 따라, MCU 처리부(300)의 제 1 MCU(310) 및 제 2 MCU(320)는 제 1 VPU(111) 및 제 2 VPU(121)의 이중화 상태 정보를 수집할 수 있게 된다.
먹스(230)는 제 1 PHY부(210) 및 제 2 PHY부(220)와의 연결 설정을 위해 LVDS(Low Voltage Differential Signal)를 사용한다.
신호 선택부(240)는 제 1 PHY부(210) 및 제 2 PHY부(220)에 의해 판단된 라인 상태에 따라 라인 상태가 비정상적인 VPU를 절체하고 라인 상태가 정상인 VPU를 선택하도록 먹스(230)에 선택 신호를 출력한다.
이와 같이 절체 처리부(200)의 제 1 PHY부(210) 및 제 2 PHY부(220)에서 제 1 VPU 처리부(110) 및 제 2 VPU 처리부(120)의 라인 상태를 판단하고, 그 판단된 라인 상태에 따라 신호 선택부(240)에서 정상적인 상태에 있는 VPU 처리부를 동작 링크로 설정하도록 선택신호를 먹스(230)에 출력함으로써, 먹스(230)는 1 VPU 처리부(110) 및 제 2 VPU 처리부(120)중에서 정상적인 상태에 있는 VPU 처리부로의 연 결을 설정할 수 있다.
절체 처리부(200)에서 이러한 일련의 하드웨어적인 절체 동작에 의해 동작 링크로 설정될 VPU 처리부가 결정됨에 따라 MCU 처리부(300)는 절체 처리부(200)에 의해 결정된 VPU 처리부와 통신을 수행하면 된다.
MCU 처리부(300)는 프로토콜 처리를 수행하기 위한 MCU(Main Control Unit)가 이중화하여 구성되어 있다.
이를 위해 MCU 처리부(300)는 절체 처리부(200)로부터 하나의 라인을 통해 분기되어 연결된 제 1 MCU(310)와 제 2 MCU(320)를 포함하여 구성된다.
이때, 제 1 MCU(310)와 제 2 MCU(320)는 각각의 IP/MAC 어드레스를 가지고 있다.
제 1 MCU(310)와 제 2 MCU(320)는 VPU 처리부의 절체동작을 위해 별도의 동작을 수행하지 않아도 절체 처리부(200)에서 수행되는 일련의 하드웨어적인 절체 동작에 의해 동작 링크로 설정될 VPU 처리부가 결정됨에 따라 절체 처리부(200)에 의해 결정된 VPU 처리부와 통신을 수행하면 된다.
따라서, 제 1 MCU(310)와 제 2 MCU(320)는 절체 처리부(200)에서 수행되는 일련의 하드웨어적인 절체 동작에 의해 제 1 VPU 처리부(110)나 제 2 VPU 처리부(120)중에서 어느 VPU 처리부가 선택되든지에 상관없이 선택된 VPU 처리부와 통신하여 해당 VPU 처리부로부터 요청된 프로토콜 처리를 수행할 수 있게 된다.
한편, 제 1 MCU(310) 및 제 2 MCU(320)는 프로세서간 통신(Inter Processor Communication: IPC)을 통해 먹스(230)로부터 제 1 VPU(111) 및 제 2 VPU(121)의 라인 상태 정보를 수신함에 따라 해당 라인 상태 정보에 상응하여 임의의 VPU를 선택하기 위한 선택신호를 먹스(230)에 출력할 수 있다.
이렇게 함으로써 절체 처리부(200)의 하드웨어 절체에 의한 절체 수행뿐 아니라 필요한 경우에는 MCU 처리부(300)에서 먹스(230)에 명령을 전달하여 소프트웨어적인 절체 동작을 수행할 수 도 있다.
도 2는 본 발명의 일실시예에 따른 VPU 이중화 기능이 구비된 네트워크 접속 장치에서 VPU 절체를 수행하는 동작 흐름도이다.
여기에서는 제 1 VPU 처리부(110)가 제 1 MCU(310)과 동작링크로 설정되어 동작하다가 문제가 생겨서 절체되고 제 2 VPU 처리부(120)가 동작 링크로 재설정되는 경우를 설명하도록 한다.
도 2를 참조하면, 제 1 VPU 처리부(110)의 제 1 VPU(111)는 임의의 문제가 생겨서 더 이상 정상적인 동작을 수행할 수 없음에 따라 절체를 위해 라인 상태를 장애발생 상태(loss)로 설정한다(S1).
이에 따라 제 1 VPR(112)은 제 1 VPU(111)의 절체 동작에 따라 TX 링크 단절 후 수 초 후 다시 링크 업을 시킨다(S2).
제 1 PHY부(210)는 LAN을 통해 연결된 제 1 VPR(112)의 라인 상태를 읽어서 라인 상태를 판단하고 판단된 라인 상태를 신호 선택부(240)에 전달한다(S3).
이에 따라, 신호 선택부(240)는 제 1 PHY부(210)에 의해 판단된 라인 상태에 따라 라인 상태가 비정상적인 제 1 VPU 처리부(110)를 절체하고 라인 상태가 정상인 제 2 VPU 처리부(120)를 선택하도록 먹스(230)에 선택 신호를 출력한다(S4).
신호 선택부(240)로부터 선택신호가 출력되면 먹스(230)는 그 선택신호에 따라 제 1 PHY부(210)와의 연결을 해제하고 정상 상태에 있는 제 2 VPU 처리부(120)를 동작 링크로 설정하기 위해 제 2 PHY부(220)와 연결을 설정한다(S5).
먹스(230)에 의해 제 2 PHY부(220)를 통해 제 2 VPU 처리부(120)가 동작 링크로 설정되면 MCU 처리부(300)의 제 1 MCU(310)에서는 별도의 작업없이 제 2 VPU 처리부(120)로부터 프로토콜 처리를 위한 데이터를 수신하여 프로토콜 처리를 수행한다(S6).
이상의 본 발명은 상기에 기술된 실시예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
본 발명에 의하면, TDM 스위치와 패킷 스위치를 사용하는 네트워크 접속 장치에서 VPU가 MCU와 연동하여 이중화를 수행할 때 VPU와 MCU가 각각 절체 처리부에 구비된 먹스의 하드웨어적인 신호 선택에 의해 동작 링크를 선택하도록 이중화됨으로써, VPU의 절체시에 절체 처리부에서의 하드웨어적인 링크 선택동작만 수행되고 MCU는 절체에 따른 별도의 소프웨어적인 변경절차를 수행하지 않음에 따라 VPU의 절체에 소요되는 시간이 현저하게 줄어든다.

Claims (7)

  1. 음성 처리를 수행하기 위한 VPU(Voice Processing Unit)가 이중화되어 설치된 VPU 처리부와,
    프로토콜 처리를 수행하기 위한 MCU(Main Control Unit)가 이중화되어 설치된 MCU 처리부와,
    상기 VPU 처리부와 MCU 처리부간에 설치되어 상기 VPU 처리부에 구비된 각 VPU의 라인 상태에 따라 비정상 상태의 VPU를 절체하고 정상 상태의 VPU를 동작 링크로 선택하여 상기 MCU 처리부에서 동작 링크로 사용되도록 선택된 MCU에 연결하는 절체 처리부를 포함하는 것을 특징으로 하는 VPU 이중화 기능이 구비된 네트워크 접속 장치.
  2. 제 1항에 있어서, 상기 VPU 처리부는,
    음성 신호를 처리하는 제 1 VPU와 상기 제 1 VPU에 연결되는 제 1 VPR를 포함하는 제 1 VPU 처리부와,
    상기 제 1 VPU 처리부와 이중화되어 음성 신호를 처리하는 제 2 VPU와 상기 제 2 VPU에 연결되는 제 2 VPR를 포함하는 제 2 VPU 처리부를 포함하는 것을 특징으로 하는 VPU 이중화 기능이 구비된 네트워크 접속 장치.
  3. 제 1항에 있어서, MCU 처리부는, 상기 절체 처리부로부터 하나의 라인을 통해 분기되어 연결되어 각각의 IP/MAC 어드레스를 가지는 제 1 MCU와 제 2 MCU를 포함하는 것을 특징으로 하는 VPU 이중화 기능이 구비된 네트워크 접속 장치.
  4. 제 1항에 있어서,
    상기 VPU 처리부와, MCU 처리부와, 절체 처리부는 LAN를 통해 상호간에 연결된 것을 특징으로 VPU 이중화 기능이 구비된 네트워크 접속 장치.
  5. 제 1항에 있어서, 상기 절체 처리부는,
    상기 VPU 처리부의 각 VPU에 연결되어 해당 VPU와의 라인 상태를 판단하는 제 1 PHY(Phisical layer)부 및 제 2 PHY부와,
    상기 제 1 PHY부 및 제 2 PHY부에 연결되어 선택 신호에 따라 하나의 PHY와의 연결을 설정하는 먹스와,
    상기 제 1 PHY부 및 제 2 PHY부에 의해 판단된 라인 상태에 따라 라인 상태가 비정상적인 VPU를 절체하고 라인 상태가 정상인 VPU를 선택하도록 상기 먹스에 선택 신호를 출력하는 신호 선택부를 포함하는 VPU 이중화 기능이 구비된 네트워크 접속 장치.
  6. 제 1항에 있어서, 상기 절체 처리부는 MCR(Main Control Rear)카드에 설치되는 것을 특징으로 하는 VPU 이중화 기능이 구비된 네트워크 접속 장치.
  7. 제 5항에 있어서, 상기 MCU는 프로세서간 통신(Inter Processor Communication: IPC)을 통해 상기 먹스로부터 상기 VPU의 라인 상태 정보를 수신하고 해당 라인 상태 정보에 상응하여 임의의 VPU를 선택하기 위한 선택신호를 상기 먹스에 출력하는 것을 특징으로 하는 VPU 이중화 기능이 구비된 네트워크 접속 장치.
KR1020060007169A 2006-01-24 2006-01-24 보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크접속 장치 KR20070077566A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060007169A KR20070077566A (ko) 2006-01-24 2006-01-24 보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크접속 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060007169A KR20070077566A (ko) 2006-01-24 2006-01-24 보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크접속 장치

Publications (1)

Publication Number Publication Date
KR20070077566A true KR20070077566A (ko) 2007-07-27

Family

ID=38502104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060007169A KR20070077566A (ko) 2006-01-24 2006-01-24 보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크접속 장치

Country Status (1)

Country Link
KR (1) KR20070077566A (ko)

Similar Documents

Publication Publication Date Title
JP3511875B2 (ja) 通信制御システム
US7813264B2 (en) High capacity router having redundant components
JP3915547B2 (ja) 高速障害切換ルータおよび高速障害切換方法
JP2003188986A (ja) ゲートウェイ装置
JP2005354362A (ja) ネットワーク中継装置及びその制御方法
JP2000269990A (ja) 通信制御装置
JP2003060666A (ja) イーサネット（登録商標）伝送路の冗長化システム
JPH10224470A (ja) 自動交換機システム
KR20070077566A (ko) 보이스 프로세싱 유니트 이중화 기능이 구비된 네트워크접속 장치
KR100532779B1 (ko) 이더넷 정합 장비에서의 링크 이중화 장치 및 방법
CN111181766B (zh) 一种冗余fc网络系统及其实现交换机动态配置的方法
JP2010136038A (ja) 伝送装置及び冗長構成部の系切替え方法
KR20040020727A (ko) 통신처리 시스템의 이더넷 스위칭 보드의 이중화 장치
JP4451396B2 (ja) 冗長化ｉｐ通信装置および方法
JP3608534B2 (ja) パケット交換装置
JP6387603B2 (ja) 冗長通信装置及びその系切替え方法
KR100296403B1 (ko) 통신시스템에서이중화구현방법
KR100491887B1 (ko) 브이오아이피 시스템의 인터넷채널처리장치 및 그 제어방법
TWI451264B (zh) 具有備援機制的訊號轉換系統與備援方法
KR100191678B1 (ko) 통신망 이중화를 위한 통신망 검사방법
JP4423402B2 (ja) 冗長構成を有する伝送装置
KR100403215B1 (ko) 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법
JPH1146207A (ja) Ｌａｎ間接続装置
KR910007716B1 (ko) 패드시스템의 동기포트 이중화 장치 및 방법
KR20080041347A (ko) 고가용성 시스템 및 고가용성 서비스를 제공하기 위한 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid