KR20070076383A - 플라스마 디스플레이 장치 - Google Patents

플라스마 디스플레이 장치 Download PDF

Info

Publication number
KR20070076383A
KR20070076383A KR1020060099853A KR20060099853A KR20070076383A KR 20070076383 A KR20070076383 A KR 20070076383A KR 1020060099853 A KR1020060099853 A KR 1020060099853A KR 20060099853 A KR20060099853 A KR 20060099853A KR 20070076383 A KR20070076383 A KR 20070076383A
Authority
KR
South Korea
Prior art keywords
address voltage
panel
switch
plasma display
address
Prior art date
Application number
KR1020060099853A
Other languages
English (en)
Inventor
한정관
옥치연
도현락
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP07250120A priority Critical patent/EP1816628A3/en
Priority to JP2007004981A priority patent/JP2007188087A/ja
Priority to US11/622,707 priority patent/US7999763B2/en
Publication of KR20070076383A publication Critical patent/KR20070076383A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 플라스마 디스플레이 장치는 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와, 상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC를 포함하여 구성되고, 상기 에너지 회수부는 인덕터와, 소스 커패시터와, 하나의 스위치(SW4)가 직렬 연결되어 구성되어, 구조가 간단한 에너지 회수부를 구비하여 전력소모를 저감시키는 효과가 있으며, 비드 및 더미 커패시터를 구비하여 구동회로 내부에서 급격한 전압 변동을 방지하거나 피크 전압을 제거하여 전자파를 저감시키는 효과가 있다. 또한, 게이트 저항을 구비하여 어드레스 전압을 안정적으로 충분하게 공급할 수 있어, 어드레스 방전이 안정적으로 발생하도록 하여 방전 불량을 방지하는 효과가 있다.
효과가 있다.
에너지 회수부, 비드, 더미 커패시터, 게이트 저항

Description

플라스마 디스플레이 장치{Plasma Display Device}
도 1은 본 발명에 따른 플라즈마 디스플레이 패널 구조에 대한 일실시예를 나타내는 사시도,
도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예가 도시된 도,
도 3은 플라즈마 디스플레이 장치에 있어서 화상의 한 프레임이 복수의 서스필드로 시분할 구동되는 방법에 대한 일실시예가 도시된 도,
도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예가 도시된 타이밍도,
도 5 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 1 실시예의 구성이 도시된 회로도,
도 6 은 본 발명의 제 1 실시예의 출력 파형이 도시된 타이밍도,
도 7a 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 2 실시예의 구성이 도시된 회로도,
도 7b 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 3 실시예의 구성이 도시된 회로도,
도 8a 는 비드(Bead)가 없는 플라즈마 디스플레이 장치의 출력 파형이 도시된 도,
도 8b 는 본 발명의 제 2 실시예 및 제 3 실시예에 따른 플라즈마 디스플레이 장치의 출력 파형이 도시된 도,
도 9a 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 4 실시예의 구성이 도시된 회로도,
도 9b 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 5 실시예의 구성이 도시된 회로도,
도 9c 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 6 실시예의 구성이 도시된 회로도,
도 10a 는 비드(Bead)만 구비한 본 발명에 따른 플라즈마 디스플레이 장치의 출력파형이 도시된 도,
도 10b 는 비드(Bead)와 더미 커패시터를 함께 구비한 본 발명에 따른 플라즈마 디스플레이 장치의 출력파형이 도시된 도,
도 11a 는 플라즈마 디스플레이 장치에서 EMI 측정 결과가 도시된 도,
도 11b 는 본 발명에 따른 플라즈마 디스플레이 장치에서 EMI 측정 결과가 도시된 도,
도 12 는 플라즈마 디스플레이 장치에서 어드레스 공급부의 구성이 도시된 회로도,
도 13 은 본 발명에 따른 플라즈마 디스플레이 장치의 제 7 실시예의 구성이 도시된 회로도,
도 14 는 본 발명의 제 7 실시예의 스위치 게이트 신호의 파형이 도시된 도이다.
<도면의 주요 부분에 관한 부호의 설명>
10: 상부기판 11: 스캔 전극
12: 서스테인 전극 15: 블랙매트릭스
20: 하부기판 21: 격벽
22: 어드레스 전극 23: 형광체
24: 하부유전체층 25: 필터
110 : 어드레스 전압 공급부 120 : 에너지 회수부
130 : 드라이버 IC 140 : 비드(Bead)
150 : 더미 커패시터 160 : 제 1 커패시터
N1 : 제 1 노드 N2 : 제 2 노드
SW1~4 : 스위치 R : 게이트 저항
Cp : 패널 커패시터 Cs : 소스 커패시터
본 발명은 플라스마 디스플레이 장치에 관한 것으로서, 특히 전력 소모를 줄 이고, 전자파의 발생을 저감시킴과 아울러 안정적인 어드레스 전압이 인가되도록 하여 화질이 향상된 플라스마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel, 이하 PDP라 함)은 방전공간에 설치된 전극들에 소정의 전압을 인가하여 방전을 일으키고, 가스방전시 발생하는 플라즈마가 형광체를 여기 시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하는 장치로서, 대형화 및 경량화와 평면 박형화가 용이하고, 상하 좌우로 넓은 시야각을 제공하며, 풀 컬러 및 고휘도를 구현하는 것이 가능하다는 장점이 있다.
종래 플라즈마 디스플레이 장치는 데이터 펄스 인가시 어드레스 전압을 바로 데이터 드라이버 IC에 인가함으로 인해 전력 소모가 크고, 파형이 급격하게 변하기 때문에 전자파가 많이 발생하는 문제점이 있다. 또한, 어드레스 전압 인가시 사용되는 스위치의 게이트 전압이 불안정하여 어드레스 전압이 제대로 인가되지 못하는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 구조가 간단한 에너지 회수부를 이용하여 패널에 축적된 에너지를 회수/재공급하여 전력소모를 감소시키며, 파형을 개선하여 전자파 발생을 저감시키며, 안정적인 어드레스 전압이 인가되도록 하는 플라스마 디스플레이 장치를 제공하는데 그 목적이 있다.
상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 장치의 제 1 특징은 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와, 상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC를 포함하여 구성되고, 상기 에너지 회수부는 인덕터와, 소스 커패시터와, 하나의 스위치(SW4)가 직렬 연결되어 구성된다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치의 제 2 특징은 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와, 상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC와, 상기 어드레스 전압 공급부의 출력단에 일단이 연결되고, 타단은 상기 드라이버 IC에 연결된 비드(Bead)를 포함하여 구성된다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치의 제 3 특징은 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와, 상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC와, 상기 드라이버 IC의 입력단에 일단이 연결되고, 타단은 접지된 더미 커패시터를 포함하여 구성된다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치의 제 4 특징은 패널에 어드 레스 전압을 공급하는 어드레스 전압 공급부와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와, 상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC를 포함하여 구성되고, 상기 어드레스 전압 공급부는 어드레스 전압원과, 상기 어드레스 전압원과 상기 드라이버 IC 사이에 형성된 스위치(SW3)와, 상기 스위치(SW3)의 게이트단과 상기 어드레스 전압원 사이에 연결된 게이트 저항을 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.
상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.
한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a) 과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.
스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.
본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 물리적으로 연결되지 않을 수도 있다.
또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.
스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발 생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.
또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.
또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
도 1을 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널의 전면에는 필터(25)가 형성되는 것이 바람직하며, 필터(25)에는 외광차단층, AR(Anti-Reflection)층, NIR(Near Infrared)차폐층 또는 EMI(ElectroMagnetic Interference)차폐층 등이 포함될 수 있다.
필터(25)와 상기 패널 사이의 간격이 10㎛ 내지 30㎛일 때, 외부로부터 입사되는 광을 효과적으로 차단할 수 있으며, 상기 패널에서 발생되는 광을 외부로 효과적으로 방출할 수 있다. 또한, 외부로부터의 압력 등으로부터 상기 패널을 보호하기 위해, 필터(25)와 상기 패널 사이의 간격을 30㎛ 내지 120㎛로 할 수 있다.
필터(25)와 상기 패널 사이에는 필터(25)와 상기 패널에 부착시키기 위한 점착층이 형성될 수 있다.
본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.
한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.
도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Yn), 서스테인 전극 라인(Z1 내지 Zn) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Yn)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zn)은 동시에 구동될 수 있다. 어드레스 전극 라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.
도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Yn)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.
도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.
여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 어드레스 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 신호가 하나의 스캔 전극 라인씩 순차적으로 인가된다.
각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 신호가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 신호의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.
각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.
또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.
도 4는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.
상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.
리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.
어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호(410)가 순차적으로 인가되고, 상기 스캔 신호와 중첩되도록 어드레스 전극(X)에 정극성의 어드레스 전압(Va)을 가지는 어드레스 신호(400)가 인가된다. 이러한 스 캔 신호(410)와 어드레스 신호(400)의 전압 차와 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.
상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.
도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제 1 실시예로서, 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.
도 5 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 1 실시예의 구성이 도시된 회로도이다.
도 5 를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치의 제 1 실시예는 패널(Cp)에 어드레스 전압을 공급하는 어드레스 전압 공급부(110)와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부(120)와, 상기 패널에 데이터 펄스를 인가하는 드라이버 IC(130)를 포함하여 구성된다.
여기서, 패널(Cp)은 스캔 전극 및 서스테인 전극과 어드레스 전극에 의해 방전이 발생하며 본 발명에서는 상기 패널에 축적된 에너지를 활용하므로 전하가 축적될 수 있는 커패시터의 개념으로 설명한다.
또한, 어드레스 전압 공급부(110)와, 에너지 회수부(120)와, 드라이버 IC(130)가 공통으로 연결되어 제 1 노드(N1)를 형성한다.
여기서, 어드레스 전압 공급부(110)는 어드레스 전압원(Va)과, 상기 어드레스 전압원(Va)과 제 1 노드(N1) 사이에 형성된 스위치(SW3)를 포함하여 구성된다.
어드레스 전압원(Va)은 어드레스 전극에 데이터 펄스 인가시 최고 전위를 형성하는 전압을 공급하는 전원이다.
스위치(SW3)는 상기 어드레스 전압을 패널에 인가할 것인지 제어하는 스위치로 어드레스 전압원(Va)으로 부터 공급되는 전류의 흐름을 제어한다. 상기 에너지 회수부에 의해 소정 전압까지 인가한 후 상기 어드레스 전압이 인가되도록 한다.
상기 스위치(SW3)는 P-채널 FET 소자로 형성될 수 있다.
에너지 회수부(120)는 상기 제 1 노드(N1)에 연결된 인덕터(L)와, 상기 인덕터와 직렬 연결되는 소스 커패시터(Cs)와, 상기 소스 커패시터와 직렬 여결되는 스위치(SW4)를 포함한다.
상기 인덕터(L)는 패널 커패시터(Cp)와 공진회로를 구성하고, 공진작용에 의해 패널에 충전된 에너지를 상기 소스 커패시터에 회수하여 저장하거나, 상기 소스 커패시터에 충전된 에너지를 상기 패널에 재공급한다.
상기 소스 커패시터(Cs)는 일정한 전압을 유지할 수 있을 정도로 패널 커패시터(Cs)에 비해 충분히 큰 값을 가진다.
상기 스위치(SW4)는 일단이 상기 소스 커패시터와 연결되고 나머지 타단은 접지된다. 상기 스위치(SW4)가 ON 되면 상기 소스 커패시터의 일단은 그라운드에 접지되며, 상기 소스 커패시터의 저장된 전압이 패널(Cp)에 공급되거나 패널(Cp)에 저장된 에너지가 상기 소스 커패시터로 회수된다.
상기 스위치(SW4)는 N-채널 FET소자로 형성될 수 있다.
상기 소스 커패시터(Cs)와, 상기 어드레스 전압원(Va) 사이에 전류 흐름을 차단하는 전류 차단용 소자(다이오드)가 연결되어, 상기 어드레스 전압원(Va)의 출력이 상기 소스 커패시터(Cs)로 유입되지 않도록 전류를 차단한다.
드라이버 IC(130)는 어드레스 전압 공급부(110)와 에너지 회수부(120)의 출력과 그라운드 전압을 선택적으로 패널(Cp)에 인가한다. 즉, 상기 어드레스 전압 공급부의 출력과, 상기 에너지 회수부의 출력 및 그라운드 전압을 이용하여 데이터 펄스 형태로 패널(Cp)에 인가한다. 이를 위해 드라이버 IC(130)는 두개의 스위치(SW1,SW2)로 구성된다.
즉, 드라이버 IC(130)는 푸쉬풀 형태로 접속되는 양방향 스위치(SW1,SW2)를 포함하여 구성되고, 각각의 양방향 스위치(SW1,SW2)는 상보적으로 온/오프되며, 그사이에 패널 커패시터(Cp)가 연결된다.
스위치(SW1)의 소스단은 상기 제 1 노드에 연결되고, 드레인단은 상기 스위치(SW2)에 연결된다.
마찬가지로 스위치(SW2)의 소스단은 그라운드에 접지되고, 드레인단은 상기 스위치(SW1)에 연결된다.
상기 두 스위치의 드레인단은 패널 커패시터(Cp)에 연결된다.
도 6 은 본 발명의 제 1 실시예의 출력 파형이 도시된 타이밍도이다.
도 6을 참조하여 본 발명에 의한 플라즈마 디스플레이 장치의 출력파형을 설명하겠다. 도 6 의 파형은 드라이버 IC의 출력파형이다. 도 6 에서 각 스위치는 하이 레벨 전압에서 ON 되고 로우 레벨 전압에선 OFF 된다. 만약 스위치가 P 채널 타입의 FET의 경우 로우레벨에서 ON 되고 하이레벨 에서 OFF 될 것이나 설명의 편의상 모든 경우에서 하이 레벨 전압에서 ON 되고 로우 레벨 전압에선 OFF 된다고 가정한다.
먼저 T1 구간동안 스위치(SW1)과 스위치(SW4)가 ON 되고 나머지 스위치(SW2), 스위치(SW3)가 OFF 되면 소스 커패시터에 충전된 전압이 패널 커패시터에 인가되어 전압이 Vc 까지 상승한다.
다음으로 T2 구간에는 스위치(SW4)가 OFF 되면 드라이버 IC의 출력전압은 플로팅되어 Vc 전압을 소정기간 유지한다.
다음으로 T3 구간에는 스위치(SW3)가 ON 되면 드라이버 IC의 출력전압은 Va로 상승하여 유지된다. T3 구간에선 스위치(SW1)과 스위치(SW3)만 ON 된다.
다음으로T4 구간에서 스위치(SW4)가 ON 되고, 스위치(SW3)가 OFF 되면, 에너지 회수부(120)에 의해 패널에 축적된 에너지가 회수되어 패널에 인가되는 전압은 Vc까지 낮아진다.
다음으로 T5 구간에서 스위치(SW4)와 스위치(SW1)이 OFF 되면, 드라이버 IC의 출력전압은 Vc로 플로팅 된다.
다음으로 T6 구간에서 스위치(SW2)가 ON되면, 드라이버 IC의 출력 전압은 그라운드 전압으로 낮아진다.
상기와 같은 동작중 Vc 전압으로 플로팅 되는 부분은 생략될 수 있다.
도 7a 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 2 실시예의 구성이 도시된 회로도이다.
도 7a를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치의 제 2 실시예는 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부(110)와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부(120)와, 상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC(130)와, 상기 어드레스 전압 공급부(110)와 상기 드라이버 IC(130) 사이에 연결된 비드(Bead)를 포함하여 구성된다.
상기 제 2 실시예는 상기 제 1 실시예에 비하여 비드(140)를 더 포함하여 구성되는 것이 특징이다.
상기 에너지 회수부(120)는 인덕터(L)와, 소스 커패시터(Cs)와, 하나의 스위치(SW4)가 직렬 연결되어 구성되나 이에 한하지 않고 다른 형태의 에너지 회수 회로라도 본 실시예는 적용 가능하다.
상기 비드(140)는 고주파 EMI 필터의 기능을 한다. 상기 비드는 소정의 저항값을 가지고 있는데, 이에 의해 상기 어드레스 전압 공급부(110)의 출력이 급격하 게 변하는 부분을 어느정도 완만하게 하여 전자파를 저감시킨다.
즉, 비드(140)는 신호의 급격한 변동을 방지한다. 따라서, 상기 비드(140)는 상기 어드레스 전압 인가시 어드레스 전압까지의 상승 시간을 지연시킬수 있어 어드레스 전압까지 급격하게 전압이 상승하는 것을 방지한다. 소정 시간 동안 신호의 라이징 타임(Rising Time)을 늘릴 수 있다.
비드(140)는 일단이 상기 어드레스 전압 공급부(110) 및 상기 에너지 회수부(120)에 공통적으로 연결된다. 나머지 타단은 상기 드라이버 IC 에 연결된다.
여기서, 상기 비드(Bead)는 60Ω이상의 저항값을 가지는 것이 바람직하다. 만약 60Ω 미만의 저항값을 가지는 경우에는 급격한 전압 상승을 방지하는 효과가적어진다. 또한, 상기 비드는 소정의 주파수와 관련하여 동작하는데 플라즈마 디스플레이 장치의 동작과 관련하여 EMI가 많이 발생한는 주파수에 대하여 동작하도록 구성될 수 있다.
나머지 구성은 상기 제 1 실시예와 실질적으로 동일하므로 설명을 생략한다.
도 7b 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 3 실시예의 구성이 도시된 회로도이다.
도 7b를 참조하면, 본 발명의 제 3 실시예는 상기 제 2 실시예와 실질적으로 동일하나 상기 비드(140)의 일단이 상기 어드레스 전압 공급부(110)에 연결되고, 타단은 상기 드라이버 IC(130) 및 상기 에너지 회수부(120)에 공통적으로 연결된다.
나머지 구성 및 상기 비드의 기능은 상기 제 2 실시예와 실질적으로 동일하 므로 설명을 생략한다.
즉, 상기 제 2 실시예 및 제 3 실시예에서 나타나듯이 상기 비드(140)는 어드레스 전압 공급부(110)와 드라이버 IC(130) 사이에 연결되도록 구성되어 어드레스 전압 인가시 갑작스러운 전압 상승을 방지하도록 한다.
도 8a 는 비드(Bead)가 없는 플라즈마 디스플레이 장치의 출력 파형이 도시된 도이고, 도 8b 는 본 발명의 제 2 실시예 및 제 3 실시예에 따른 플라즈마 디스플레이 장치의 출력 파형이 도시된 도이다.
도 8a 및 도 8b 에서, Vpp 는 드라이버 IC 의 입력단에서의 전압 파형이고, Output 은 드라이버 IC의 출력단의 전압 파형이다.
도 8a 와 도 8b 의 빨간 원 안의 부분은 에너지 회수부(120)에 의해 소정 전압까지 상승한후 어드레스 전압 공급부(110)에 의해 어드레스 전압까지 상승하는 부분이다.
상기 빨간 원 안에서 Output 은 상기 비드없이 출력되는 경우(도8a)나 상기 비드를 거친 경우(도8b)나 큰 차이가 없다. 이는 드라이버 IC의 내부적인 저항에 의해 드라이버 IC 의 출력되는 파형은 소정의 완만한 증가를 이루나, 드라이버 IC 직전의 입력되는 전압부분(Vpp)은 도8a 와 도 8b 에서 큰 차이를 보인다.
즉, 도 8a에서 비드(140)를 거치지 않는 경우에는 어드레스 전압으로 급격하게 상승하는 것을 볼수 있다. 이경우 실험에서 Rising Time 이 10ns 였다.
그러나, 도 8b에서 비드(140)를 거친 경우에는 어드레스 전압으로 상승하기 까지 Rising Time 이 30ns 로 지연됨을 알 수 있다.
즉, 상기 비드(140)에 의해 구동회로 내부에서 급격하게 상승하는 파형이 발생하는 것을 방지할 수 있다. 도 8a 와 같이 급격하게 파형이 상승하는 부분에서는 전자파가 많이 발생한다. 따라서 상기 비드(140)를 사용함으로써 전자파의 발생을 저감시킬수 있다.
도 9a 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 4 실시예의 구성이 도시된 회로도이다.
도 9a 를 참조하면 본 발명에 따른 플라즈마 디스플레이 장치의 제 4 실시예는 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부(110)와, 상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부(120)와, 상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC(130)와, 상기 드라이버 IC(130)의 입력단에 일단이 연결되고, 타단은 접지된 더미 커패시터(150)를 포함하여 구성된다.
상기 에너지 회수부(120)는 인덕터(L)와, 소스 커패시터(Cs)와, 하나의 스위치(SW4)가 직렬 연결되어 구성되나 이에 한하지 않고 다른 형태의 에너지 회수 회로라도 본 실시예는 적용 가능하다.
상기 더미 커패시터(150)는 어드레스 전압 공급부(110)의 출력되는 파형을 안정화시켜서 드라이버 IC(130)로 공급되게 한다.
어드레스 전압 공급부(110)의 출력중 불안정하게 튀는 피크 부분을 제거하여 어드레스 전압 파형을 평탄화 한다. 상기 피크 부분에 의해 발생할 수 있는 전자파를 방지하여 전자파 발생을 저감시킨다.
즉, 상기 더미 커패시터(150)는 드라이버 IC 의 입력단 또는 어드레스 전압 공급부(110)의 출력단에 일단이 연결되고, 타단은 접지되어 어드레스 전압 공급부(110)에서 출력된 파형을 안정화 시킨다.
상기 더미 커패시터(150)의 커패시턴스는 1nF 이상인 것이 바람직하다. 만약 1nF 보다 적은 경우에는 피크 전압을 안정화 시키는데 큰 기여를 하지 못한다.
도 9b 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 5 실시예의 구성이 도시된 회로도이다.
본 발명에 따른 플라즈마 디스플레이 장치의 제 5 실시예는 상기 제 2 실시예의 구성에서 상기 더미 커패시터(150)를 더 포함하여 구성된다.
즉, 상기 비드(140)와 상기 더미 커패시터(150) 및 드라이버 IC(130)가 제 1 노드(N1)에서 공통적으로 접속되도록 구성된다.
나머지 구성 및 상기 더미 커패시터(150)의 구성 및 동작은 상기 제 2 실시예 및 제 4 실시예와 실질적으로 동일하므로 설명을 생략한다.
도 9c 는 본 발명에 따른 플라즈마 디스플레이 장치의 제 6 실시예의 구성이 도시된 회로도이다.
본 발명에 따른 플라즈마 디스플레이 장치의 제 6 실시예는 상기 제 3 실시예의 구성에서 상기 더미 커패시터(150)를 더 포함하여 구성된다.
즉, 어드레스 전압 공급부(110)와 비드(140)가 직렬 접속하고, 상기 비드와 상기 더미 커패시터(150) 및 드라이버 IC(130)가 제 1 노드(N1)에서 공통적으로 접속되도록 구성된다.
나머지 구성 및 상기 더미 커패시터(150)의 구성 및 동작은 상기 제 3 실시예 및 제 4 실시예와 실질적으로 동일하므로 설명을 생략한다.
도 10a 는 비드(Bead)만 구비한 본 발명에 따른 플라즈마 디스플레이 장치의 출력파형이 도시된 도이고, 도 10b 는 비드(Bead)와 더미 커패시터를 함께 구비한 본 발명에 따른 플라즈마 디스플레이 장치의 출력파형이 도시된 도이다.
도 10a 에서 빨간 원 안의 부분과 도 10b 의 파란 원 안의 부분은 어드레스 전압 공급부(110)에 의해 어드레스 전압이 인가되는 부분이다.
도 10a 및 도 10b 에서 Vpp 는 드라이버 IC(130)의 어드레스 전압 공급부(110)쪽의 입력단에서의 전압 파형이고, Vout은 드라이버 IC의 출력단의 전압 파형이다.
드라이버 IC(130)의 입력단에서의 파형은 주기적으로 상기 어드레스 전압 공급부(110)에서 출력된 어드레스 전압이 관측되는데, 특히 드라이버 IC(130)의 스위치(SW2)가 ON 되고 스위치(SW1)이 OFF 되는 부분에서 상기 Vpp 의 파형은 불규칙한 피크를 가지는 전압이 관측된다. 이경우 비드(140)가 있더라도 상기 불규칙한 피크를 제거할 수 없다. 이러할 불규칙한 피크는 전자파를 많이 발생시킨다.
이경우 도 10b와 같이 더미 커패시터(150)를 제 1 노드에 접속시키면 상기와 같은 피크를 제거할 수 있다. 이로인해 전자파를 저감시킬 수 있다.
도 11a 는 플라즈마 디스플레이 장치에서 EMI 측정 결과가 도시된 도이고, 도 11b 는 본 발명에 따른 플라즈마 디스플레이 장치에서 EMI 측정 결과가 도시된 도이다.
도 11a 는 비드(140)와 더미 커패시터(150)가 없는 플라즈마 디스플레이 장치 의 전자파 측정 결과이며, 도 11b는 비드(140) 및 더미 커패시터(150)를 구비한 본 발명에 따른 플라즈마 디스플레이 장치의 전자파 측정 결과이다.
도 11a 및 도 11b 를 참조하면, 100Mhz 부근에서 전자파가 많이 감소된 것을 알 수 있다. 본 발명에서 사용된 비드(140)는 60Ω/100Mhz 의 규격이었기 때문이다. 패널의 특성을 고려하여 상기 비드(140)의 저항값 및 동작주파수를 적절하게 조정할 수 있다.
도 12 는 플라즈마 디스플레이 장치에서 어드레스 공급부의 구성이 도시된 회로도이며, 도 13 은 본 발명에 따른 플라즈마 디스플레이 장치의 제 7 실시예의 구성이 도시된 회로도이다.
도 12 를 참조하면, 어드레스 공급부에 구비된 스위치(SW3)의 게이트 단에는 상기 스위치를 제어하기 위한 제어신호가 인가된다. 상기 제어신호(Va_clamp)의 안정적인 공급을 위해 상기 스위치(SW3)의 게이트 단에는 커패시터(160)가 연결된다.
상기 스위치(SW3)가 만약 P-채널 FET라고 하면, 상기 게이트 단에 부극성의 전압을 인가하면 상기 스위치(SW3)가 ON 된다. 그러나 상기 커패시터(160)를 구비하더라도 상기 게이트 제어 전압(Va_clamp)이 부극성을 유지하여 스위치(SW3)가 계속 ON 되어야 하는 상황임에도 상기 게이트 제어 전압(Va_clamp)이 빠르게 그라운드로 가버려 어드레스 전압이 제대로 공급되지 않는 문제가 발생한다.
도 13을 참조하면, 상기 문제를 해결하기 위해 본 발명에 의한 플라즈마 디스플레이 장치의 제 7 실시예는 어드레스 전압 공급부(110)에 구비된 스위치(SW3)와, 상기 스위치(SW3)의 게이트단과 어드레스 전압원(Va) 사이에 연결된 게이트 저 항(R)을 포함하여 구성된다.
여기서, 어드레스 전압 공급부(110)와, 에너지 회수부(120)와, 드라이버 IC(130)가 공통으로 연결되어 제 1 노드(N1)를 형성한다.
또한, 어드레스 전압 공급부(110)는 어드레스 전압원(Va)과, 상기 어드레스 전압원(Va)과 제 1 노드(N1) 사이에 형성된 스위치(SW3)를 포함하여 구성된다.
어드레스 전압원(Va)은 어드레스 전극에 데이터 펄스 인가시 최고 전위를 형성하는 전압을 공급하는 전원이다.
스위치(SW3)는 상기 어드레스 전압을 패널에 인가할 것인지 제어하는 스위치로 어드레스 전압원(Va)으로 부터 공급되는 전류의 흐름을 제어한다. 상기 에너지 회수부에 의해 소정 전압까지 인가한 후 상기 어드레스 전압이 인가되도록 한다.
게이트 저항(R)은 스위치(SW3)의 게이트 단과 어드레스 전압원(Va)사이에 연결되어 상기 스위치의 게이트 단과 소스단 사이에 소정의 전압이 걸리도록 한다. 즉, 스위치(SW3)의 게이트 단과 소스 단 사이에 접속된다.
게이트 저항(R)은 게이트 제어 신호(Va_clamp)가 인가되었을 시에 상기 게이트 신호가 소정 시간 유지되도록 한다. 게이트 제어 신호(Va_clamp)가 급격히 그라운드 전압으로 되는 것을 방지한다.
상기 제 7 실시예는 상기 스위치(SW3)의 게이트 단에 연결되는 제 1 커패시터(160)를 더 포함하여 구성될 수 있다.
게이트 저항(R)의 크기는 30㏀ 이상이 되도록 한다. 만약 30㏀ 보다 적을 경우에는 상기 게이트 신호 인가시 급격하게 그라운드 전압으로 감소되는 것을 방지 하지 못하여 충분하게 어드레스 전압이 안정적으로 인가되지 못한다.
게이트 저항의 크기는 100㏀인 것이 바람직하다. 이 경우 상기 게이트 제어 신호는 데이터 펄스 기간동안 충분하게 어드레스 전압이 인가되도록 유지할 수 있다.
상기 에너지 회수부(120)는 인덕터(L)와, 소스 커패시터(Cs)와, 하나의 스위치(SW4)가 직렬 연결되어 구성되나 이에 한하지 않고 다른 형태의 에너지 회수 회로라도 본 실시예는 적용 가능하다.
나머지 구성은 상기 제 1 실시예와 실질적으로 동일하므로 설명을 생략한다.
도 14 는 본 발명의 제 7 실시예의 스위치 게이트 신호의 파형이 도시된 도이다.
도 14 를 참조하면, 초록색의 파형은 상기 게이트 저항(R)이 없거나 낮은 저항(예를 들어 3.3㏀) 경우의 게이트 제어 신호의 파형(GS1)이 도시된 것이고, 상기 게이트 저항(R)이 100㏀인 경우에는 회색 파형이 게이트 제어 신호의 파형(GS2)이다.
상기 GS1 의 경우 스위치(SW3)의 게이트 단에 부극성의 제어 신호를 인가한 경우 급속하게 그라운드 전압으로 되는 것을 알 수 있다.
상기 GS2 의 경우 스위치(SW3)dml 게이트 단에 부극성의 제어 신호를 인가한 경우 어드레스 전압이 충분히 공급될 만큼 부극성의 전압을 유지하는 것을 알 수 있다.
이상과 같이 본 발명에 의한 플라스마 디스플레이 장치를 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 기술사상이 보호되는 범위 이내에서 응용될 수 있다.
상기와 같이 구성되는 본 발명에 따른 플라스마 디스플레이 장치는 구조가 간단한 에너지 회수부를 구비하여 전력소모를 저감시키는 효과가 있으며, 비드 및 더미 커패시터를 구비하여 구동회로 내부에서 급격한 전압 변동을 방지하거나 피크 전압을 제거하여 전자파를 저감시키는 효과가 있다. 또한, 게이트 저항을 구비하여 어드레스 전압을 안정적으로 충분하게 공급할 수 있어, 어드레스 방전이 안정적으로 발생하도록 하여 방전 불량을 방지하는 효과가 있다.

Claims (17)

  1. 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와;
    상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와;
    상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC를 포함하여 구성되고,
    상기 에너지 회수부는 인덕터와; 소스 커패시터와; 하나의 스위치(SW4)가 직렬 연결되어 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 청구항 1 에 있어서,
    상기 플라즈마 디스플레이 장치는 상기 어드레스 전압 공급부와, 상기 에너지 회수부와, 상기 드라이버 IC가 연결되어 제 1 노드를 형성하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 청구항 2 에 있어서,
    상기 어드레스 전압 공급부는 어드레스 전압원과;
    상기 어드레스 전압원과 상기 제 1 노드 사이에 형성된 스위치(SW3)를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 청구항 2 에 있어서,
    상기 드라이버 IC 는 서로 푸쉬풀 형태로 접속되며 일단이 상기 제 1 노드에 연결된 스위치(SW1)와 상기 스위치(SW1)와 직렬연결된 스위치(SW2)를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 청구항 4 에 있어서,
    상기 스위치(SW2)의 타단은 그라운드에 접지된 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 청구항 4 에 있어서,
    상기 드라이버 IC의 출력단은 상기 패널에 연결된 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 청구항 2 에 있어서,
    상기 인덕터는 상기 제 1 노드에 연결되며, 상기 패널과 공진회로를 형성하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 청구항 1 에 있어서,
    상기 에너지 회수부의 스위치(SW4)는 일단에 접지되고 타단은 상기 소스 커패시터에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 청구항 1 에 있어서,
    상기 에너지 회수부의 스위치(SW4)는 N-채널 FET소자인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 청구항 1 에 있어서,
    상기 소스 커패시터는 상기 스위치(SW4)와 상기 인덕터 사이에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와;
    상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와;
    상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC와;
    상기 어드레스 전압 공급부와 상기 드라이버 IC 사이에 연결된 비드(Bead)를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 청구항 11 에 있어서,
    상기 비드(Bead)는 60Ω이상의 저항값을 가지는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와;
    상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와;
    상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC와;
    상기 드라이버 IC의 입력단에 일단이 연결되고, 타단은 접지된 더미 커패시터를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 청구항 13 에 있어서,
    상기 더미 커패시터의 커패시턴스는 1nF 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 패널에 어드레스 전압을 공급하는 어드레스 전압 공급부와;
    상기 패널에 저장된 에너지를 회수/재공급하는 에너지 회수부와;
    상기 어드레스 전압 공급부와 상기 에너지 회수부의 출력과 그라운드 전압을 선택적으로 상기 패널로 인가하는 드라이버 IC를 포함하여 구성되고,
    상기 어드레스 전압 공급부는 어드레스 전압원과; 상기 어드레스 전압원과 상기 드라이버 IC 사이에 형성된 스위치(SW3)와; 상기 스위치(SW3)의 게이트단과 상기 어드레스 전압원 사이에 연결된 게이트 저항을 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  16. 청구항 15 에 있어서,
    상기 플라즈마 디스플레이 장치는 상기 스위치(SW3)의 게이트 단에 연결되는 제 1 커패시터를 더 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  17. 청구항 15 에 있어서,
    상기 게이트 저항의 크기는 30㏀ 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060099853A 2006-01-13 2006-10-13 플라스마 디스플레이 장치 KR20070076383A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP07250120A EP1816628A3 (en) 2006-01-13 2007-01-12 Plasma display apparatus
JP2007004981A JP2007188087A (ja) 2006-01-13 2007-01-12 プラズマディスプレイ装置
US11/622,707 US7999763B2 (en) 2006-01-13 2007-01-12 Plasma display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060003815 2006-01-13
KR1020060003815 2006-01-13

Publications (1)

Publication Number Publication Date
KR20070076383A true KR20070076383A (ko) 2007-07-24

Family

ID=38501326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099853A KR20070076383A (ko) 2006-01-13 2006-10-13 플라스마 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20070076383A (ko)
CN (1) CN100498898C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361085B1 (ko) * 2012-02-01 2014-02-13 군산대학교산학협력단 사고 전류 제어 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361085B1 (ko) * 2012-02-01 2014-02-13 군산대학교산학협력단 사고 전류 제어 장치 및 방법

Also Published As

Publication number Publication date
CN100498898C (zh) 2009-06-10
CN101000743A (zh) 2007-07-18

Similar Documents

Publication Publication Date Title
KR20060027512A (ko) 플라즈마 디스플레이 패널구동방법 및 패널구동장치
US7990340B2 (en) Plasma display apparatus
KR100877191B1 (ko) 플라즈마 디스플레이 장치
KR20070082453A (ko) 플라즈마 디스플레이 장치
US20100053036A1 (en) Plasma display apparatus
KR20070076383A (ko) 플라스마 디스플레이 장치
US20080012798A1 (en) Plasma display apparatus and driving method of plasma display panel
US7952539B2 (en) Apparatus for supplying driving signals to plasma display panel and plasma display panel thereof
KR100794347B1 (ko) 플라즈마 디스플레이 장치
KR100811141B1 (ko) 플라즈마 디스플레이 장치
EP1876580A2 (en) Apparatus for driving plasma display panel
KR100775352B1 (ko) 플라즈마 디스플레이 장치
KR100907715B1 (ko) 에너지 회수 회로 및 그를 이용한 플라즈마 디스플레이장치
KR100806312B1 (ko) 플라즈마 디스플레이 장치
KR100801702B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20080052880A (ko) 플라즈마 디스플레이 장치
KR100830407B1 (ko) 플라즈마 디스플레이 장치
KR100806309B1 (ko) 플라즈마 디스플레이 장치
KR20100057353A (ko) 플라즈마 디스플레이 장치
KR20080059902A (ko) 플라즈마 디스플레이 장치
KR20090050310A (ko) 플라즈마 디스플레이 장치
KR20090050311A (ko) 플라즈마 디스플레이 장치
KR20040058546A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20100051457A (ko) 플라즈마 디스플레이 장치
KR20080057990A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080401

Effective date: 20080829