KR100811141B1 - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 제1 서스테인 전압원과, 제1 서스테인 전압원에 일단이 연결된 Y1 스위치와, Y1 스위치의 타단에 형성된 제1 노드를 포함하는 스캔 구동부와; 제2 서스테인 전압원과, 제2 서스테인 전압원에 일단이 연결된 Z1 스위치와, 상기 Z1 스위치의 타단에 형성된 제2 노드를 포함하는 서스테인 구동부와; 제 1 노드와 제 2 노드 사이에 형성된 인덕터를 포함하고, 어느 하나의 서브필드에서 마지막 서스테인 펄스 인가 후 리셋 구간 전에, Y1 스위치는 제 1 노드의 전압이 인덕터에 저장된 전류에 의해 서스테인 전압까지 상승한 후 온(ON)되는 것을 특징으로 한다.

본 발명에 의하면, 하나의 인덕터를 이용하여 스캔 및 서스테인 구동 에너지 회수 회로를 구성함으로써 패널 구동 효율을 향상시킬 수 있으며, 구동 회로의 출력 전압을 안정시켜 회로 발열과 신호 불안정, 오방전을 방지할 수 있다.

PDP, 스캔 구동부, 서스테인 구동부, 서스테인 신호

Description

플라즈마 디스플레이 장치{Plasma Display Device}

도 1은 본 발명에 따른 플라즈마 디스플레이 패널 구조에 대한 일실시예를 도시한 도,

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 단면도,

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 도시한 도,

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 도시한 타이밍도,

도 5는 본 발명의 플라즈마 디스플레이 장치의 회로 구성에 대한 일실시예를 도시한 도,

도 6은 상기 도 5의 회로 구성에 있어서, 본 발명의 스위칭 동작을 설명하기 위하여 도시한 타이밍도,

도 7a 내지 도 7f는 본 발명의 플라즈마 디스플레이 장치의 회로에 있어서, 도 6의 스위칭 동작에 따라 전류 흐름을 순서대로 도시한 도.

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키기 위한 구동부들의 구성 및 동작에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

플라즈마 디스플레이 패널을 구동시키기 위해, 패널에 형성된 각각의 전극에 구동 신호를 공급하기 위한 구동들이 필요하다. 패널 구동 회로에서 전압의 불안정 등으로 인해 피킹(peaking) 전류가 발생하는 경우, 패널의 오동작 및 회로 손상 등이 발생하여 플라즈마 디스플레이 장치의 신뢰성에 문제를 가져올 수 있다.

본 발명은 상술한 문제점을 개선하기 위하여 안출된 것으로서, 플라즈마 디 스플레이 패널 구동 회로의 안정성을 향상시켜 신뢰성이 높은 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.

상술한 기술적 과제를 해결하기 위한 본 발명의 플라즈마 디스플레이 장치는제1 서스테인 전압원과, 상기 제1 서스테인 전압원에 일단이 연결된 Y1 스위치와,상기 Y1 스위치의 타단에 형성된 제1 노드를 포함하는 스캔 구동부와; 제2 서스테인 전압원과, 상기 제2 서스테인 전압원에 일단이 연결된 Z1 스위치와, 상기 Z1 스위치의 타단에 형성된 제2 노드를 포함하는 서스테인 구동부와; 상기 제1 노드와 제2 노드 사이에 형성된 인덕터를 포함하고, 어느 하나의 서브필드에서 마지막 서스테인 펄스 인가 후 리셋 구간 전에, 상기 Y1 스위치는 상기 제1 노드의 전압이 상기 인덕터에 저장된 전류에 의해 서스테인 전압까지 상승한 후 온(ON)되는 것을 특징으로 한다.

상기 스캔 구동부는 상기 제1 노드와 일단이 연결되는 Y2 스위치와, 상기 Y2 스위치의 타단에 연결되는 그라운드 전압원을 더 포함하고, 상기 마지막 서스테인 펄스 인가 후, 상기 Y2 스위치는 오프(off)되며, 상기 스캔 구동부는 상기 스캔 구동부의 출력단과 상기 제1 노드 사이에 형성된 Y3 스위치를 더 포함하고, 상기 마지막 서스테인 펄스 인가 후, 상기 Y3 스위치는 오프(off)된다. 이때, 상기 Y3 스위치가 오프(off)된 후, 상기 Y2 스위치가 오프(off)되는 것이 바람직하다.

또한, 상기 Y3 스위치는 출력을 조절하는 가변 저항을 포함하고, 상기 제1 노드의 전압과 상기 제1 서스테인 전압원의 전압이 실질적으로 동일해지면, 온(On) 된다. 실질적으로, 상기 Y3 스위치는 리셋 구간이 시작시 온(ON) 되는 것이 바람직할 것이다.

또한, 상기 스캔 구동부는 상기 제1 서스테인 전압원과 상기 제1 노드 사이의 전위차가 0이 되면, 상기 가변 저항을 조절하여 램프 상승 파형을 인가한다.

상술한 기술적 과제를 해결하기 위한 본 발명의 또 다른 플라즈마 디스플레이 장치는 서스테인 전압원과, 상기 서스테인 전압원과 일단이 직렬 연결되는 Y1 스위치를 포함하는 스캔 구동부와; 상기 Y1 스위치의 타단에 연결되어 서스테인 펄스 인가시 패널 커패시터와 공진하는 인덕터를 포함하고, 상기 스캔 구동부는 마지막 서스테인 펄스 인가 후 리셋 구간 전에, 상기 인덕터에 저장된 전류 에너지에 의해 상기 Y1 스위치 양단의 전위차가 0이 된 후 램프 상승 파형을 스캔 전극에 인가하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide; ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전 극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있 다.

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.

또한, 하부 유전체층(23)과 격벽(21)의 표면에는 형광체층이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형 상뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 상기 형광체층은 가스 방전시 발생된 자외선에 의해 발광 되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구 동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨대, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨대, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

도 5는 본 발명의 플라즈마 디스플레이 장치의 회로 구성에 대한 일실시예를 나타내는 도면이다.

도 5를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치에 구비되는 구동회로에 있어서, 스캔 구동부(100)는 리셋 구간에 리셋 펄스 인가시에 스캔전압까지 상승시키고, 어드레스 구간에 스캔 전극으로 스캔 펄스를 인가하는 리셋구동부(150)를 포함할 수 있다. 또한, 제1 서스테인 전압원(Vs1)과, 제1 서스테인 전압원과 직렬 연결되어 제1 서스테인 전압(Vs1)을 패널(Cp)의 스캔 전극으로 인가하기 위해 턴 온(on) 되는 Y1 스위치와, 스캔 전극으로 그라운드 전압(Ground)을 인가하기 위해 턴 온 되는 Y2 스위치를 포함한다.

이때, Y1 스위치와 Y2 스위치 사이는 제1 노드(A)가 형성되며, 제1 노드(A) 와 패널 커패시터 사이에 전류의 흐름 조절하기 위하여 패스스위치인 Y3 스위치가 더 포함되며, Y3 스위치에는 가변저항이 장착되어 있어, Y3 스위치를 통하여 도통되는 전류의 크기를 조절할 수 있다.

또한, 본 발명에 의한 플라즈마 디스플레이 장치는 서스테인 구동부(200)를 포함한다. 서스테인 구동부(200)는 제2 서스테인 전압원(Vs2)과, 제2 서스테인 전압(Vs2)을 패널 커패시터(Cp)를 이루는 서스테인 전극으로 인가하기 위해 턴 온 되는 Z1 스위치와, 서스테인 전극에 그라운드 전압을 인가하기 위하여 턴 온 되는 Z2 스위치를 포함한다. 이와 같은, Z1 스위치와 Z2 스위치 사이에는 제2 노드(D)가 형성된다.

스캔 구동부(100)와 서스테인 구동부(200)의 사이에는 인덕터(L)가 직접 연결되며, 인덕터(L)는 패널 커패시터(Cp)와 병렬 연결되어 공진회로를 구성한다.

즉, 스캔 구동부(100)의 Y1, Y2 스위치 사이에 형성되는 제1 노드(A)와, 서스테인 구동부(200)의 Z1, Z2 스위치 사이에 형성되는 제2 노드(D) 사이에 인덕터(L)가 직접 연결되고, 인덕터(L)와 제2 노드(D) 사이에는 Z3 스위치가 형성되어 있어, 제2 노드에서 제1 노드로 전류가 도통 되는 패스를 형성한다.

한편, 스캔 구동부(100)에 포함되는 제1 서스테인 전압원(Vs1)의 전압과, 서스테인 구동부(200)에 포함되는 제2 서스테인 전압원(Vs2)의 전압은 실질적으로 동일한 것이 바람직하며, 그러한 경우, 서스테인 전압원을 공유하는 하나 이상의 등가 회로를 구현할 수 있을 것이다.

리셋 구동부(150)는 점진적으로 상승하는 셋업 신호를 스캔 전극에 공급하기 위해 턴 온되는 셋_업 스위치, 부극성 전압(-Vy)와 연결되어 부극성 전압(-Vy)까지 점진적으로 하강하는 셋다운 신호를 스캔 전극에 공급하기 위해 턴 온 되는 셋_다운 스위치를 포함한다.

도 6은 상기한 도 5의 회로 구성에 있어서, 본 발명의 스위칭 동작을 설명하기 위하여 도시한 타이밍 도이며, 도 7a 내지 도 7f는 본 발명의 플라즈마 디스플레이 장치의 회로에 있어서, 도 6의 스위칭 동작에 따라 전류 흐름을 순서대로 나타내는 도이다.

본 발명의 플라즈마 디스플레이 장치의 구동방법 중, 어느 하나의 서브필드에서 마지막 서스테인 펄스가 인가된 후의 회로 동작에 관하여 도 6 및 도 7a 내지 도 7f를 참조하여 상세히 설명한다.

먼저, 도 6의 a, b 및 c 시점의 하나의 서브필드 중 서스테인 구간에 스캔 전극 및 서스테인 전극으로 서스테인 펄스를 인가하는 스위칭 시점을 나타내고 있다. 서스테인 구간에서는 기본적으로 Y3, Z3 스위치는 턴 온 상태를 유지하여, 패널 커패시터(Cp)로 서스테인 펄스가 인가되도록 하는 전류패스를 형성시키고 있으며, 스캔 전극 및 서스테인 전극에 교번적으로 서스테인 펄스가 인가되도록 하기 위하여, 제1 노드(A)와 제2 노드(D)간의 전류패스를 형성시켜 코일전류가 흐를 수 있도록 한다. 서스테인 구간 중 a 시점에서 Y1 스위치와 Z2 스위치를 온(On) 시킨다. 그러한 경우, 제1 서스테인 전압원(Vs1)과 패널 커패시터(Cp)간의 전류패스가 형성되므로 스캔 전극으로 서스테인 전압(Vs1)이 인가된다. 이와 동시에, 제1 서스테인 전압원(Vs1)과 서스테인 구동부(200)의 그라운드 전압원 간의 형성된 전류패 스에 의해서 코일 전류는 서스테인 전극 측의 방향으로 흐르게 된다.

서스테인 구간의 b 시점에서 Y1 스위치 및 Z2 스위치를 오프(off) 시키면, 도 7b에 도시된 바와 같이 폐루프가 형성되고 공진을 시작하게 된다. 이때, 전류는 패널 커패시터의 스캔 전극에서 서스테인 전극 방향으로 흐르게 되고, 일정 시간이 지난 후 공진에 의해 제2 노드의 전압이 그라운드 전압에서 서스테인 전압(Vs)으로 극성이 전환된다.

다음으로, c 시점에서 Z1 스위치, Y2 스위치를 온 시키면, 제2 노드의 전압은 서스테인 전압(Vs)을 계속 안정적으로 유지하게 되고, 코일 전류는 도통된 Y2 스위치에 의해 제2 노드(D)에서 스캔 구동부 방향으로 흐르게 된다. 이와 같은 스위칭 동작이 반복됨으로써, 서스테인 구간에 교번적으로 서스테인 펄스가 인가되는 것이다. 한편, 본 명세서에서는 서스테인 전극으로 마지막 서스테인 펄스가 인가되는 것으로 설명하였지만, 이에 한정되지 않고 스캔 전극으로도 마지막 서스테인 펄스가 인가될 수 있을 것이다.

이와 같이, 어느 하나의 서브필드에서 마지막 서스테인 펄스가 인가된 후, 코일 전류가 제2 노드(D)에서 스캔 구동부의 그라운드 전압원 측으로 어느 정도 회수되면, 패널 커패시터(Cp)의 양단 간에 걸리는 전압 차이가 0 이 된다. 이때, Y3 스위치와 Y2 스위치를 오프 시킨다. 그러면, 제 2 노드(D)에서 스캔 구동부의 그라운드 전압원 까지 형성된 전류패스에서, Y2 스위치를 통하여 그라운드 전압원으로 회수되던 코일 전류는 Y2 스위치가 차단되어 흐를 수 없게 되므로, Y1 스위치의 병렬 다이오드를 통해 제1 서스테인 전압원(Vs1)으로 회수된다. 이와 같이, 코일 전 류가 제1 서스테인 전압웝(Vs1)으로 회수되면, 제1 노드(A)의 전압은 서스테인 전압(Vs) 까지 상승하게 되어, Y1 스위치의 양 단간의 전압차이는 0V가 된다.

이후, 도 6 에 도시된 바와 같이, e 시점에 Y1 스위치를 온 시키면, 제1 서스테인 전압원(Vs1)과 제1 노드(A)간의 전압차가 없으므로, 서서히 전류가 흐르게 되어 부드럽고 안정적으로 스위칭이 이루어지게 되는 것이다. 이에 따라, Y1 스위치 양단에서 발생 되는 피크 전류를 최소화할 수 있고, 피크 전압도 최소화되는 것이다.

이와 같은 스위칭 동작으로 제1 노드에 안정적으로 서스테인 전압이 걸리도록 한 후, f 시점에서 제3 스위치를 온 시켜 리셋 구간에 패널 커패시터로 서스테인 전압까지 인가되도록 하는 전류패스를 형성한다. 이때, 제3 스위치는 가변저항을 이용하여 전류를 천천히 도통 시켜 리셋 구간에 서서히 상승하는 램프 파형을 구현할 수 있게 한다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 마지막 서스테인 펄스 인가 후에, 스캔 구동부의 서스테인 전압원과 이를 도 통시키는 제1 스위치와의 피크 전류 및 전압 피킹이 발생 되지 않도록 스위칭을 조절 함으로써, 회로의 발열을 감소시켜 회로 손상을 방지할 수 있고, 급격한 전류흐름 및 전압 변화가 없으므로 회로에 의한 노이즈 및 EMI를 감소시키는 효과가 있다.

Claims (14)

1. 제1 서스테인 전압원과, 상기 제1 서스테인 전압원에 일단이 연결된 Y1 스위치와, 상기 Y1 스위치의 타단에 형성된 제1 노드를 포함하는 스캔 구동부와;

   제2 서스테인 전압원과, 상기 제2 서스테인 전압원에 일단이 연결된 Z1 스위치와, 상기 Z1 스위치의 타단에 형성된 제2 노드를 포함하는 서스테인 구동부와;

   상기 제1 노드와 제2 노드 사이에 형성된 인덕터를 포함하고,

   제1 서브필드의 마지막 서스테인 펄스 인가 종료 시점과 상기 제1 서브필드에 연속하는 제2 서브필드의 리셋 구간 시작 시점 사이의 구간에서, 상기 제1 노드를 통해 상기 인덕터로부터 상기 제1 서스테인 전압원 방향으로 전류가 공급되어 상기 제1 노드의 전압이 서스테인 전압까지 상승한 후 상기 제1 스위치가 온(ON)되는 플라즈마 디스플레이 장치.
2. 청구항 1에 있어서,

   상기 스캔 구동부는 상기 제1 노드와 일단이 연결되는 Y2 스위치와, 상기 Y2 스위치의 타단에 연결되는 그라운드 전압원을 더 포함하고,

   상기 마지막 서스테인 펄스 인가 후, 상기 Y2 스위치는 오프(off)되는 플라즈마 디스플레이 장치.
3. 청구항 2에 있어서,

   상기 스캔 구동부는 상기 스캔 구동부의 출력단과 상기 제1 노드 사이에 형성된 Y3 스위치를 더 포함하고,

   상기 마지막 서스테인 펄스 인가 후, 상기 Y3 스위치는 오프(off)되는 플라즈마 디스플레이 장치.
4. 청구항 3에 있어서,

   상기 Y3 스위치가 오프(off)된 후, 상기 Y2 스위치가 오프(off)되는 플라즈마 디스플레이 장치.
5. 청구항 3에 있어서,

   상기 Y3 스위치는 출력을 조절하는 가변 저항을 포함하고,

   상기 Y3 스위치는 상기 제1 노드의 전압이 상기 서스테인 전압까지 상승한 후 온(On) 되는 플라즈마 디스플레이 장치.
6. 청구항 5 에 있어서,

   상기 Y3 스위치는 리셋 구간이 시작시 온(ON) 되는 플라즈마 디스플레이 장치.
7. 청구항 5 에 있어서,

   상기 스캔 구동부는 상기 제1 서스테인 전압원과 상기 제1 노드 사이의 전위차가 0이 되면, 상기 가변 저항을 조절하여 램프 상승 파형을 인가하는 플라즈마 디스플레이 장치.
8. 서스테인 전압원과, 상기 서스테인 전압원과 일단이 직렬 연결되는 Y1 스위치를 포함하는 스캔 구동부와;

   상기 Y1 스위치의 타단에 연결되어 서스테인 펄스 인가시 패널 커패시터와 공진하는 인덕터를 포함하고,

   제1 서브필드의 마지막 서스테인 펄스 인가 종료 시점과 상기 제1 서브필드에 연속하는 제2 서브필드의 리셋 구간 시작 시점 사이의 구간에서, 상기 Y1 스위치와 병렬 연결된 다이오드를 통해 상기 인덕터로부터 상기 제1 서스테인 전압원 방향으로 전류가 공급되어 상기 Y1 스위치 양단의 전위차가 0이 된 후 램프 상승 파형을 스캔 전극에 인가하는 플라즈마 디스플레이 장치.
9. 청구항 8에 있어서,

   상기 Y1 스위치는 양단의 전위차가 0이 된 후에 온(ON)되는 플라즈마 디스플레이 장치.
10. 청구항 8에 있어서,

    상기 스캔 구동부는 상기 Y1 스위치의 타단에 연결된 Y2 스위치를 더 포함하는 플라즈마 디스플레이 장치.
11. 청구항 10에 있어서,

    상기 스캔 구동부는 상기 Y1 스위치의 타단과 상기 패널 커패시터 사이에 형성되는 Y3 스위치를 더 포함하는 플라즈마 디스플레이 장치.
12. 청구항 11에 있어서,

    상기 스캔 구동부는 상기 Y1 스위치 양단 전위차가 0이 되기 전에 상기 Y2 스위치 및 Y3 스위치를 오프(OFF)시키는 플라즈마 디스플레이 장치.
13. 청구항 12에 있어서,

    상기 Y2 스위치 및 Y3 스위치가 OFF 되면, Y2 스위치를 통해 흐르던 전류는 상기 Y1 스위치에 병렬로 연결된 다이오드를 통해 상기 서스테인 전압원으로 회수되어 상기 Y1 스위치의 양단 전위차가 0이 되는 플라즈마 디스플레이 장치.
14. 청구항 13에 있어서,

    상기 Y3 스위치는 가변저항에 의해 출력이 조절되며,

    상기 Y1 스위치가 ON 된 후 ON 되어 상기 가변저항에 의해 램프 상승 파형을 상기 패널 커패시터로 출력하는 플라즈마 디스플레이 장치.

Images