KR20070074785A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20070074785A
KR20070074785A KR1020060002761A KR20060002761A KR20070074785A KR 20070074785 A KR20070074785 A KR 20070074785A KR 1020060002761 A KR1020060002761 A KR 1020060002761A KR 20060002761 A KR20060002761 A KR 20060002761A KR 20070074785 A KR20070074785 A KR 20070074785A
Authority
KR
South Korea
Prior art keywords
electrode
common
sub
subpixel
liquid crystal
Prior art date
Application number
KR1020060002761A
Other languages
Korean (ko)
Inventor
윤종혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002761A priority Critical patent/KR20070074785A/en
Publication of KR20070074785A publication Critical patent/KR20070074785A/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41DOUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D27/00Details of garments or of their making
    • A41D27/08Trimmings; Ornaments
    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41DOUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D27/00Details of garments or of their making
    • A41D27/22Loops or hooks for hanging-up
    • AHUMAN NECESSITIES
    • A44HABERDASHERY; JEWELLERY
    • A44CPERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C25/00Miscellaneous fancy ware for personal wear, e.g. pendants, crosses, crucifixes, charms
    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41DOUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D2300/00Details of garments
    • A41D2300/30Closures
    • A41D2300/324Closures using snap fasteners

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD is provided to widen the reference viewing angle, by disposing two sub-pixel electrodes, to which different data voltages are applied, in one pixel and reducing the distortion of a gamma curve through mutual compensation of the two sub-pixel electrodes. A gate line(22) is formed on a first insulating substrate. A data line(62) crosses the gate line, wherein the data line is insulated from the gate line. A pixel electrode(82) is composed of a first sub-pixel electrode(82a) and a second sub-pixel electrode(82b) to which different voltages are applied. A thin film transistor is connected to the gate line and the data line. A second insulating substrate is disposed to face the first insulting substrate. A common electrode(90) is formed on the second insulating substrate. The common electrode is composed of a first sub-common electrode(90a) and a second sub-common electrode(90b) to which different common voltages are applied correspondingly to the first and second sub-pixel electrodes.

Description

액정 표시 장치{Liquid crystal display}Liquid crystal display

도 1a는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.1A is a layout view of a thin film transistor array panel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 1b는 도 1a의 박막 트랜지스터 표시판을 Ⅰb-Ⅰb'선을 따라 절개한 단면도이다.FIG. 1B is a cross-sectional view of the thin film transistor array panel of FIG. 1A taken along the line Ib-Ib '.

도 1c는 도 1a의 박막 트랜지스터 표시판을 Ⅰc-Ⅰc'선을 따라 절개한 단면도이다.FIG. 1C is a cross-sectional view of the thin film transistor array panel of FIG. 1A taken along the line Ic-Ic ′.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다. 2 is a layout view of a common electrode display panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 3a는 도 1a의 박막 트랜지스터 표시판과 도 2의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다. 3A is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 1A and the common electrode panel of FIG. 2.

도 3b는 도 3a의 액정 표시 장치를 Ⅲb-Ⅲb'선을 따라 절개한 단면도이다.3B is a cross-sectional view of the liquid crystal display of FIG. 3A taken along line IIIb-IIIb '.

도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이다.4 is a circuit diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치에 의한 데이터 전압의 출력파형을 나타내는 파형도이다.5 is a waveform diagram illustrating an output waveform of a data voltage by a liquid crystal display according to an exemplary embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1: 편광판의 투과축 10: 절연 기판1: Transmission axis of polarizing plate 10: Insulating substrate

22: 게이트선 24: 게이트선 끝단22: gate line 24: gate line end

26: 게이트 전극 28: 유지 전극선26 gate electrode 28 sustain electrode line

29a, 29b, 29c, 29d: 유지 전극 40: 반도체층29a, 29b, 29c, 29d: sustain electrode 40: semiconductor layer

55, 56: 저항성 접촉층 62: 데이터선55, 56: ohmic contact layer 62: data line

65: 소스 전극 66: 드레인 전극65 source electrode 66 drain electrode

67: 드레인 전극 확장부 68: 데이터선 끝단67: drain electrode extension 68: end of the data line

69: 결합 전극 74, 76, 77, 78: 접촉 구멍69: coupling electrode 74, 76, 77, 78: contact hole

82: 화소 전극 82a: 제1 부화소 전극82: pixel electrode 82a: first subpixel electrode

82b: 제2 부화소 전극 83: 간극82b: second subpixel electrode 83: gap

84: 연결 부재 86: 보조 게이트선 끝단84: connection member 86: auxiliary gate line end

88: 보조 데이터선 끝단 90: 공통 전극88: end of auxiliary data line 90: common electrode

90a: 제1 부공통 전극 90b: 제2 부공통 전극90a: first secondary common electrode 90b: second secondary common electrode

91: 노치 92: 절개부91: notch 92: incision

93: 간극 94: 블랙 매트릭스93: gap 94: black matrix

96: 절연 기판 98: 색필터96: insulating substrate 98: color filter

100: 박막 트랜지스터 표시판 200: 공통 전극 표시판100: thin film transistor display panel 200: common electrode display panel

300: 액정층300: liquid crystal layer

본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소를 복수의 도메인으로 분할하는 수직 배향 액정 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a vertically aligned liquid crystal display device in which a pixel is divided into a plurality of domains to obtain a wide viewing angle.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field is applied, and thus a high contrast ratio and a wide reference viewing angle can be easily realized. Here, the reference viewing angle refers to a viewing angle having a contrast ratio of 1:10 or a luminance inversion limit angle between gray levels.

수직 배향 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 화소 전극에 절개부를 형성하는 방법과 화소 전극 위에 돌출부를 형성하는 방법 등이 있다. 이와 같이 절개부 또는 돌출부를 이용하여 하나의 화소를 다수의 도메인으로 분할한 후 절개부 또는 돌출부로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다. 여기서 도메인이란 화소 전극과 공통 전극 사이에 형성된 전계에 의해 액정 분자의 방향자가 특정 방향으로 무리를 지어 기울어지는 액정 분자들로 이루어진 영역을 의미한다.Means for implementing a wide viewing angle in a vertical alignment liquid crystal display include a method of forming a cutout in the pixel electrode and a method of forming a protrusion on the pixel electrode. As described above, since one pixel is divided into a plurality of domains using the cutout or protrusion, the direction in which the liquid crystal molecules are tilted by the cutout or the protrusion may be determined. The reference viewing angle can be widened. Here, the domain refers to a region composed of liquid crystal molecules in which the directors of the liquid crystal molecules are inclined in a specific direction by an electric field formed between the pixel electrode and the common electrode.

또한, 이러한 도메인을 그룹화하여 각 도메인 그룹마다 서로 다른 데이터 전 압을 인가하는 도메인 분할 방식의 액정 표시 장치가 개발되었다. 특히, 하나의 화소를 두 개 이상의 도메인 그룹으로 분할하여 각 도메인 그룹 간에 결합 전극의 커플링(coupling)을 사용하여 서로 다른 데이터 전압을 인가하는 액정 표시 장치가 개발되었다. 이러한 액정 표시 장치의 경우, 각 도메인 그룹 간의 액정 용량(capacitance) 차이를 이용하여 보다 나은 시인성 및 시야각을 구현하였다. In addition, a liquid crystal display of a domain division method for grouping such domains and applying different data voltages to each domain group has been developed. In particular, liquid crystal displays have been developed in which one pixel is divided into two or more domain groups to apply different data voltages using coupling of coupling electrodes between each domain group. In the case of such a liquid crystal display, better visibility and viewing angle are realized by using a difference in liquid crystal capacitance between each domain group.

이와 같은 종래 기술에 의한 액정 표시 장치의 경우, 각 도메인 그룹에는 서로 다른 데이터 전압이 인가되는 반면 모든 도메인 그룹에 동일한 공통 전압(Vcom)이 인가되기 때문에 플리커(flicker) 및 잔상이 발생하는 문제가 있다. 다시 말해 특정 도메인 그룹에 대한 플리커 및 잔상의 특성을 개선하기 위하여 공통 전압을 조절하더라도 다른 도메인 그룹에는 이러한 공통 전압에 의해 플리커 및 잔상이 더욱 심각해질 수 있다.In the liquid crystal display according to the related art, since different data voltages are applied to each domain group, the same common voltage Vcom is applied to all domain groups, thereby causing flicker and afterimages. . In other words, even if the common voltage is adjusted to improve the characteristics of flicker and the afterimage for a specific domain group, the flicker and the afterimage may become more severe due to the common voltage in other domain groups.

본 발명이 이루고자 하는 기술적 과제는, 플리커 및 잔상 특성이 개선될 수 있는 액정 표시 장치를 제공하고자 하는 것이다.It is an object of the present invention to provide a liquid crystal display device in which flicker and afterimage characteristics can be improved.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성된 게이트선과, 상기 게이 트선과 절연되어 교차하는 데이터선과, 서로 다른 전압이 인가되는 제1 및 제2 부화소 전극으로 이루어진 화소 전극과, 상기 게이트선과 상기 데이터선에 연결되어 상기 화소 전극에 전압을 인가하는 박막 트랜지스터와, 상기 제1 절연 기판에 대향하는 제2 절연 기판과, 상기 제2 절연 기판 위에 형성된 공통 전극으로서, 상기 제1 및 제2 부화소 전극에 각각 대응하여 서로 다른 공통 전압이 인가되는 제1 및 제2 부공통 전극으로 이루어진 공통 전극을 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a first insulating substrate, a gate line formed on the first insulating substrate, a data line insulated from and intersecting the gate line, and different voltages. A pixel electrode including the first and second subpixel electrodes to be applied, a thin film transistor connected to the gate line and the data line to apply a voltage to the pixel electrode, and a second insulating substrate facing the first insulating substrate. And a common electrode formed on the second insulating substrate, the common electrode including first and second sub-common electrodes to which different common voltages are applied to correspond to the first and second subpixel electrodes, respectively.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and only the embodiments make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 첨부된 도면들을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명의 액정 표시 장치는 게이트선과 데이터선에 의해 정의되는 박막 트랜지스터를 구비하는 박막 트랜지스터 표시판과, 박막 트랜지스터 표시판과 대향하며 공통 전극을 구비하는 공통 전극 표시판과, 박막 트랜지스터 표시판과 공통 전 극 표시판 사이에 개재되어 액정 분자의 장축이 이들 표시판에 대하여 거의 수직으로 배향되어 있는 액정층을 포함한다.The liquid crystal display device of the present invention comprises a thin film transistor array panel having a thin film transistor defined by a gate line and a data line, a common electrode panel facing the thin film transistor array panel and having a common electrode, and between the thin film transistor array panel and the common electrode display panel. The liquid crystal layer includes a liquid crystal layer interposed therebetween with the long axis of the liquid crystal molecules oriented almost perpendicular to these display panels.

먼저 도 1a 내지 도 1c를 참조하여 박막 트랜지스터 표시판에 대하여 상세히 설명한다.First, a thin film transistor array panel will be described in detail with reference to FIGS. 1A to 1C.

도 1a는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 1b는 도 1a의 박막 트랜지스터 표시판을 Ⅰb-Ⅰb'선을 따라 절개한 단면도이고, 도 1c는 도 1a의 박막 트랜지스터 표시판을 Ⅰc-Ⅰc'선을 따라 절개한 단면도이다.FIG. 1A is a layout view of a thin film transistor array panel of a liquid crystal display according to an exemplary embodiment of the present invention. FIG. 1B is a cross-sectional view of the thin film transistor array panel of FIG. 1A taken along line Ib-Ib ′, and FIG. 1C is a cross-sectional view of FIG. A cross-sectional view of the thin film transistor array panel taken along the line Ic-Ic '.

절연 기판(10) 위에 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선(22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 그리고, 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받아 게이트선(22)에 전달하는 게이트선 끝단(24)이 형성되어 있고, 게이트선 끝단(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 게이트 배선이라고 한다.The gate line 22 is formed in the horizontal direction on the insulating substrate 10, and the gate electrode 26 formed in the form of a protrusion is formed on the gate line 22. At the end of the gate line 22, a gate line end 24 for receiving a gate signal from another layer or the outside and transmitting the gate signal to the gate line 22 is formed, and the gate line end 24 is connected to an external circuit. The width is expanded for The gate line 22, the gate electrode 26, and the gate line end 24 are referred to as gate wirings.

또한, 절연 기판(10) 위에는 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있는 유지 전극선(28)이 형성되어 있다. 유지 전극선(28)으로부터 분지된 유지 전극(29a, 29b, 29c, 29d)은 화소 내에는 후술할 제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 가장자리를 따라 형성되어 있다. 예를 들어, 유지 전극은 유지 전극선(28)으로부터 데이터선(62)을 따라 연장되어 제1 및 제2 부화소 전극(82a, 82b)과 중첩하는 유지 전극 세로 패턴(29a, 29b)과, 제1 및 제2 부화소 전극 (82a, 82b)을 분리하는 간극(gap)(83)을 따라 유지 전극 세로 패턴(29a, 29b) 사이를 사선 방향으로 연결하는 유지 전극 사선 패턴(29c, 29d)을 포함한다. 이러한 유지 전극선(28), 유지 전극(29a, 29b, 29c, 29d) 및 유지 전극 확장부(27)를 유지 전극 배선이라고 한다.In addition, on the insulating substrate 10, a storage electrode line 28 extending in the horizontal direction substantially in parallel with the gate line 22 is formed. The sustain electrodes 29a, 29b, 29c, and 29d branched from the sustain electrode line 28 are formed in the pixel along the edges of the first subpixel electrode 82a and the second subpixel electrode 82b which will be described later. For example, the sustain electrodes may extend along the data lines 62 from the sustain electrode lines 28 and overlap the first and second subpixel electrodes 82a and 82b, and the sustain electrodes vertical patterns 29a and 29b. Storage electrode diagonal patterns 29c and 29d connecting diagonally between storage electrode vertical patterns 29a and 29b along a gap 83 separating the first and second subpixel electrodes 82a and 82b. Include. Such sustain electrode lines 28, sustain electrodes 29a, 29b, 29c, and 29d and sustain electrode extension 27 are referred to as sustain electrode wiring.

액정 표시 장치의 개구율을 높이기 위해 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)은 제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 가장자리를 따라 형성되어 있으나, 본 발명은 이에 한정되지 않으며, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)과 일정한 유지 용량을 형성할 수 있는 조건을 만족하는 범위에서 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)의 모양 및 배치는 여러 형태로 변형될 수 있다. In order to increase the aperture ratio of the liquid crystal display, the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d are formed along edges of the first subpixel electrode 82a and the second subpixel electrode 82b. The present invention is not limited thereto, and the storage electrode wirings 27, 28, 29a, and the like may be satisfied within a range in which a constant storage capacitance can be formed with the first subpixel electrode 82a and the second subpixel electrode 82b. The shape and arrangement of 29b, 29c, 29d) can be modified in many forms.

게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.The gate wirings 22, 24, 26 and the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d are aluminum-based metals such as aluminum (Al) and aluminum alloys, and silver-based such as silver (Ag) and silver alloys. Metal, copper (Cu) and copper alloys such as copper-based metals, molybdenum (Mo) and molybdenum alloys such as molybdenum-based metals, such as chromium (Cr), titanium (Ti), tantalum (Ta) and the like. In addition, the gate wirings 22, 24, 26 and the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d may have a multilayer structure including two conductive films (not shown) having different physical properties. have. One of these conductive films is a low resistivity metal such as to reduce signal delay or voltage drop in the gate wirings 22, 24, 26 and sustain electrode wirings 27, 28, 29a, 29b, 29c, 29d, for example. For example, it consists of aluminum type metal, silver type metal, copper type metal, etc. In contrast, the other conductive layer is made of a material having excellent contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, tantalum and the like. A good example of such a combination is a chromium bottom film and an aluminum top film and an aluminum bottom film and a molybdenum top film. However, the present invention is not limited thereto, and the gate wirings 22, 24, 26 and the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d may be made of various metals and conductors.

게이트 배선(22, 24, 26) 및 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d) 위에는 게이트 절연막(30)이 형성되어 있다.The gate insulating film 30 is formed on the gate wirings 22, 24, 26 and the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 또한, 반도체층(40)이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가질 수 있다.On the gate insulating film 30, a semiconductor layer 40 made of hydrogenated amorphous silicon, polycrystalline silicon, or the like is formed. The semiconductor layer 40 may have various shapes such as an island shape and a linear shape. For example, the semiconductor layer 40 may be formed in an island shape on the gate electrode 26 as in the present embodiment. In addition, when the semiconductor layer 40 is linearly formed, the semiconductor layer 40 may be positioned below the data line 62 and extend to the upper portion of the gate electrode 26.

반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)이 형성되어 있다. 이러한 저항성 접촉층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬형 저항성 접촉층(55, 56)의 경우 드레인 전극(66) 및 소스 전극(65) 아래에 위치하고, 선형의 저항성 접촉층의 경우 데이터선(62)의 아래까지 연장되어 형성될 수 있다.Resistive contact layers 55 and 56 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed on the semiconductor layer 40. The ohmic contacts 55 and 56 may have various shapes such as islands and linear shapes. For example, in the case of the islands of ohmic contact layers 55 and 56, the drain electrode 66 and the source electrode may have different shapes. Located below 65, the linear ohmic contact layer may extend below the data line 62.

저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66)이 형성되어 있다. 데이터선(62)은 길게 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 데이터선(62)으로부터 가지 형태로 반도체층(40)의 상부까지 연장되어 있는 소스 전극(65)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가받아 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있고, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 드레인 전극(66)은 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하도록 반도체층(40) 상부에 위치한다.The data line 62 and the drain electrode 66 are formed on the ohmic contacts 55 and 56 and the gate insulating layer 30. The data line 62 extends long and crosses the gate line 22 to define a pixel. The source electrode 65 extending from the data line 62 to the top of the semiconductor layer 40 in the form of a branch is formed. A data line end 68 is formed at the end of the data line 62 to receive a data signal from another layer or the outside and transmit the data signal to the data line 62. The data line end 68 is connected to an external circuit. The width is expanded for The drain electrode 66 is separated from the source electrode 65 and positioned above the semiconductor layer 40 so as to face the source electrode 65 with respect to the gate electrode 26.

드레인 전극(66)은 반도체층(40) 상부의 막대형 패턴과, 막대형 패턴으로부터 연장되어 넓은 면적을 가지며 접촉 구멍(76)이 위치하는 드레인 전극 확장부(67)를 포함한다. 드레인 전극(66)과 같은 층에 같은 물질로 이루어진 결합 전극(69)은 드레인 전극(66)으로부터 분지되어 형성된다. 결합 전극(69)은 제2 부화소 전극(82b)과 중첩하여 결합 용량을 이루도록 형성되어 있다. 그리고 결합 전극(69)은 개구율을 높이고 텍스쳐, 빛샘 등을 방지하기 위해 공통 전극의 절개부(도 3a의 도면부호 92참조)를 따라 형성될 수 있다.The drain electrode 66 includes a rod pattern on the semiconductor layer 40 and a drain electrode extension 67 extending from the rod pattern and having a large area and in which the contact hole 76 is located. A coupling electrode 69 made of the same material on the same layer as the drain electrode 66 is formed branched from the drain electrode 66. The coupling electrode 69 overlaps the second subpixel electrode 82b to form a coupling capacitance. The coupling electrode 69 may be formed along the cutout (see reference numeral 92 of FIG. 3A) of the common electrode to increase the aperture ratio and prevent texture, light leakage, and the like.

이러한 데이터선(62), 데이터선 끝단(68), 소스 전극(65), 드레인 전극(66) 및 결합 전극(69)을 데이터 배선이라고 한다.The data line 62, the data line end 68, the source electrode 65, the drain electrode 66, and the coupling electrode 69 are referred to as data wirings.

데이터 배선(62, 65, 66, 67, 68)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부 막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.The data wires 62, 65, 66, 67, and 68 are preferably made of refractory metals such as chromium, molybdenum-based metals, tantalum and titanium, and a lower resistive material such as a refractory metal and a low resistance material disposed thereon. It may have a multi-layered film structure consisting of an upper film (not shown). Examples of the multilayer film structure include a triple film of molybdenum film, aluminum film, and molybdenum film in addition to the above-described double film of chromium lower film and aluminum upper film or aluminum lower film and molybdenum upper film.

소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 반도체층(40)과 소스 전극(65) 및 반도체층(40)과 드레인 전극(66) 사이에 개재되어 이들 사이에 접촉 저항을 낮추어 주는 역할을 한다.The source electrode 65 overlaps at least a portion of the semiconductor layer 40, and the drain electrode 66 faces the source electrode 65 around the gate electrode 26 and at least partially overlaps the semiconductor layer 40. do. Here, the ohmic contacts 55 and 56 are interposed between the semiconductor layer 40 and the source electrode 65, and the semiconductor layer 40 and the drain electrode 66 to lower the contact resistance therebetween.

데이터선(62), 드레인 전극(66) 및 노출된 반도체층(40) 위에는 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 70 made of an insulating layer is formed on the data line 62, the drain electrode 66, and the exposed semiconductor layer 40. The protective film 70 is an inorganic material made of silicon nitride or silicon oxide, an organic material having excellent planarization characteristics and photosensitivity, or a-Si: C: O formed by plasma enhanced chemical vapor deposition (PECVD). and a low dielectric constant insulating material such as a-Si: O: F. In addition, the passivation layer 70 may have a double layer structure of the lower inorganic layer and the upper organic layer in order to protect the exposed portion of the semiconductor layer 40 while maintaining excellent characteristics of the organic layer.

보호막(70)에는 드레인 전극(66) 및 데이터선 끝단(68)을 각각 드러내는 접촉 구멍(contact hole)(76, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. In the passivation layer 70, contact holes 76 and 78 exposing the drain electrode 66 and the data line end 68 are formed, respectively, and the passivation layer 70 and the gate insulating layer 30 are formed at the gate line end. The contact hole 74 which exposes the 24 is formed.

보호막(70) 위에는 화소의 모양을 따라 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 편광판의 투과축(1)과 약 45도 또는 -45도를 이루는 소정의 간극(gap)(83)에 의해 분리된 제1 부화소 전극(82a)과 제2 부화소 전극(82b)을 포함한다. 여기서, 간극(83)은 편광판의 투과축(1)과 실질적으로 45도를 이루는 부분과 -45도를 이루는 부분을 포함한다. 그리고 제2 부화소 전극(82b)은 실질적으로 V자 사다리꼴 형상을 가지며 화소 영역의 가운데에 배치된다. 제1 부화소 전극(82a)은 화소 영역에서 제2 부화소 전극(82b)을 제외한 부분에 형성된다. 여기서, 제1 또는 제2 부화소 전극(82a, 82b)에는 사선 방향으로 다수의 절개부(미도시) 또는 돌출부(미도시)가 형성될 수도 있다. 화소 전극(82)의 표시 영역은 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열되는 방향에 따라 다수의 도메인으로 분할되고, 이러한 절개부 또는 돌출부와 같은 도메인 분할 수단은 화소 전극(82)을 더 많은 도메인으로 분할하는 역할을 한다. 여기서 도메인이란 화소 전극(82)과 공통 전극(도 2의 도면부호 90 참조) 사이에 형성된 전계에 의해 액정 분자의 방향자가 특정 방향으로 무리를 지어 기울어지는 액정 분자들로 이루어진 영역을 의미한다.The pixel electrode 82 is formed on the passivation layer 70 along the shape of the pixel. The pixel electrode 82 is formed of a first subpixel electrode 82a and a second subpixel electrode separated by a predetermined gap 83 that forms about 45 degrees or -45 degrees with the transmission axis 1 of the polarizing plate. (82b). Here, the gap 83 includes a portion that is substantially 45 degrees with the transmission axis 1 of the polarizing plate and a portion that is -45 degrees. The second subpixel electrode 82b has a substantially V-shaped trapezoidal shape and is disposed in the center of the pixel area. The first subpixel electrode 82a is formed at a portion of the pixel region except for the second subpixel electrode 82b. Here, a plurality of cutouts (not shown) or protrusions (not shown) may be formed in the diagonal direction in the first or second subpixel electrodes 82a and 82b. The display area of the pixel electrode 82 is divided into a plurality of domains according to a direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when an electric field is applied, and such domain division means such as cutouts or protrusions are arranged in the pixel electrode 82. ) Split into more domains. In this case, the domain refers to an area formed of liquid crystal molecules in which the directors of the liquid crystal molecules are inclined in a specific direction by an electric field formed between the pixel electrode 82 and the common electrode (see 90 in FIG. 2).

제1 부화소 전극(82a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되고, 제2 부화소 전극(82b)은 드레인 전극(66)과 직접 연결되지는 않지만 드레인 전극(66)으로부터 연장된 결합 전극(69)에 의해 드레인 전극(66)과 커플링된다. The first subpixel electrode 82a is electrically connected to the drain electrode 66 through the contact hole 76, and the second subpixel electrode 82b is not directly connected to the drain electrode 66. It is coupled with the drain electrode 66 by a coupling electrode 69 extending from 66.

또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이 터선 끝단(88)이 형성되어 있다. 또한, 보호막(70)에는 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)을 드러내는 접촉 구멍(77)이 형성되어 있고, 보호막(70) 위에 접촉 구멍(77)을 통하여 서로 이웃하는 화소 영역에 배치되어 있는 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d)을 연결하는 연결 부재(84)가 형성되어 있다. 여기서, 화소 전극(82), 보조 게이트선 끝단(86), 보조 데이터선 끝단(88) 및 연결 부재(84)는 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 보조 게이트선 및 데이터선 끝단(86, 88)은 게이트선 끝단(24) 및 데이터선 끝단(68)과 외부 장치를 접합하는 역할을 한다.In addition, the auxiliary gate line end 86 and the auxiliary data line end 88, which are connected to the gate line end 24 and the data line end 68, respectively, through the contact holes 74 and 78 on the passivation layer 70. Formed. In addition, the protective film 70 is provided with contact holes 77 exposing the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d, which are adjacent to each other via the contact holes 77 on the protective film 70. The connection member 84 which connects the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d arranged in the pixel area is formed. Here, the pixel electrode 82, the auxiliary gate line end 86, the auxiliary data line end 88, and the connecting member 84 are made of a transparent conductor such as ITO or IZO or a reflective conductor such as aluminum. The auxiliary gate line and data line ends 86 and 88 serve to bond the gate line end 24 and the data line end 68 to an external device.

제1 부화소 전극(82a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가받는다. 제2 부화소 전극(82b)은 전기적으로 부유 상태(floating state)에 있으나, 드레인 전극(66)과 연결되어 있는 결합 전극(69)과 중첩하여 제1 부화소 전극(82a)과 용량성으로 결합하고 있다. 즉, 제1 부화소 전극(82a)에 인가되는 전압에 의하여 제2 부화소 전극(82b)의 전압이 변동하는 상태에 놓여 있다. 이때, 제2 부화소 전극(82b)의 전압은 제1 부화소 전극(82a)의 전압에 비하여 절대값이 낮게 된다. 다만 본 발명에서 제1 부화소 전극(82a)과 제2 부화소 전극(82b)에 인가되는 전압은 이에 한정되지 않으며, 제2 부화소 전극(82b)에 드레인 전극(66)으로부터 데이터 전압이 인가되고, 제1 부화소 전극(82a)이 제2 부화소 전극(82b)과 용량성으로 결합할 수도 있다. The first subpixel electrode 82a is physically and electrically connected to the drain electrode 66 through the contact hole 76 to receive a data voltage from the drain electrode 66. Although the second subpixel electrode 82b is in an electrically floating state, the second subpixel electrode 82b is capacitively coupled to the first subpixel electrode 82a by overlapping the coupling electrode 69 connected to the drain electrode 66. Doing. That is, the voltage of the second subpixel electrode 82b is changed in accordance with the voltage applied to the first subpixel electrode 82a. At this time, the voltage of the second subpixel electrode 82b is lower than the voltage of the first subpixel electrode 82a. However, the voltage applied to the first subpixel electrode 82a and the second subpixel electrode 82b is not limited thereto, and the data voltage is applied to the second subpixel electrode 82b from the drain electrode 66. The first subpixel electrode 82a may be capacitively coupled to the second subpixel electrode 82b.

이와 같이, 하나의 화소 내에서 데이터 전압이 다른 두 부화소 전극(82a, 82b)을 배치하면 두 부화소 전극(82a, 82b)이 서로 보상하여 감마 곡선의 왜곡을 줄임으로써 기준 시야각을 넓힐 수 있다.As such, when two subpixel electrodes 82a and 82b having different data voltages are disposed in one pixel, the two subpixel electrodes 82a and 82b compensate for each other to reduce the distortion of the gamma curve, thereby widening the reference viewing angle. .

화소 전극(82), 보조 게이트선 및 데이터선 끝단(86, 88) 및 보호막(70) 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.An alignment layer (not shown) may be coated on the pixel electrode 82, the auxiliary gate lines, the data line ends 86 and 88, and the passivation layer 70.

이하, 도 2 내지 도 3b를 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치용 공통 전극 표시판 및 이를 포함하는 액정 표시 장치에 대하여 설명한다. 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다. 도 3a는 도 1a의 박막 트랜지스터 표시판과 도 2의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다. 도 3b는 도 3a의 액정 표시 장치를 Ⅲb-Ⅲb'선을 따라 절개한 단면도이다.Hereinafter, a common electrode display panel for a liquid crystal display and a liquid crystal display including the same will be described with reference to FIGS. 2 to 3B. 2 is a layout view of a common electrode display panel for a liquid crystal display according to an exemplary embodiment of the present invention. 3A is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 1A and the common electrode panel of FIG. 2. 3B is a cross-sectional view of the liquid crystal display of FIG. 3A taken along line IIIb-IIIb '.

도 2 내지 도 3b를 참조하면, 유리 등의 투명한 절연 물질로 이루어진 절연 기판(96) 위에 빛샘을 방지하기 위한 블랙 매트릭스(94)와 각 화소에 순차적으로 배열되어 있는 적색, 녹색, 청색의 색필터(98)가 형성되어 있고, 색필터(98) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 도메인 분할 수단(92)을 가지는 공통 전극(90)이 형성되어 있다. 여기서 도메인 분할 수단(92)으로는 절개부 또는 돌출부를 사용할 수 있으며, 이하 설명의 편의를 위하여 절개부로 이루어진 도메인 분할 수단(92)을 이용하여 본 발명을 설명한다.2 to 3B, a black matrix 94 for preventing light leakage on an insulating substrate 96 made of a transparent insulating material such as glass, and red, green, and blue color filters sequentially arranged in each pixel. A 98 is formed, and a common electrode 90 having a domain dividing means 92 formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the color filter 98. It is. Here, the domain dividing means 92 may use a cutout or a protrusion, and for convenience of description, the present invention will be described using the domain dividing means 92 formed of the cutout.

공통 전극(90)은 화소 전극(82)과 마주보며, 편광판의 투과축(1)과 약 45도 또는 -45도를 이루는 소정의 간극(93)에 의해 분리된 제1 부공통 전극(90a)과 제2 부공통 전극(90b)을 포함한다. 여기서 간극(93)은 편광판의 투과축(1)과 실질적으로 45도를 이루는 부분과, 데이터선(62)과 실질적으로 평행한 부분과, 편광판의 투과축(1)과 실질적으로 -45도를 이루는 부분을 포함한다. 본 발명의 일 실시예에서는 도 3a에 도시된 바와 같이, 공통 전극(90)의 간극(93)은 화소 전극(82)의 간극(83)을 따라 형성될 수 있다. 그리고 제2 부공통 전극(90b)은 실질적으로 사다리꼴 형상을 가지며 제2 부화소 전극(82b)과 대응하도록 배치된다. 제1 부공통 전극(90a)은 화소 영역에서 제2 부공통 전극(90b)을 제외한 부분에 제1 부화소 전극(82a)과 대응하도록 배치된다. The common electrode 90 faces the pixel electrode 82 and is separated by a predetermined gap 93 formed between about 45 degrees or about -45 degrees to the transmission axis 1 of the polarizing plate. And a second subcommon electrode 90b. Here, the gap 93 has a portion substantially 45 degrees with the transmission axis 1 of the polarizing plate, a portion substantially parallel with the data line 62, and -45 degrees substantially with the transmission axis 1 of the polarizing plate. It includes the parts that make up. In an exemplary embodiment, as shown in FIG. 3A, the gap 93 of the common electrode 90 may be formed along the gap 83 of the pixel electrode 82. The second sub common electrode 90b has a substantially trapezoidal shape and is disposed to correspond to the second subpixel electrode 82b. The first sub common electrode 90a is disposed to correspond to the first subpixel electrode 82a at a portion of the pixel area except for the second sub common electrode 90b.

제1 부공통 전극(90a)과 제2 부공통 전극(90b)에는 서로 전기적으로 분리되어 서로 다른 공통 전압(Vcom1, Vcom2)이 인가됨으로써, 플리커 및 잔상 문제를 억제할 수 있다. 만약 제1 및 제2 부공통 전극(90b)에 동일한 공통 전압이 인가되는 경우, 제2 부화소 전극(82b)의 데이터 전압이 제1 부화소 전극(82a)의 데이터 전압에 비하여 절대값이 작으면 제2 부화소 전극(82b)과 제2 부공통 전극(90b) 사이의 전계값이 제1 부화소 전극(82a)과 제1 부공통 전극(90a) 사이의 전계값보다 작다. 따라서 제1 부화소 전극(82a)보다 제2 부화소 전극(82b)에 대한 킥백 전압(kick-back voltage)이 크기 때문에 플리커 및 잔상이 발생할 수 있다. 따라서 제2 부공통 전극(90b)에 인가되는 공통 전압(Vcom2)을 제1 부공통 전극(90a)에 인가되는 공통 전압(Vcom1)보다 낮게 함으로써, 전체적으로 플리커 및 잔상을 억제할 수 있다.Since the common voltages Vcom1 and Vcom2 are electrically applied to the first sub-common electrode 90a and the second sub-common electrode 90b and different from each other, the flicker and the afterimage problem may be suppressed. If the same common voltage is applied to the first and second sub common electrodes 90b, the data voltage of the second subpixel electrode 82b is smaller than the data voltage of the first subpixel electrode 82a. In other words, the electric field value between the second subpixel electrode 82b and the second subcommon electrode 90b is smaller than the electric field value between the first subpixel electrode 82a and the first subcommon electrode 90a. Therefore, since the kickback voltage for the second subpixel electrode 82b is greater than that of the first subpixel electrode 82a, flicker and afterimage may occur. Therefore, by making the common voltage Vcom2 applied to the second sub common electrode 90b lower than the common voltage Vcom1 applied to the first sub common electrode 90a, flicker and residual images can be suppressed as a whole.

공통 전극(90)을 이루는 제1 또는 제2 부공통 전극(90a, 90b)에는 편광판의 투과축(1)에 대하여 약 45도 또는 -45도로 경사진 다수의 도메인 분할 수단(92)이 형성될 수 있다.The first or second sub-common electrodes 90a and 90b constituting the common electrode 90 have a plurality of domain dividing means 92 inclined at about 45 degrees or -45 degrees with respect to the transmission axis 1 of the polarizing plate. Can be.

도메인 분할 수단(92)은 오목하게 모따기 모양을 가지는 노치(91)를 가지는데, 이러한 노치(91)는 삼각형 또는 사각형 또는 사다리꼴 또는 반원형의 모양을 가질 수 있으며, 도메인의 경계에 배열되어 있는 액정 분자들은 노치(91)를 통하여 안정적이고 규칙적으로 배열할 수 있어 도메인 경계에서 얼룩이나 잔상이 발생하는 것을 방지할 수 있다.The domain dividing means 92 has a notch 91 which has a concave chamfered shape, which may have a triangular or square or trapezoidal or semicircular shape and is arranged at the boundary of the domain. These can be arranged stably and regularly through the notch 91 to prevent spots or afterimages from occurring at domain boundaries.

공통 전극(90) 위에는 액정 분자들을 배향하는 배항막(미도시)이 도포될 수 있다.An anti-corrosion film (not shown) may be coated on the common electrode 90 to align the liquid crystal molecules.

도 3a에 도시된 바와 같이, 공통 전극(90)의 도메인 분할 수단(92)은 화소 전극(82)을 분할하는 간극(83)과 교대로 배열될 수 있다.As shown in FIG. 3A, the domain dividing means 92 of the common electrode 90 may be alternately arranged with the gap 83 dividing the pixel electrode 82.

도 3b에 도시된 바와 같이, 이와 같은 구조의 박막 트랜지스터 표시판(200)과 공통 전극 표시판(100)을 정렬하여 결합하고 그 사이에 액정층(300)을 형성하여 수직 배향하면 본 발명의 일 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다.As shown in FIG. 3B, when the thin film transistor array panel 200 and the common electrode panel 100 having such a structure are aligned and coupled to each other, the liquid crystal layer 300 is formed therebetween to form a vertical alignment. The basic structure of the liquid crystal display according to the embodiment is made.

액정층(300)에 포함되어 있는 액정 분자는 화소 전극(82)과 공통 전극(90) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)은 화소 전극(82)이 색필터(98)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소는 공통 전극(90)의 도메인 분할 수단(92)과 화소 전극(82)의 간극(83)에 의해 다수의 도메인으로 분할된다. 이때, 화소는 간극(83)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 상하 방향으로 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 다수의 도메인으로 분할된다.The liquid crystal molecules included in the liquid crystal layer 300 have their directors with respect to the thin film transistor array panel 100 and the common electrode display panel 200 without an electric field applied between the pixel electrode 82 and the common electrode 90. It is oriented perpendicularly and has negative dielectric anisotropy. The thin film transistor array panel 100 and the common electrode display panel 200 are aligned such that the pixel electrode 82 accurately overlaps the color filter 98. In this way, the pixel is divided into a plurality of domains by the domain dividing means 92 of the common electrode 90 and the gap 83 of the pixel electrode 82. At this time, the pixel is divided into left and right by the gap 83, but the vertically divided liquid crystals are divided into domains in the vertical direction because the alignment directions of the liquid crystals are different from each other. That is, the pixel is divided into a plurality of domains according to the direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when the electric field is applied.

액정 표시 장치는 이러한 기본 구조에 편광판, 백라이트 등의 요소들을 배치하여 이루어진다.The liquid crystal display device is formed by disposing elements such as a polarizing plate and a backlight on the basic structure.

이 때 편광판(미도시)은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축(1)은 게이트선(22)에 대하여 나란하고 나머지 하나는 이에 수직을 이루도록 배치한다.At this time, the polarizing plate (not shown) is disposed one each on both sides of the basic structure and the transmission axis 1 is arranged to be parallel to the gate line 22 and the other one is perpendicular to it.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인을 분할하는 간극(83) 또는 도메인 분할 수단(92)에 대하여 수직을 이루는 방향으로 기울어지게 된다. 따라서, 각 도메인의 액정은 편광판의 투과축(1)에 대하여 약 45도 또는 -45도로 기울어진다. 이러한 간극(83) 또는 도메인 분할 수단(92) 사이에서 형성되는 측방향 전계(lateral field)가 각 도메인의 액정 배향을 도와주게 된다.When the liquid crystal display device is formed as described above, when an electric field is applied to the liquid crystal, the liquid crystal in each domain is inclined in a direction perpendicular to the gap 83 or the domain dividing means 92 for dividing the domain. Therefore, the liquid crystal of each domain is inclined at about 45 degrees or -45 degrees with respect to the transmission axis 1 of the polarizing plate. A lateral field formed between the gap 83 or the domain dividing means 92 assists the liquid crystal alignment of each domain.

한편, 이러한 구조의 액정 표시 장치에서 제1 부화소 전극(82a)은 박막 트랜지스터를 통하여 화상 신호 전압을 인가 받음에 반하여 제2 부화소 전극(82b)은 드레인 전극 확장부(67)와의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 부화소 전극(82b)의 전압은 제1 부화소 전극(82a)의 전압에 비하여 절대값이 낮게 된다. 이와 같이, 하나의 화소 내에 전압이 다른 두 부화소 전극(82a, 82b)을 배치하 면 두 부화소 전극(82a, 82b)이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다.Meanwhile, in the liquid crystal display having the structure, the first subpixel electrode 82a receives an image signal voltage through the thin film transistor, whereas the second subpixel electrode 82b is capacitively coupled with the drain electrode extension 67. As a result, the voltage of the second subpixel electrode 82b is lower than the voltage of the first subpixel electrode 82a. As such, when two subpixel electrodes 82a and 82b having different voltages are disposed in one pixel, the two subpixel electrodes 82a and 82b compensate for each other to reduce distortion of the gamma curve.

그러면 도 4를 참조하여 제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 결합 관계를 설명한다. 도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이다. Next, a coupling relationship between the first subpixel electrode 82a and the second subpixel electrode 82b will be described with reference to FIG. 4. 4 is a circuit diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3a 및 도 4에서 Clca는 제1 부화소 전극(82a)과 제1 부공통 전극(90a) 사이에서 형성되는 액정 용량을 나타내고, Csta는 제1 부화소 전극(82a)과 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d) 사이에서 형성되는 유지 용량을 나타내고, Cstb는 제2 부화소 전극(82b)과 유지 전극 배선(27, 28, 29a, 29b, 29c, 29d) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 부화소 전극(82b)과 제2 부공통 전극(90b) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이, 즉 제2 부화소 전극(82b)과 결합 전극(69)의 커플링에 의해 형성되는 결합 용량을 나타낸다. In FIGS. 3A and 4, Clca represents a liquid crystal capacitance formed between the first subpixel electrode 82a and the first subcommon electrode 90a, and Csta represents the first subpixel electrode 82a and the sustain electrode wiring 27. , 28, 29a, 29b, 29c, and 29d, respectively, and Cstb is formed between the second subpixel electrode 82b and the sustain electrode wirings 27, 28, 29a, 29b, 29c, and 29d. Retention capacity is indicated. Clcb represents the liquid crystal capacitance formed between the second subpixel electrode 82b and the second subcommon electrode 90b, and Ccp represents between the first subpixel electrode 82a and the second subpixel electrode 82b. The coupling capacitance formed by the coupling of the second subpixel electrode 82b and the coupling electrode 69 is shown.

도 4를 참조하면, 각 화소의 박막 트랜지스터(Q)는 게이트선(G)(22)에 연결되는 제어 단자(또는 게이트 전극(26)), 데이터선(D)(62)에 연결되는 입력 단자(또는 소스 전극(65)), 그리고 액정 축전기(Clca, Clcb) 및 유지 축전기(Cst)에 연결되는 출력 단자(또는 드레인 전극(66))을 가지는 삼단자 소자이다.Referring to FIG. 4, the thin film transistor Q of each pixel is a control terminal (or gate electrode 26) connected to the gate line G 22, and an input terminal connected to the data line D 62. (Or source electrode 65) and an output terminal (or drain electrode 66) connected to liquid crystal capacitors Clca, Clcb and sustain capacitor Cst.

공통 전극(90)의 전압에 대한 제1 부화소 전극(82a)의 전압을 Va라 하고, 제2 부화소 전극(82b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여, If the voltage of the first subpixel electrode 82a with respect to the voltage of the common electrode 90 is Va and the voltage of the second subpixel electrode 82b is Vb, according to the voltage division law,

Vb=Va×[Ccp/(Ccp+Clcb+Cstb)] Vb = Va × [Ccp / (Ccp + Clcb + Cstb)]

이고, Ccp/(Ccp+Clcb+Cstb)는 1보다 작으므로 Vb는 Va에 비하여 작다. 그리 고 Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 제2 부화소 전극(82b)과 결합 전극(69)의 중첩 면적 또는 거리를 조정함으로써 가능하다. 이와 같이 결합 전극(69)의 배치는 다양하게 변형될 수 있다.Since Ccp / (Ccp + Clcb + Cstb) is smaller than 1, Vb is smaller than Va. And by adjusting Ccp, we can adjust the ratio of Vb to Va. The adjustment of Ccp is possible by adjusting the overlapping area or distance of the second subpixel electrode 82b and the coupling electrode 69. As such, the arrangement of the coupling electrode 69 may be variously modified.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치에 의한 데이터 전압의 출력파형을 나타내는 파형도이다. 도 5에 도시된 바와 같이 제1 부공통 전극과 제2 부공통 전극에는 서로 전기적으로 분리되어 서로 다른 공통 전압(Vcom1, Vcom2)이 인가됨으로써 플리커 및 잔상 문제를 억제할 수 있다. 예를 들어 제2 부화소 전극의 데이터 전압이 제1 부화소 전극의 데이터 전압에 비하여 절대값이 작은 경우, 제2 부공통 전극에 인가되는 공통 전압(Vcom2)을 제1 부공통 전극에 인가되는 공통 전압(Vcom1)보다 작게 함으로써 전체적으로 플리커 및 잔상을 억제할 수 있다.5 is a waveform diagram illustrating an output waveform of a data voltage by a liquid crystal display according to an exemplary embodiment of the present invention. As shown in FIG. 5, the first sub-common electrode and the second sub-common electrode may be electrically separated from each other, and different common voltages Vcom1 and Vcom2 may be applied to suppress flicker and afterimage problems. For example, when the data voltage of the second subpixel electrode is smaller than the data voltage of the first subpixel electrode, a common voltage Vcom2 applied to the second subcommon electrode is applied to the first subcommon electrode. By making it smaller than the common voltage Vcom1, flicker and an afterimage can be suppressed as a whole.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상술한 바와 같이 본 발명에 따른 액정 표시 장치에 의하면 플리커 및 잔상 특성이 개선될 수 있는 액정 표시 장치를 구현할 수 있다.As described above, according to the liquid crystal display according to the present invention, a liquid crystal display capable of improving flicker and afterimage characteristics may be implemented.

Claims (7)

제1 절연 기판;A first insulating substrate; 상기 제1 절연 기판 위에 형성된 게이트선;A gate line formed on the first insulating substrate; 상기 게이트선과 절연되어 교차하는 데이터선;A data line insulated from and intersecting the gate line; 서로 다른 전압이 인가되는 제1 및 제2 부화소 전극으로 이루어진 화소 전극;A pixel electrode including first and second subpixel electrodes to which different voltages are applied; 상기 게이트선과 상기 데이터선에 연결되어 상기 화소 전극에 전압을 인가하는 박막 트랜지스터;A thin film transistor connected to the gate line and the data line to apply a voltage to the pixel electrode; 상기 제1 절연 기판에 대향하는 제2 절연 기판; 및A second insulating substrate facing the first insulating substrate; And 상기 제2 절연 기판 위에 형성된 공통 전극으로서, 상기 제1 및 제2 부화소 전극에 각각 대응하여 서로 다른 공통 전압이 인가되는 제1 및 제2 부공통 전극으로 이루어진 공통 전극을 포함하는 액정 표시 장치.And a common electrode formed on the second insulating substrate, the common electrode including first and second sub common electrodes to which different common voltages are respectively applied to the first and second subpixel electrodes. 제1 항에 있어서, According to claim 1, 상기 화소 전극은 제1 간극에 의해 상기 제1 및 제2 부화소 전극으로 분리되고, The pixel electrode is separated into the first and second subpixel electrodes by a first gap, 상기 공통 전극은 제2 간극에 의해 상기 제1 및 제2 부공통 전극으로 분리되고, The common electrode is separated into the first and second sub-common electrodes by a second gap, 상기 제2 간극은 상기 제1 간극을 따라 형성된 액정 표시 장치.And the second gap is formed along the first gap. 제1 항에 있어서, According to claim 1, 상기 공통 전극은 제2 간극에 의해 상기 제1 및 제2 부공통 전극으로 분리되고, The common electrode is separated into the first and second sub-common electrodes by a second gap, 상기 제2 간극은 편광판의 투과축과 실질적으로 45도를 이루는 부분과, 상기 데이터선과 실질적으로 평행한 부분과, 상기 편광판의 투과축과 실질적으로 -45도를 이루는 부분으로 이루어진 액정 표시 장치.And the second gap includes a portion substantially 45 degrees to the transmission axis of the polarizer, a portion substantially parallel to the data line, and a portion substantially to -45 degrees to the transmission axis of the polarizer. 제1 항에 있어서, According to claim 1, 상기 제2 부공통 전극은 실질적으로 사다리꼴 형상을 가지며 화소 영역의 가운데에 배치되고, The second sub-common electrode has a substantially trapezoidal shape and is disposed in the center of the pixel area. 상기 제1 부공통 전극은 상기 화소 영역에서 상기 제2 부공통 전극을 제외한 부분에 형성되는 액정 표시 장치.The first sub common electrode is formed in a portion of the pixel region except for the second sub common electrode. 제1 항에 있어서, According to claim 1, 상기 제2 부화소 전극에 인가되는 전압은 상기 제1 부화소 전극에 인가되는 전압에 비하여 절대값이 낮은 액정 표시 장치.The voltage applied to the second subpixel electrode has a lower absolute value than the voltage applied to the first subpixel electrode. 제5 항에 있어서, The method of claim 5, 제2 부공통 전극에 인가되는 공통 전압은 제1 부공통 전극에 인가되는 공통 전압보다 낮은 액정 표시 장치.The common voltage applied to the second sub common electrode is lower than the common voltage applied to the first sub common electrode. 제1 항에 있어서, According to claim 1, 상기 제1 부화소 전극과 상기 제2 부화소 전극와 용량성으로 결합하는 액정 표시 장치.The liquid crystal display device capacitively couples the first subpixel electrode and the second subpixel electrode.
KR1020060002761A 2006-01-10 2006-01-10 Liquid crystal display KR20070074785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060002761A KR20070074785A (en) 2006-01-10 2006-01-10 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002761A KR20070074785A (en) 2006-01-10 2006-01-10 Liquid crystal display

Publications (1)

Publication Number Publication Date
KR20070074785A true KR20070074785A (en) 2007-07-18

Family

ID=38500028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002761A KR20070074785A (en) 2006-01-10 2006-01-10 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR20070074785A (en)

Similar Documents

Publication Publication Date Title
US10852612B2 (en) Liquid crystal display device
KR101237011B1 (en) Liquid crystal display
US7619694B2 (en) Thin film transistor array panel and manufacturing method thereof
US7777823B2 (en) Thin film transistor array panel
KR101320020B1 (en) Liquid crystal display
KR20090090132A (en) Liquid crystal display
US7916225B2 (en) Liquid crystal display forming a coupling capacitor between a proximate and parallel portion of a drain electrode and a data line
JP2006091890A (en) Liquid crystal display device
JP2005301226A (en) Liquid crystal display and display plate used for the same
US7773165B2 (en) Liquid crystal display
KR20100004302A (en) Liquid crystal display
KR20080101582A (en) Liquid crystal display device
KR20090083753A (en) Liquid crystal display
KR101258218B1 (en) Liquid crystal display
US8675157B2 (en) Thin-film transistor display panel and liquid crystal display including the same
KR20060116580A (en) Liquid crystal display
US9891491B2 (en) Liquid crystal display device
KR20080024697A (en) Liquid crystal display
KR20070074785A (en) Liquid crystal display
KR20060120298A (en) Liquid crystal display
KR20070038332A (en) Liquid crystal display
KR20060083096A (en) Thin film transistor array panel
KR20070026910A (en) Liquid crystal display
KR20130025930A (en) Liquid crystal display
KR20050076402A (en) Liquid crystal display and thin film transistor array panel therefor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination