KR20070073348A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20070073348A
KR20070073348A KR1020060001129A KR20060001129A KR20070073348A KR 20070073348 A KR20070073348 A KR 20070073348A KR 1020060001129 A KR1020060001129 A KR 1020060001129A KR 20060001129 A KR20060001129 A KR 20060001129A KR 20070073348 A KR20070073348 A KR 20070073348A
Authority
KR
South Korea
Prior art keywords
address electrode
electrode group
address
plasma display
data
Prior art date
Application number
KR1020060001129A
Other languages
English (en)
Inventor
노재현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060001129A priority Critical patent/KR20070073348A/ko
Priority to CNA2006101634423A priority patent/CN1959902A/zh
Publication of KR20070073348A publication Critical patent/KR20070073348A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 어드레스 전극(X)으로 공급되는 데이터 펄스의 인가시점을 조절하는 플라즈마 디스플레이 장치에 관한 것으로, 복수의 어드레스 전극을 구비한 플라즈마 디스플레이 패널과 어드레싱(Addressing)을 위한 어드레스 기간에서 상기 어드레스 전극(X)으로 데이터 펄스를 공급하는 데이터 구동부를 포함하고, 상기 복수의 어드레스 전극은 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 나누어지고, 제 1 어드레스 전극 군에 인가되는 데이터 펄스와 제 2 어드레스 전극 군에 인가되는 데이터 펄스의 인가시점은 서로 다른 것을 특징으로 한다.
이러한, 본 발명의 플라즈마 디스플레이 장치는 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 나누어 데이터 펄스의 인가시점을 달리함으로써, 데이터 펄스가 인가되는 시점에서의 커플링(Coupling) 효과가 감소하여 노이즈의 발생이 저감되고, 더욱 나아가서, 전자파(EMI)를 저감시키는 효과가 있다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 종래 플라즈마 디스플레이 장치의 동작을 설명하기 위한 것이다.
도 2는 본 발명에 따른 플라즈마 디스플레이 장치의 구조를 설명하기 위한 것이다.
도 3은 본 발명에 따른 플라즈마 디스플레이 장치의 구동부에 인가되는 구동 파형의 일례를 설명하기 위한 것이다.
도 4a 내지 도 4b는 복수의 어드레스 전극을 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 서로 다른 시점에 데이터 펄스를 인가하는 방법의 일례를 설명하기 위한 것이다.
도 5a 내지 도 5b는 복수의 어드레스 전극을 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 서로 다른 시점에 데이터 펄스를 인가하는 방법의 또 다른 일례를 설명하기 위한 것이다.
도 6a 내지 도 6b는 복수의 어드레스 전극을 제 1 어드레스 전극 군과 제 2 어드레스 전극 군의 서브 어드레스 전극 군에 따라 서로 다른 시점에 데이터 펄스를 인가하는 방법의 일례를 설명하기 위한 것이다.
도 7은 본 발명에 따른 복수의 어드레스 전극에 교번적으로 데이터 펄스를 인가하여 인가 시점을 달리하는 방법을 설명하기 위한 것이다.
도 8a 내지 도 8b는 본 발명에 따라 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 데이터 펄스의 인가시점에 달리하여 측정된 전자파 장해(EMI)의 결과와 종래의 복수의 어드레스 전극에 데이터 펄스를 동시에 인가할 때 측정된 전자파 장해(EMI)를 비교하기 위한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 플라즈마 디스플레이 패널 210 : 데이터 구동부
220 : 스캔 구동부 230 : 서스테인 구동부
본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 보다 상세하게는 어드레스 전극(X)으로 공급되는 데이터 펄스의 인가시점을 조절하는 플라즈마 디스플레이 장치에 관한 것이다.
최근 정보화 사회에서 디스플레이 패널은 시각정보 전달 매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력, 정량화, 고화질화 등의 요건을 충족시켜야 한다. 이러한 요건을 갖는 디스플레 패널은 대표적으로 플라즈마 디스플레이 패널이 있다.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유 하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
이러한 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널의 전극에 구동 펄스를 인가하는 구동부를 포함하여 플라즈마 디스플레이 장치를 형성한다.
이러한, 플라즈마 디스플레이 장치는 격벽으로 구획된 방전 셀 내에서 방전을 발생시켜 화상을 표시하게 되는데, 예를 들면 리셋 방전, 어드레스 방전, 서스테인 방전 등을 이용한다.
한편, 종래의 플라즈마 디스플레이 장치에서는 어드레스 방전을 발생시키기 위해 데이터 펄스를 어드레스 전극(X)으로 인가하는데, 이에 대해 첨부된 도 1을 참조하여 상세히 살펴보면 다음과 같다.
도 1은 종래 플라즈마 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 1을 살펴보면, 종래의 플라즈마 디스플레이 장치에서는 어드레스 기간에서 어드레스 전극(X)으로 공급되는 데이터 펄스의 인가시점을 모두 동일하게 설정한다. 즉, X1 어드레스 전극부터 Xn 어드레스 전극에 t0시점에서 데이터 펄스를 인가한다.
이와 같이, 어드레스 전극(X1 ~ Xn)에 공급되는 데이터 펄스의 인가시점이 동일하면, 각각의 데이터 펄스마다 노이즈(Noise)가 발생한다. 이러한 노이즈는 플라즈마 디스플레이 패널의 정전용량(Capacitance)을 통한 커플링(Coupling)으로 인 해 발생되는 것으로, 데이터 펄스가 급상승하는 시점에서는 상승 노이즈가 발생되고, 데이터 펄스가 급강하하는 시점에서는 하강 노이즈가 발생한다.
이러한 노이즈는 플라즈마 디스플레이 패널에 소정의 구동 전압을 공급하기 위한 구동부의 전기적 손상을 유발시키는 문제점이 있다. 아울러, 이러한 노이즈는 전자파(EMI)의 발생을 증가시키는 문제점이 있다.
상술한 문제점을 해결하기 위해, 본 발명은 데이터 구동부에서 복수의 어드레스 전극으로 데이터 펄스의 인가시점을 달리하여 노이즈의 발생을 저감시키는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한, 본 발명의 플라즈마 디스플레이 장치는 복수의 어드레스 전극을 구비한 플라즈마 디스플레이 패널과 어드레싱(Addressing)을 위한 어드레스 기간에서 상기 어드레스 전극(X)으로 데이터 펄스를 공급하는 데이터 구동부를 포함하고, 상기 복수의 어드레스 전극은 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 나누어지고, 제 1 어드레스 전극 군에 인가되는 데이터 펄스와 제 2 어드레스 전극 군에 인가되는 데이터 펄스의 인가시점은 서로 다른 것을 특징으로 한다.
여기서, 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 각각 포함되는 어드레스 전극의 개수는 대략 동일한 것을 특징으로 한다.
또한, 제 1 어드레스 전극 군과 제 2 어드레스 전극 군은 각각 복수의 서브 어드레스 전극 군으로 더 분할되고, 제 1 어드레스 전극 군의 서브 어드레스 전극 군과 제 2 어드레스 전극 군의 서브 어드레스 전극 군은 각각 하나씩 번갈아가며 배치되는 것을 특징으로 한다.
또한, 제 1 어드레스 전극 군과 제 2 어드레스 전극 군의 서브 어드레스 전극 군은 각각 하나 이상의 어드레스 전극을 포함하는 것을 특징으로 한다.
또한, 제 1 어드레스 전극 군에 인가되는 데이터 펄스와 제 2 어드레스 전극 군에 인가되는 데이터 펄스의 인가시점 간의 차이는 10ns(나노초) 이상 100ns(나노초)이하인 것을 특징으로 한다.
또한, 제 1 어드레스 전극 군에 인가되는 데이터 펄스와 제 2 어드레스 전극 군에 인가되는 데이터 펄스의 인가시점 간의 차이는 대략 30ns(나노초) 이상 50ns(나노초)이하인 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명한다.
도 2는 본 발명에 따른 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(200)과 어드레스 전극(X)에 데이터를 공급하기 위한 데이터 구동부(210)를 포함한다. 또한, 스캔 전극(Y)을 구동하기 위한 스캔 구동부(220)와 서스테인 전극(Z)을 구동하기 위한 서스테인 구동부(230)를 더 포함할 수 있다.
플라즈마 디스플레이 패널(200)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하는 유지 전극이 복수개 형성되고, 스캔 전극(Y) 및 서스테인 전극(Z) 교차되게 복수의 어드레스 전극(X)이 형성된다. 이러한, 복수의 어드레스 전극(X)은 공급되는 데이터의 인가시점에 따라 제 1 어드레스 전극군과 제 2 어드레스 전극군으로 나누어진다.
데이터 구동부(210)는 제 1 어드레스 전극군과 제 2 어드레스 전극군에 각각 서로 다른 시점에 데이터 펄스를 공급한다. 스캔 구동부(212)는 스캔 전극(Y)에 소정의 구동 전압을 공급한다. 서스테인 구동부(230)는 서스테인 전극(Z)에 소정의 구동 전압을 공급한다.
이와 같이, 본 발명에 따른 플라즈마 디스플레이 장치가 데이터 구동부(210), 스캔 구동부(220), 서스테인 구동부(230)를 포함하는 경우의 구동 파형을 첨부된 도 3을 참조하여 살펴보면 다음과 같다.
도 3은 본 발명에 따른 플라즈마 디스플레이 장치의 구동부에 인가되는 구동 파형의 일례를 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 모든 방전 셀 들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다. 또한, 필요에 따라 방전된 셀 내의 벽 전하를 소거하기 위한 소거 기간이 추가되어 구동된다.
리셋 기간의 셋업 기간에서는 도 2에서 상술한 스캔 구동부(220)가 스캔 전극(Y)에 상승 램프파형(Ramp-up)을 공급한다. 이러한, 상승 램프파형에 의해 전화 면의 방전셀 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극(X)과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다.
또한, 스캔 구동부(220)는, 셋다운 기간에서 스캔 전극(Y)에 상승 램프파형을 공급한 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)을 공급한다. 이에 따라, 방전셀 내에 미약한 소거방전을 일으킴으로써 방전셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 방전셀 내에 균일하게 잔류된다.
또한, 어드레스 기간에서, 스캔 구동부(220)는 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 펄스를 스캔 전극(Y)에 공급한다. 이러한 스캔 펄스에 대응하여 도 2에서 상술한 데이터 구동부(210)는 어드레스 전극(X)에 정극성의 데이터 펄스를 공급한다.
이때, 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 이러한 어드레스 방전에 의해 선택된 방전셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이에 따라, 어드레스 기간에서 어드레싱(Addressing)이 이루어진다.
이어서, 어드레스 기간 이후의 서스테인 기간에서, 도 2에서 상술한 스캔 구 동부(220)와 서스테인 구동부(230)는 스캔 전극(Y)과 서스테인 전극(Z) 중 하나 이상에 교번적으로 서스테인 펄스(SUS)를 공급하는 것이다. 이에 따라, 어드레스 방전에 의해 선택된 방전셀은 방전셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
이와 같이 각각의 구동부에서 인가되는 구동 펄스에 따라 플라즈마 디스플레이 패널의 복수의 전극이 구동된다.
여기서, 복수의 어드레스 전극을 하나 이상의 어드레스 전극을 포함하는 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 나누고, 이러한 제 1, 2 어드레스 전극 군에 서로 다른 시점에서 데이터 펄스를 인가하는 방법의 일례를 살펴보면 다음 도 4a 내지 도 4b와 같다.
도 4a 내지 도 4b는 복수의 어드레스 전극을 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 서로 다른 시점에 데이터 펄스를 인가하는 방법의 일례를 설명하기 위한 도면이다.
먼저, 도 4a를 살펴보면 복수의 어드레스 전극은 제 1 어드레스 전극 군(401)과 제 2 어드레스 전극 군(402)으로 나누어진다.
예를 들면, 플라즈마 디스플레이 패널의 어드레스 전극이 총 200개인 경우, 1번 어드레스 전극에서 100번의 어드레스 전극을 제 1 어드레스 전극 군(401)으로 구분하고, 101번 어드레스 전극부터 200번 어드레스 전극을 제 2 어드레스 전극 군(402)으로 구분한다.
이때, 제 1 어드레스 전극 군(401)과 제 2 어드레스 전극 군(402)은 상술한 예와 같이 동일한 어드레스 전극의 개수를 갖는 것이 바람직하다. 그이유로는 제 1 어드레스 전극 군(401)과 제 2 어드레스 전극 군(402)에 포함되는 복수의 어드레스 전극이 동일함으로써 서로 다르게 데이터 펄스를 인가하여 커플링(Coupling) 효과가 감소하여 노이즈의 발생이 저감되기 때문이다.
다음, 도 4b를 살펴보면 제 1 어드레스 전극(401)과 제 2 어드레스 전극 군(402)에는 서로 다른 시점에 데이터 펄스가 인가된다.
예를 들면, 도 4b에 도시된 바와 같이, 제 1 어드레스 전극 군(401)에는 t0의 시점에서 데이터 펄스가 인가된다. 또한, 제 2 어드레스 전극 군(402)에는 t1의 시점에서 데이터 펄스가 인가된다.
이와 같이, 제 1 어드레스 전극 군(401)과 제 2 어드레스 전극 군(402)에 서로 다른 시점에서 데이터 펄스를 인가하는 이유는 데이터 펄스가 인가되는 시점에서의 커플링(Coupling) 효과가 감소하여 노이즈의 발생이 저감되는 것이다. 이렇게 노이즈의 발생이 저감됨에 따라 전자파(EMI)의 발생도 저감된다.
여기서, 제 1 어드레스 전극 군(401)에 인가되는 데이터 펄스와 제 2 어드레스 전극 군(402)에 인가되는 데이터 펄스의 인가시점 간의 차이는 10ns(나노초) 이상 100ns(나노초)이하인 것이 바람직하다. 여기서 더욱 바람직하게는 제 1 어드레스 전극 군(401)에 인가되는 데이터 펄스와 제 2 어드레스 전극 군(402)에 인가되는 데이터 펄스의 인가시점 간의 차이는 30ns(나노초) 이상 50ns(나노초)이하이다.
이와 같이, 제 1 어드레스 전극 군(401)에 인가되는 데이터 펄스와 제 2 어 드레스 전극 군(402)에 인가되는 데이터 펄스의 인가시점 간의 차이를 10ns(나노초) 이상 100ns(나노초)이하로 하는 이유는, 제 1 어드레스 전극 군(401)에 인가되는 데이터 펄스와 제 2 어드레스 전극 군(402)에 인가되는 데이터 펄스의 인가시점 간의 차이를 10ns(나노초)미만으로 하는 경우에는 커플링 효과를 충분히 약화시키지 못하여 노이즈의 발생이 증가하게 되고, 아울러 제 1 어드레스 전극 군(401)에 인가되는 데이터 펄스와 제 2 어드레스 전극 군(402)에 인가되는 데이터 펄스의 인가시점 간의 차이를 100ns(나노초)초과로 하는 경우에는 모든 방전 셀을 어드레싱(Addressing)하기 위한 어드레스 기간의 길이가 과도하게 길어짐으로 인해 전체 구동 시간이 부족해지기 때문이다.
도 5a 내지 도 5b는 복수의 어드레스 전극을 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 서로 다른 시점에 데이터 펄스를 인가하는 방법의 또 다른 일례를 설명하기 위한 도면이다.
먼저, 도 5a를 살펴보면 복수의 어드레스 전극은 A 어드레스 전극 군(501), B 어드레스 전극 군(502), C 어드레스 전극 군(503), D 어드레스 전극 군(504)으로 나누어진다.
예를 들면, 플라즈마 디스플레이 패널에 형성된 어드레스 전극이 총 200개인 경우, 1번 어드레스 전극에서 50번 어드레스 전극을 A 어드레스 전극 군(501)으로 구분하고, 51번 어드레스 전극부터 100번 어드레스 전극을 B 어드레스 전극 군(502)으로 구분하고, 이와 같은 방법으로 101번 어드레스 전극부터 150번 어드레스 전극을 C 어드레스 전극 군(503), 151번 어드레스 전극부터 200번 어드레스 전극을 D 어드레스 전극 군(504)으로 구분한다.
여기서, A 어드레스 전극 군(501)과 C 어드레스 전극 군(503)은 제 1 어드레스 전극 군을 복수의 서브 어드레스 전극 군으로 구분하고, 아울러 B 서브 어드레스 전극 군(502)과 D 서브 어드레스 전극 군(504)은 제 2 어드레스 전극 군을 복수의 서브 어드레스 전극 군으로 구분한다. 즉, 제 1 어드레스 전극 군과 제 2 어드레스 전극 군의 서브 어드레스 전극 군은 각각 하나씩 번갈아가며 배치된다.
이때, 각각의 서브 어드레스 전극 군으로 인가되는 데이터 펄스의 인가시점을 서로 다르게 한다. 즉, 도 5b에 도시된 바와 같이, A 어드레스 전극 군(501)에는 t0의 시점에서 데이터 펄스가 인가된다. 또한, B 어드레스 전극 군(502)에는 t1의 인가시점에서 데이터 펄스가 인가된다. 이와 같은 방식으로 C 어드레스 전극 군(503)에는 t0의 시점에서 데이터 펄스가 인가되고, D 어드레스 전극 군(504)에는 t1의 시점에서 데이터 펄스가 인가된다.
결국, 제 1 어드레스 전극 군의 서브 어드레스 전극 군인 A 어드레스 전극 군(501)과 C 어드레스 전극 군(503)에는 t0의 시점에서 데이터 펄스가 인가되고, 제 2 어드레스 전극 군의 서브 어드레스 전극 군이 B 어드레스 전극 군(502)과 D 어드레스 전극 군(504)에는 t1의 시점에서 데이터 펄스가 인가된다. 각각 하나씩 번갈아가며 배치되어 있는 서브 어드레스 전극 군(501, 502, 503, 504)에 교번적으로 데이터 펄스를 인가한다.
이와 같이, 데이터 펄스의 인가 시점을 달리하여 노이즈를 감소 시킬수 있는데, 이것은 도 4a 내지 도 4b에서 상술하였으므로 생략한다. 한편, 제 1 어드레스 전극군과 제 2 어드레스 전극군은 더욱 세밀하게 복수의 서브 어드레스 전극 군으로 나눌수 있는데, 이러한 일례를 다음과 같은 도 6a 내지 도 6b에서 살펴본다.
도 6a 내지 도 6b는 복수의 어드레스 전극을 제 1 어드레스 전극 군과 제 2 어드레스 전극 군의 서브 어드레스 전극 군에 따라 서로 다른 시점에 데이터 펄스를 인가하는 방법의 일례를 설명하기 위한 도면이다.
먼저, 도 6a를 살펴보면, 복수의 서브 어드레스 전극은 A 어드레스 전극 군(601), B 어드레스 전극 군(602), C 어드레스 전극 군(603), D 어드레스 전극 군(604), E 어드레스 전극 군(605), F 어드레스 전극 군(606), G 어드레스 전극 군(607), H 어드레스 전극 군(608)으로 나눈다.
예를 들면, 플라즈마 디스플레이 패널에 형성된 어드레스 전극이 총 200개 인 경우, 1번 어드레스 전극에서 25번 어드레스 전극을 A 어드레스 전극군(601)으로 구분하고, 26번 어드레스 전극부터 50번 어드레스 전극을 B 어드레스 전극군(602)으로 구분하고, 이와 같은 방법으로 51번 어드레스 전극부터 75번 어드레스 전극을 C 어드레스 전극군(603)으로 구분하고, 76번 어드레스 전극부터 100번 어드레스 전극을 D 어드레스 전극군(604)으로 구분하고, 101번 어드레스 전극에서 125번 어드레스 전극을 E 어드레스 전극군(605)으로 구분하고, 126번 어드레스 전극부터 150번 어드레스 전극을 F 어드레스 전극군(606)으로 구분하고, 151번 어드레스 전극부터 175번 어드레스 전극을 G 어드레스 전극군(607)으로 구분하고, 176번 어드레스 전극부터 200번 어드레스 전극을 H 어드레스 전극군(608)으로 구분한다.
여기서, A 어드레스 전극 군(601)과 C 어드레스 전극 군(603), E 어드레스 전극 군(605), G 어드레스 전극 군(607)은 제 1 어드레스 전극 군을 복수의 서브 어드레스 전극 군으로 구분하고, 아울러 B 서브 어드레스 전극 군(602)과 D 서브 어드레스 전극 군(604), F 어드레스 전극 군(606), H 어드레스 전극 군(608)은 제 2 어드레스 전극 군(606)을 복수의 서브 어드레스 전극 군으로 구분한다. 즉, 제 1 어드레스 전극 군과 제 2 어드레스 전극 군의 서브 어드레스 전극 군은 각각 하나씩 번갈아가며 배치된다.
이때, 각각의 서브 어드레스 전극 군으로 인가되는 데이터 펄스의 인가시점을 서로 다르게 한다. 즉, 도 6b에 도시된 바와 같이, A 어드레스 전극 군(601)에는 t0의 시점에서 데이터 펄스가 인가되고, B 어드레스 전극 군(602)에는 t1의 인가시점에서 데이터 펄스가 인가된다. 이와 같은 방식으로 C 어드레스 전극 군(603)에는 다시 t0의 인가 시점에서 데이터 펄스가 인가되고, D 어드레스 전극 군(604)에는 t1의 인가 시점에서 데이터 펄스가 인가ㄷ되고, E 어드레스 전극 군(605)에는 t0의 시점에서 데이터 펄스가 인가되고, F 어드레스 전극 군(606)에는 t1의 인가시점에서 데이터 펄스가 인가되고, G 어드레스 전극 군(607)에는 다시 t0의 인가 시점에서 데이터 펄스가 인가되고, H 어드레스 전극 군(608)에는 t1의 인가 시점에서 데이터 펄스가 인가된다.
결국, 제 1 어드레스 전극 군의 서브 어드레스 전극 군인 A 어드레스 전극 군(601)과 C 어드레스 전극 군(603), E 어드레스 전극 군(605)과 G 어드레스 전극 군(607)에는 t0의 시점에서 데이터 펄스가 인가되고, 제 2 어드레스 전극 군의 서브 어드레스 전극 군인 B 어드레스 전극 군(602)과 D 어드레스 전극 군(604), F 어 드레스 전극 군(606), H 어드레스 전극 군(608)에는 t1의 시점에서 데이터 펄스가 인가된다. 따라서, 제 1 어드레스 전극 군과 제 2 어드레스 전극 군을 더욱 세밀하게 복수의 서브 어드레스 전극 군으로 나누어, 각각 하나씩 번갈아가며 배치되어 있는 서브 어드레스 전극 군에 교번적으로 데이터 펄스를 인가한다.
여기서, 가장 이상적인 방법은 복수의 어드레스 전극을 전극 군으로 분리하지 않고, 각각의 어드레스 전극을 번갈아 가며 데이터 펄스의 인가 시점을 달리하는 것이다. 이러한 일례를 도 7를 통하여 살펴본다.
도 7은 본 발명에 따른 복수의 어드레스 전극에 교번적으로 데이터 펄스를 인가하여 인가 시점을 달리하는 방법을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 본 발명에 따른 복수의 어드레스 전극에는 교번적으로 인가 시점이 다른 데이터 펄스가 인가된다. 예를 들면, 총 200개의 어드레스 전극(X1 ~ X200)이 플라즈마 디스플레이 패널에 형성된 경우, 홀수의 어드레스 전극(X1, X3, X5... X97, X99)에 데이터 펄스를 동일하게 인가하고, 이러한 홀수의 어드레스 전극에 인가된 데이터 펄스와 인가시점이 다른 데이터 펄스를 짝수의 어드레스 전극(X2, X4, X6....X98, X100)에 동일하게 인가한다.
이상과 같이, 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 분할하여 데이터 펄스의 인가시점을 달리하였다. 이에 따른 전자파가 감소되는 효과를 다음과 같은 도 8a 내지 도 8b를 통하여 살펴본다.
도 8a 내지 도 8b는 본 발명에 따라 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 데이터 펄스의 인가시점에 달리하여 측정된 전자파 장해(EMI)의 결과와 종래의 복수의 어드레스 전극에 데이터 펄스를 동시에 인가할 때 측정된 전자파 장해(EMI)를 비교하기 위한 도면이다.
도 8a에서는 종래에 따른 전자파(EMI)를 측정한 결과를 그래프로 나타내었고, 도 8b에서는 본 발명에 따른 전자파(EMI)를 측정한 결과를 그래프로 나타내었다.
여기 도 8a 내지 도 8b에서는, 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부에서 100㎒에서 200㎒의 주파수를 사용하는 것으로 가정한다.
먼저, 도 8a를 살펴보면, 모든 어드레스 전극에 동일한 시점에서 데이터 펄스를 인가하는 경우에 측정된 전자파(EMI)는 40dBμV/m에서 30dBμV/m의 값을 갖는다.
다음, 도 8b를 살펴보면, 복수의 어드레스 전극을 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 나누고, 이러한 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 서로 다른 시점에서 데이터 펄스를 인가하는 경우에 측정된 전자파(EMI)는 대략 30dBμV/m에서 20dBμV/m의 값을 갖는다. 따라서, 본 발명이 종래에 비해 전자파(EMI)가 대략 5~ 10dBμV/m 정도 낮아지는 효과가 있다.
여기, 도 8b는 도 5a와 같이 복수의 어드레스 전극을 A 어드레스 전극 군과 C 어드레스 전극 군을 서브 어드레스 전극 군으로 포함하는 제 1 어드레스 전극 군과, B 어드레스 전극 군과 D 어드레스 전극 군을 서브 어드레스 전극 군으로 포함하는 제 2 어드레스 전극 군으로 나누고, 이러한 제 1 어드레스 전극 군과 제 2 어드레스 전극 군간의 데이터 펄스의 인가시점의 차이를 40ns(나노초)로 설정한 경우 에 측정된 전자파(EMI)를 나타내고 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이, 본 발명은 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 나누어 데이터 펄스의 인가시점을 달리함으로써, 데이터 펄스가 인가되는 시점에서의 커플링(Coupling) 효과가 감소하여 노이즈의 발생이 저감되고, 더욱 나아가서, 전자파(EMI)를 저감시키는 효과가 있다.

Claims (6)

  1. 복수의 어드레스 전극을 구비한 플라즈마 디스플레이 패널과
    어드레싱을 위한 어드레스 기간에서 상기 어드레스 전극으로 데이터 펄스를 공급하는 데이터 구동부
    를 포함하고,
    상기 복수의 어드레스 전극은 제 1 어드레스 전극 군과 제 2 어드레스 전극 군으로 나누어지고, 상기 제 1 어드레스 전극 군에 인가되는 데이터 펄스와 제 2 어드레스 전극 군에 인가되는 데이터 펄스의 인가시점은 서로 다른 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 어드레스 전극 군과 제 2 어드레스 전극 군에 각각 포함되는 어드레스 전극의 개수는 대략 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 1 어드레스 전극 군과 제 2 어드레스 전극 군은 각각 복수의 서브 어드레스 전극 군으로 더 분할되고,
    상기 제 1 어드레스 전극 군의 서브 어드레스 전극 군과 상기 제 2 어드레스 전극 군의 서브 어드레스 전극 군은 각각 하나씩 번갈아가며 배치되는 것을 특징으 로 하는 플라즈마 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 제 1 어드레스 전극 군과 제 2 어드레스 전극 군의 서브 어드레스 전극 군은 각각 하나 이상의 어드레스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 1 어드레스 전극 군에 인가되는 데이터 펄스와 제 2 어드레스 전극 군에 인가되는 데이터 펄스의 인가시점 간의 차이는 10ns(나노초) 이상 100ns(나노초)이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 1 어드레스 전극 군에 인가되는 데이터 펄스와 제 2 어드레스 전극 군에 인가되는 데이터 펄스의 인가시점 간의 차이는 대략 30ns(나노초) 이상 50ns(나노초)이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060001129A 2006-01-04 2006-01-04 플라즈마 디스플레이 장치 KR20070073348A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060001129A KR20070073348A (ko) 2006-01-04 2006-01-04 플라즈마 디스플레이 장치
CNA2006101634423A CN1959902A (zh) 2006-01-04 2006-12-03 等离子显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060001129A KR20070073348A (ko) 2006-01-04 2006-01-04 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20070073348A true KR20070073348A (ko) 2007-07-10

Family

ID=38071523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060001129A KR20070073348A (ko) 2006-01-04 2006-01-04 플라즈마 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20070073348A (ko)
CN (1) CN1959902A (ko)

Also Published As

Publication number Publication date
CN1959902A (zh) 2007-05-09

Similar Documents

Publication Publication Date Title
CN1787051B (zh) 等离子显示设备及其驱动方法
CN100426350C (zh) 等离子显示设备及其驱动方法
KR20070000418A (ko) 플라즈마 디스플레이 패널 구동 방법
CN100426349C (zh) 等离子显示装置及其驱动方法
KR101108475B1 (ko) 플라즈마 디스플레이 장치
KR20040050877A (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100774909B1 (ko) 플라즈마 디스플레이 패널의 구동방법
CN100487769C (zh) 等离子显示设备及其驱动方法
EP1835481A2 (en) Method of driving plasma display apparatus
KR100726640B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
JP2004326074A (ja) プラズマディスプレイパネル及びその駆動方法
KR20030083363A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603662B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR20070037272A (ko) 플라즈마 표시장치 및 그 구동방법
KR20070073348A (ko) 플라즈마 디스플레이 장치
JP3662239B2 (ja) プラズマディスプレイ装置の駆動方法
KR100738818B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100726956B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100800435B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100602276B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100738586B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100579934B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100681034B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100681009B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination