KR20070071200A - 화소의 액정 커패시턴스를 계산하는 시뮬레이션 알고리즘 - Google Patents

Abstract

본 발명은 시간 경과와 박막트랜지스터를 통한 화소 인가전압에 따라 매 시간 변화되는 액정 커패시턴스 계산을 위한 시뮬레이션 알고리즘에 관한 것으로, 액정의 초기 분자배열로부터 액정 커패시턴스를 계산하는 제1단계와; 상기 액정 커패시턴스를 이용하여 상기 제1단계로부터 경과된 시간동안의 박막트랜지스터의 드레인전류, 화소 충전량 및 화소 인가전압의 증가분을 계산하는 제2단계와; 상기 제2단계로부터 경과된 시간동안 변화된 화소 인가전압에 따른 액정분자배열 및 액정 커패시턴스를 재계산하는 제3단계를 포함하여 이루어지며, 상기 제2단계와 제3단계는 반복적으로 수행되는 것을 특징으로 한다.

액정, 배열, 액정 커패시턴스, 화소, 드레인전류

Description

화소의 액정 커패시턴스를 계산하는 시뮬레이션 알고리즘{SIMULATION ALGORITHM FOR CALCULATING LIQUID CRYSTAL CAPACITANCE OF PIXEL}

도1은 액정표시장치에 배열된 단위 화소를 나타낸 도면.

도2는 본 발명에 따른 시뮬레이션 알고리즘에 있어서, 액정 커패시턴스 및 박막트랜지스터의 복수 전극간 커플링 커패시턴스의 시간에 따른 변화를 나타낸 도면.

도3은 본 발명에 따른 시뮬레이션 알고리즘을 용이하게 설명하기 위한 단위 화소를 나타낸 도면.

도4는 본 발명에 따른 액정 커패시턴스 계산을 위한 시뮬레이션 알고리즘을 순서대로 나열한 도면.

***도면의 주요 부분에 대한 부호의 설명***

Cpix: 액정 커패시턴스 Id: 드레인전류

본 발명은 화소의 액정 커패시턴스를 다른 소자와의 시간 경과에 따른 동적 관계를 고려하여 정밀하게 계산할 수 있는 액정 커패시턴스 계산을 위한 시뮬레이 션 알고리즘(simulation algorithm)에 관한 것이다.

평판 표시장치는 전기신호 형태의 정보를 시각 형태의 정보로 전환시켜 전달하는 매체로서 최근 그 중요성이 더 한층 강조되고 있으며, 이 중 액정표시장치는 시인성이 우수하고, 낮은 소비전력 및 선명한 화질로 인해 널리 사용되고 있다.

액정표시장치는 액정의 전계 이방성과 광학 이방성을 이용한 장치로서, 합착된 두 기판 사이에 액정층을 형성하고, 그 액정층의 액정배열을 전계로 조절하여 광투과율을 바꿈으로써, 화상을 구현하는 장치이다.

액정표시장치는 박막트랜지스터 어레이 기판과 컬러필터 기판을 일정한 셀-갭으로 합착하고, 그 셀-갭에 액정층을 형성한 액정패널과, 그 액정패널을 구동시켜 화상이 구현되도록 하는 구동부를 포함하여 구성된다.

상기 박막트랜지스터 어레이 기판 상에는 종횡으로 복수의 게이트라인과 데이터라인이 배열되고, 상기 게이트라인과 데이터라인이 수직 교차하면서 구획하는 복수의 영역들은 화소로 정의된다. 상기 화소는 화상을 구현하는 최소 단위가 된다.

도1은 액정표시장치에 배열된 단위 화소를 나타낸 도면이다.

도1을 참조하면, 박막트랜지스터 어레이 기판에는 게이트라인(GL1,GL2)이 배열되고, 그 게이트라인(GL1,GL2)에 수직하여 데이터라인(DL)이 배열된다.

상기 게이트라인(GL1,GL2)과 데이터라인(DL)의 교차에 의해 구획된 화소에는 상기 게이트라인(GL1,GL2) 및 데이터라인(DL)과 전기적으로 접속되는 박막트랜지스터(T1)가 구비된다.

상기 박막트랜지스터(T1)는 상기 게이트라인(GL1,GL2)을 통해 인가되는 주사신호에 의해 턴-온되며, 그 박막트랜지스터(T1)가 턴-온된 동안 화소는 데이터라인(DL)을 통해 데이터전압을 인가받는다.

이 데이터전압은 박막트랜지스터(T1)의 드레인전극을 통해 인가되어 소스전극으로 출력된다. 이 데이터전압은 컬러필터 기판에 형성된 공통전극(미도시)에 인가된 공통전압과 일정한 전압차를 형성하며, 이 전압차에 의해 액정의 배열이 변화된다. 액정은 자체적으로 일정한 유전율을 갖는 물질로서, 데이터전압과 공통전압의 전압차에 따른 전압을 충전하여 배열상태를 1프레임동안 유지하게 된다. 이때, 전압의 충전량은 액정의 유전율에 따라 달라진다. 그런데, 액정의 유전율은 고정된 값이 아니라, 배열상태에 따라 달라지기 때문에 고정된 값을 산출할 수 없다.

또한, 상기 액정 커패시턴스(Cpix)는 상기 박막트랜지스터(T1)의 상태에 따라 인가되는 전압이 달라지게 되면, 그에 따라 액정 배열도 달라지고, 결과적으로 액정 커패시턴스(Cpix)도 달라진다.

정밀한 회로 해석을 위해서는 액정에 인가되는 전압 파형을 정확하게 시뮬레이션할 수 있어야 하지만, 현재 액정 커패시턴스(Cpix)를 계산하는 방법은 실시간으로 변하는 여러 요인을 고려하지 않고 계산되기 때문에 정밀한 액정 커패시턴스(Cpix)의 산출이 어렵다.

즉, 액정을 고정된 상태로 가정하고, 액정의 장축 및 단축의 유전율만을 고려하여 액정 커패시턴스(Cpix)을 계산하기 때문에 박막트랜지스터(T1)에 따른 전압 변화는 고려되지 않는다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 시간과 박막트랜지스터의 전압 변화에 따른 액정 인가전압을 실시간으로 계산할 수 있는 시뮬레이션 알고리즘을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 커패시턴스 계산을 위한 시뮬레이션 알고리즘은 액정의 초기 분자배열로부터 액정 커패시턴스를 계산하는 제1단계와; 상기 액정 커패시턴스를 이용하여 상기 제1단계로부터 경과된 시간동안의 박막트랜지스터의 드레인전류, 화소 충전량 및 화소 인가전압의 증가분을 계산하는 제2단계와; 상기 제2단계로부터 경과된 시간동안 변화된 화소 인가전압에 따른 액정분자배열 및 액정 커패시턴스를 재계산하는 제3단계를 포함하여 이루어지며, 상기 제2단계와 제3단계는 반복적으로 수행되는 것을 특징으로 한다.

도2는 본 발명에 따른 시뮬레이션 알고리즘에 있어서, 액정 커패시턴스 및 박막트랜지스터의 복수 전극간 커플링 커패시턴스의 시간에 따른 변화를 나타낸 도면이다.

도면은 일반적인 트위스티드 네마틱(twisted nematic: TN)모드의 액정표시장치에서 화소에 5V의 전압 펄스를 인가했을 때의 액정 커패시턴스(Cpix)를 시뮬레이션한 데이터이다.

도3은 본 발명에 따른 시뮬레이션 알고리즘을 용이하게 설명하기 위한 단위 화소를 나타낸 도면이다.

액정 커패시턴스(Cpix)는 화소에 구비된 박막트랜지스터(T11)에 인가되는 전압과 시간에 따라 변하는 값이므로, 액정 커패시턴스(Cpix)를 좀 더 능동적이고, 정밀하게 계산하기 위하여 도시한 바와 같이 박막트랜지스터(T11)의 각 전극간 커플링(coupling) 커패시턴스를 매 시간 재계산하여야 한다.

상기한 바와 같이, 시간과 인가 전압에 따라 액정은 매 시간 분자배열이 달라지고, 이에 따라 액정 커패시턴스(Cpix)도 달라진다. 이어서, 매 시점마다 박막트랜지스터(T11)의 부하(load), 즉, 액정 커패시턴스(Cpix)가 달라지기 때문에 화소의 충전 및 방전 특성이 달라진다. 즉, 상기 박막트랜지스터(T11)의 드레인전극과 소스전극을 흐르는 드레인전류(Id)도 매 시간 변하게 된다.

이와 같이, 시간 경과와 매 시간 달라지는 액정 커패시턴스(Cpix)와 드레인전류(Id)는 서로 영향을 미치며, 각각 매 시간 달라지기 때문에 액정 커패시턴스(Cpix)와 박막트랜지스터(T11)의 소스전극 인가전압(또는, 화소 인가전압)을 서로 반복적으로 동적 계산을 하는 것이 필요하다.

특히, 누적응답 특성을 보이는 액정표시장치에 비해 매우 빠른 응답특성을 보이는, 예를 들어, 임펄스 구동방식을 적용한 액정표시장치에 있어서, 이러한 액정 커패시턴스(Cpix)와 박막트랜지스터(T11)의 상호 커플링 특성을 반영하지 않을 경우 실제와 많은 특성의 차이를 보일 수 있기 때문에 정밀한 회로 해석은 더욱 어려워진다.

도4는 본 발명에 따른 액정 커패시턴스 계산을 위한 시뮬레이션 알고리즘을 순서대로 나열한 도면이다.

도면에 도시된 바와 같이, 먼저, 액정의 초기 분자배열로부터 액정 커패시턴스(Cpix)를 계산한다. 이 시점은 아직 액정표시장치를 구동시키기 전 단계로서 액정이 배열된 초기상태에서 기본값을 계산한다.

다음으로, t1시간 경과 후 상기 액정 커패시턴스(Cpix)로 △t1동안의 박막트랜지스터의 드레인전류(Id), 화소의 충전량 및 화소 인가전압의 증가분을 계산한다.

상기 화소 인가전압의 증가분은 상기 박막트랜지스터(T11)의 게이트전극에 인가되던 주사신호의 전압이 저전위로 천이되면서 화소 인가전압도 함께 일정분만큼 전압강하가 일어나는 것으로, 더욱 자세하게는 상기 박막트랜지스터(T11)의 게이트-소스간 커패시턴스에 의해 게이트전극 측의 전압 변화에 따라 소스전극 측의 화소 인가전압도 커플링되어 강하되는 것이다. 이를 킥백(kick-back) 전압이라고도 한다.

이번 단계는 초기에 계산된 액정 커패시턴스(Cpix)를 이용하여 다른 값들을 계산하는 단계이다.

다음으로, t2시간 경과 후 △t2동안 변화된 화소 인가전압에 따른 액정 분자배열 및 액정 커패시턴스(Cpix)를 재계산한다.

액정 커패시턴스(Cpix)는 시간 경과와 박막트랜지스터의 부하 변화에 의해 화소에 인가되는 전압에 따라 매 시점마다 달라지므로, t2시간 경과 후 다시 액정 커패시턴스(Cpix)를 계산하게 된다.

상기와 같이, 상호 작용하는 액정 커패시턴스(Cpix)와 박막트랜지스터의 소 스전극을 통해 인가되는 화소 인가전압을 시간 경과에 따라 주기적으로 서로 반복적으로 계산함으로써, 액정 커패시턴스(Cpix)를 실제에 가깝게 계산할 수 있다.

상술한 바와 같이, 본 발명에 따른 화소의 액정 커패시턴스를 계산하기 위한 시뮬레이션 알고리즘은 박막트랜지스터를 통한 화소 인가전압과 액정 커패시턴스를 시간 경과에 따라 서로 반복적으로 계산하기 때문에 정확한 액정 커패시턴스 계산에 의해 액정표시장치의 정밀한 회로 해석이 가능하다.

Claims (3)

1. 액정의 초기 분자배열로부터 액정 커패시턴스를 계산하는 제1단계;

   상기 액정 커패시턴스를 이용하여 상기 제1단계로부터 경과된 시간동안의 박막트랜지스터의 드레인전류, 화소 충전량 및 화소 인가전압의 증가분을 계산하는 제2단계; 및

   상기 제2단계로부터 경과된 시간동안 변화된 화소 인가전압에 따른 액정분자배열 및 액정 커패시턴스를 재계산하는 제3단계를 포함하여 이루어지며, 상기 제2단계와 제3단계는 반복적으로 수행되는 것을 특징으로 하는 액정 커패시턴스 계산을 위한 시뮬레이션 알고리즘.
2. 제 1 항에 있어서, 상기 화소 인가전압은 상기 박막트랜지스터의 소스전극을 통해 인가되는 데이터전압인 것을 특징으로 하는 액정 커패시턴스 계산을 위한 시뮬레이션 알고리즘.
3. 제 1 항에 있어서, 상기 화소 인가전압의 증가분은 박막트랜지스터의 게이트-소스간 커패시턴스에 따른 킥백(kick-back) 전압인 것을 특징으로 하는 액정 커패시턴스 계산을 위한 시뮬레이션 알고리즘.

Images