KR20070071175A - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070071175A KR20070071175A KR1020050134398A KR20050134398A KR20070071175A KR 20070071175 A KR20070071175 A KR 20070071175A KR 1020050134398 A KR1020050134398 A KR 1020050134398A KR 20050134398 A KR20050134398 A KR 20050134398A KR 20070071175 A KR20070071175 A KR 20070071175A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- region
- photodiode
- planarization layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000010410 layer Substances 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 238000012546 transfer Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000007667 floating Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 포토다이오드를 감싸도록 콘택 플러그를 형성함으로써 인접한 픽셀간의 크로스토크 현상을 방지하여 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것으로서, 소자 격리영역과 액티브 영역으로 정의된 반도체 기판의 소자 격리영역에 형성되는 소자 격리막과, 상기 반도체 기판의 액티브 영역에 일정한 간격을 갖고 상기 소자 격리막에 의해 격리되는 포토다이오드 영역과, 상기 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 층간 절연막을 관통하여 상기 각 포토다이오드 영역의 주위에 형성되는 콘택 플러그와, 상기 콘택 플러그를 포함한 반도체 기판의 전면에 형성되는 제 1 평탄화층과, 상기 제 1 평탄화층상에 상기 포토다이오드 영역과 대응되게 일정한 간격을 갖고 형성되는 다수의 칼라 필터층과, 상기 각 칼라필터층을 포함한 반도체 기판의 전면에 형성되는 제 2 평탄화층과, 상기 제 2 평탄화층상에 상기 각 포토다이오드 영역과 대응되게 형성되는 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
포토다이오드, 콘택 플러그, 크로스토크, 층간 절연막, 이미지 센서
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도
도 4는 본 발명에 의한 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃
도 5는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도
도 6a 내지 도 6f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
201 : 반도체 기판 202 : 소자 격리막
203 : 포토다이오드 영역 204 : 층간 절연막
205 : 콘택홀 206 : 콘택 플러그
207 : 제 1 평탄화층 208 : 컬러 필터층
209 : 제 2 평탄화층 210 : 마이크로렌즈
본 발명은 이미지 센서 및 그 제조방법에 관한 것으로, 특히 인접한 픽셀간의 크로스토크를 방지하도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또 한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있 다.
한편, CMOS 이미지 센서에 있어서 포토다이오드는 각 파장에 따라 입사되는 광을 전기적 신호로 변환해 주는 도입부로써 이상적인 경우는 모든 파장대에서 광전하생성율(Quantum Efficiency)이 1인 경우로 입사되는 광을 모두 집속하는 경우이기 때문에 이를 달성하기 위한 노력이 진행되고 있다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다.
여기서, 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 트랜스퍼 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된 다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
일반적인 로우와 컬럼으로 정렬된 밀집된 다수의 화소로 구성된 이미지 센서는, 외부에서부터 빛을 감지해서 광전자를 생성하는 포토 다이오드(PD), 상기 포토 다이오드로부터 생성된 전하를 전달하는 플로팅 확산영역(FD), 상기 포토 다이오드(PD)와 플로팅 확산 영역(FD) 사이에서 포토 다이오드(PD)로부터 생성된 전하를 플로팅 확산영역(FD)으로 전달하는 트랜스퍼 트랜지스터(Tx 등을 포함하고 있다.
상기와 같이 구성된 씨모스 이미지 센서의 동작의 순서를 간단히 설명하면,
먼저, 리셋 트랜지스터(Rx)가 ON 되면서 출력 플로팅 확산 노드(output floating diffusion node)의 포텐셜(potential)이 VDD가 된다. 이때 기준 값(reference value)을 검출(detection)하게 된다.
이어, 이미지 센서 외부에서 수광부인 포토다이오드(PD)에 빛이 입사하게 되 면 이에 비례하여 EHP가 생성된다.
그리고 상기 포토다이오드(PD)에서 생성된 신호전하에 의하여 트랜스퍼 트랜지스터(Tx)의 소오스 노드(source node)의 포텐셜이 생성된 신호전하의 양에 비례하게 변화한다.
이어, 상기 트랜스퍼 트랜지스터(Tx)가 ON이 되면 축적된 신호 전하는 플로팅 확산영역(FD)으로 전달되게 되며 전달된 신호 전하량에 비례하게 출력 플로팅 확산 노드의 포텐셜이 변하며 동시에 드라이브 트랜지스터(Dx)의 게이트 바이어스(gate bias)가 변화하게 된다. 이는 결국 드라이브 트랜지스터(Dx)의 소오스 포텐셜의 변화를 초래하게 된다.
이때 셀렉트 트랜지스터(Sx)가 ON 스테이트(state)가 되면 컬럼쪽으로 데이터가 리드 아웃(read out)되게 된다.
그리고 리셋 트랜지스터(Rx)가 ON 되면서 출력 플로팅 확산 노드의 포텐셜이 VDD가 된다. 이러한 과정이 반복되게 된다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 씨모스 이미지 센서를 설명하면 다음과 같다.
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 소자 격리영역과 액티브 영역으로 정의된 반도체 기판(101)의 소자 격리영역에 형성되는 소자 격리막(102)과, 상기 반도체 기판(101)의 액티브 영역에 형성되는 포토다이오드 영역(103)과, 상기 포토다이오드 영역(103)을 포함한 반도체 기판(101)의 전면에 형성되는 층간 절연막(104)과, 상기 제 1 층간 절연막(104)에 형성되는 제 1 평탄화층(105)과, 상기 제 1 평탄화층(105)상에 상기 각 포토다이오드 영역(103)과 대응되게 형성되는 R,G,B의 칼라 필터층(106)과, 상기 각 칼라 필터층(106)을 포함한 반도체 기판(101)의 전면에 형성되는 제 2 평탄화층(107)과, 상기 제 2 평탄화층(107)상에 상기 각 칼라 필터층(106)과 대응되게 형성되는 마이크로렌즈(108)가 형성된다.
여기서, 상기 반도체 기판(101)의 액티브 영역에는 각종 트랜지스터(도시되지 않음) 및 금속배선(도시되지 않음)들이 형성되어 있다.
상기와 같이 구성된 종래 기술에 의한 씨모스 이미지 센서는 포토 다이오드 영역(103)의 상부에는 적색(R)/녹색(G)/청색(B) 신호를 각각 나누어서 받기 위해서 색깔별로 컬러 필터층(1076)이 형성되고 보다 많은 빛을 받아들이기 위해서 마이크로렌즈(108)가 수광부 최상단에 형성된다.
이러한 각 신호는 복수의 금속배선으로 수광부 외부에 만들어진 이미지 처리회로와 연결되고 신호처리 과정을 거쳐서 하나의 상으로 재조합 된다.
최근 반도체 기술의 발전과 더불어 0.18㎛, 0.13㎛ 기술이 개발됨에 따라 픽셀의 크기가 더욱 감소하는 추세이다.
이러한 픽셀의 크기가 작아지면서 포화전압, 빛에 대한 민감도 등이 열화 되는 문제가 대두되고 있으며, 그 중에서도 특히 인접 픽셀간의 크로스토크(Crosstalk)의 현격한 증가가 발생된다.
따라서 인접 픽셀간의 크로스토크는 픽셀의 색도 구분 능력을 감소시켜 결국에는 이미지 센서의 성능을 저하시키는 원인이 된다.
이러한 크로스토크 현상을 피하기 위해서는 픽셀에서의 수광부인 포토다이오드끼리의 간격을 넓혀야 한다.
그러나, 픽셀의 크기가 고정되어 있을 땐 간격을 넓힐 수가 없기 때문에 포토 다이오드의 면적을 줄여야 하며, 이는 이미지 센서의 포화전압 특성을 저하시키는 또 다른 문제점을 발생시키고 픽셀의 고 집적화에 방해 요소로 작용한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 포토다이오드를 감싸도록 콘택 플러그를 형성함으로써 인접한 픽셀간의 크로스토크 현상을 방지하여 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 소자 격리영역과 액티브 영역으로 정의된 반도체 기판의 소자 격리영역에 형성되는 소자 격리막과, 상기 반도체 기판의 액티브 영역에 일정한 간격을 갖고 상기 소자 격리막에 의해 격리되는 포토다이오드 영역과, 상기 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 층간 절연막을 관통하여 상기 각 포토다이오드 영역의 주위에 형성되는 콘택 플러그와, 상기 콘택 플러그를 포함한 반도체 기판의 전면에 형성되는 제 1 평탄화층과, 상기 제 1 평탄화층상에 상기 포토다이오드 영역과 대응되게 일정한 간격을 갖고 형성되는 다수의 칼라 필터층과, 상기 각 칼라필터층을 포함한 반도체 기판의 전면에 형성되는 제 2 평탄화층과, 상기 제 2 평탄화층상에 상기 각 포토다이오드 영역과 대응되게 형성되는 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 소자 격리영역과 액티브 영역으로 정의된 반도체 기판의 소자 격리영역에 소자 격리막을 형성하는 단계와, 상기 반도체 기판의 액티브 영역에 일정한 간격을 갖고 상기 소자 격리막에 의해 격리되는 다수의 포토다이오드 영역을 형성하는 단계와, 상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 각 포토다이오드 영역의 인접한 상기 소자 격리막의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 다수의 콘택홀을 형성하는 단계와, 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그를 포함한 반도체 기판의 전면에 제 1 평탄화층을 형성하는 단계와, 상기 제 1 평탄화층상에 상기 포토다이오드 영역과 대응되게 일정한 간격을 갖도록 다수의 칼라 필터층을 형성하는 단계와, 상기 각 칼라필터층을 포함한 반도체 기판의 전면에 제 2 평탄화층을 형성하는 단계와, 상기 제 2 평탄화층상에 상기 각 포토다이오드 영역과 대응되게 다수의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 설명하면 다음과 같다.
도 4는 본 발명에 의한 씨모스 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
본 발명에 의한 4T형 CMOS 이미지 센서의 단위화소(200)는, 도 4에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드 영역(PD)이 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(120, 130, 140, 150)이 형성된다.
즉, 상기 게이트 전극(120)은 트랜스퍼 트랜지스터의 게이트 전극이고, 상기 게이트 전극(130)은 리셋 트랜지스터의 게이트 전극이며, 상기 게이트 전극(140)은 드라이브 트랜지스터의 게이트 전극이고, 상기 게이트 전극(150)은 셀렉트 트랜지스터의 게이트 전극이 된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(120, 130, 140, 150) 하측 및 상기 포토다이오드 영역(PD)을 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
또한, 상기 각 포토다이오드 영역(PD)의 둘레에는 인접한 픽셀간의 크로스토크 현상을 방지하기 위하여 콘택 플러그(206)가 형성되어 있다.
여기서, 상기 콘택 플러그(206)는 액티브 영역이나 각 게이트 전극을 금속배선과 연결하기 위해 형성되는 금속 플러그로 이루어져 있다.
한편, 본 발명의 실시예에서 4T형 씨모스 이미지 센서를 설명하고 있지만, 이에 한정하지 않고 3T형 트랜지스터나 그 밖의 어떤 씨모스 이미지 센서에도 적용할 수 있다.
도 5는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 5에 도시한 바와 같이, 소자 격리영역과 액티브 영역으로 정의된 p형 반 도체 기판(201)의 소자 격리영역에 형성되는 소자 격리막(202)과, 상기 반도체 기판(201)의 액티브 영역에 형성되는 포토다이오드 영역(203)과, 상기 반도체 기판(201)의 전면에 형성되는 층간 절연막(204)과, 상기 층간 절연막(204)에 상기 포토다이오드 영역(203) 사이의 반도체 기판(201) 표면이 소정부분 노출되도록 형성되는 콘택홀(205)과, 상기 콘택홀(205) 내부에 형성되어 상기 인접한 포토다이오드 영역(203)간의 크로스토크를 방지하기 위한 콘택 플러그(206)와, 상기 콘택 플러그(206)를 포함한 반도체 기판(201)의 전면에 형성되는 제 1 평탄화층(207)과, 상기 제 1 평탄화층(207)상에 상기 포토다이오드 영역(203)과 대응되게 형성되는 적색(R), 녹색(G), 청색(B)의 칼라 필터층(208)과, 상기 각 칼라필터층(208)을 포함한 반도체 기판(201)의 전면에 형성되는 제 2 평탄화층(209)과, 상기 제 2 평탄화층(209)상에 상기 각 칼라필터층(208)과 대응되게 형성되는 다수의 마이크로렌즈(210)를 포함하여 구성된다.
여기서, 상기 콘택 플러그(206)는 상기 각 칼라 필터층(208)의 경계 부분과 대응되게 형성된다.
도 6a 내지 도 6f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정 단면도이다.
도 6a에 도시한 바와 같이, p++형 반도체 기판(201)에 에피택셜 공정을 실시하여 P-형 에피층(도시되지 않음)을 형성한다. 여기서, 상기 반도체 기판(201)으로는 단결정 실리콘 기판 등이 사용될 수 있다.
이어, 액티브 영역을 정의하기 위해 상기 반도체 기판(201)의 소자 격리 영역에 소자 분리막(202)을 형성한다. 여기서, 상기 소자 격리막(202)은 STI(shallow trench isolation) 공정 또는 LOCOS(local oxidation of Silicon) 공정 등에 의해 형성된다.
도 6b에 도시한 바와 같이, 상기 반도체 기판(201)의 액티브 영역에 저농도 n형 불순물 이온을 주입하여 상기 반도체 기판(201)의 표면내에 포토다이오드 영역(203)을 형성한다.
도 6c에 도시한 바와 같이, 상기 반도체 기판(201)의 전면에 층간 절연막(204)을 형성하고, 포토 및 식각 공정을 통해 상기 소자 격리막(202)의 표면이 소정부분 노출되도록 상기 층간 절연막(204)을 선택적으로 제거하여 콘택홀(hole)(205)을 형성한다.
여기서, 상기 층간 절연막(204)은 USG(Undoped Silicate Glass)과 같은 산화막을 사용한다.
도 6d에 도시한 바와 같이, 상기 콘택홀(205)을 포함한 반도체 기판(201)의 전면에 금속막을 형성하고, 상기 금속막의 전면에 에치백 또는 CMP 등의 평탄화 공정을 실시하여 상기 콘택홀(205) 내부에 콘택 플러그(206)를 형성한다.
여기서, 상기 콘택 플러그(206)는 인접한 포토다이오드 영역(203)으로 빛이 들어가는 것을 방지하기 위한 것으로서, 알루미늄 등의 불투명 금속막으로 이루어져 있다.
도 6e에 도시한 바와 같이, 상기 콘택 플러그(206)를 포함한 반도체 기판 (201)의 전면에 제 1 평탄화층(207)을 형성하고, 상기 제 1 평탄화층(207)상에 청색, 적색, 녹색의 가염성 레지스트층을 각각 도포한 후, 노광 및 현상 공정을 진행하여 각각의 파장대별로 빛을 필터링하는 R,G,B의 칼라 필터층(208)을 형성한다.
도 6f에 도시한 바와 같이, 상기 각 칼라필터층(208)을 포함한 반도체 기판(201)의 전면에 제 2 평탄화층(209)을 형성하고, 상기 제 2 평탄화층(209)상에 마이크로렌즈 형성용 물질층을 증착한다.
여기서, 상기 제 2 평탄화층(209)은 일반적으로 이미지 센서는 광학적인 투과가 매우 중요하기 때문에 상기 제 2 평탄화층(209)의 두께에 의한 박막들의 간섭 현상을 배제하기 위하여 1000 ~ 6000Å의 두께로 형성한다.
이어, 상기 물질층을 선택적으로 패터닝하고, 상기 패터닝된 물질층을 리플로우하여 상기 각 칼라필터층(208)과 대응되게 마이크로렌즈(210)를 형성한다.
여기서, 상기 마이크로렌즈(210)는 상기 물질층을 선택적으로 패터닝하여 마이크로렌즈 패턴을 형성하고, 상기 마이크로렌즈 패턴을 200 ~ 700℃의 온도로 리플로우하여 반구형의 마이크로렌즈(210)를 형성한다.
이어, 상기 열처리로 리플로우된 마이크로렌즈(210)를 쿨링(cooling) 처리한다.
여기서, 상기 마이크로렌즈 형성용 물질층으로, 레지스트 또는 TEOS와 같은 산화막을 사용할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 인접한 포토 다이오드 영역을 감싸는 형태로 콘택 플러그를 형성하여 인접 픽셀의 신호를 차단함으로써 크로스토크 현상을 방지하여 이미지 센서의 특성을 향상시킬 수 있다.
Claims (8)
- 소자 격리영역과 액티브 영역으로 정의된 반도체 기판의 소자 격리영역에 형성되는 소자 격리막과,상기 반도체 기판의 액티브 영역에 일정한 간격을 갖고 상기 소자 격리막에 의해 격리되는 포토다이오드 영역과,상기 반도체 기판의 전면에 형성되는 층간 절연막과,상기 층간 절연막을 관통하여 상기 각 포토다이오드 영역의 주위에 형성되는 콘택 플러그와,상기 콘택 플러그를 포함한 반도체 기판의 전면에 형성되는 제 1 평탄화층과,상기 제 1 평탄화층상에 상기 포토다이오드 영역과 대응되게 일정한 간격을 갖고 형성되는 다수의 칼라 필터층과,상기 각 칼라필터층을 포함한 반도체 기판의 전면에 형성되는 제 2 평탄화층과,상기 제 2 평탄화층상에 상기 각 포토다이오드 영역과 대응되게 형성되는 마이크로렌즈를 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 콘택 플러그는 불투명 금속막으로 이루어짐을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 콘택 플러그는 상기 포토다이오드 영역을 둘러싸고 형성됨을 특징으로 하는 씨모스 이미지 센서.
- 소자 격리영역과 액티브 영역으로 정의된 반도체 기판의 소자 격리영역에 소자 격리막을 형성하는 단계;상기 반도체 기판의 액티브 영역에 일정한 간격을 갖고 상기 소자 격리막에 의해 격리되는 다수의 포토다이오드 영역을 형성하는 단계;상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계;상기 각 포토다이오드 영역의 인접한 상기 소자 격리막의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 다수의 콘택홀을 형성하는 단계;상기 콘택홀 내부에 콘택 플러그를 형성하는 단계;상기 콘택 플러그를 포함한 반도체 기판의 전면에 제 1 평탄화층을 형성하는 단계;상기 제 1 평탄화층상에 상기 포토다이오드 영역과 대응되게 일정한 간격을 갖도록 다수의 칼라 필터층을 형성하는 단계;상기 각 칼라필터층을 포함한 반도체 기판의 전면에 제 2 평탄화층을 형성하는 단계;상기 제 2 평탄화층상에 상기 각 포토다이오드 영역과 대응되게 다수의 마이 크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 4 항에 있어서, 상기 콘택 플러그는 상기 콘택홀을 포함한 반도체 기판의 전면에 불투명 금속막을 증착한 후 평탄화하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 4 항에 있어서, 상기 층간 절연막은 USG와 같은 산화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 4 항에 있어서, 상기 마이크로렌즈는 레지스트 또는 TEOS와 같은 산화막을 사용하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 4 항에 있어서, 상기 콘택 플러그는 상기 포토다이오드 영역을 둘러싸도록 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134398A KR20070071175A (ko) | 2005-12-29 | 2005-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134398A KR20070071175A (ko) | 2005-12-29 | 2005-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070071175A true KR20070071175A (ko) | 2007-07-04 |
Family
ID=38506354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134398A KR20070071175A (ko) | 2005-12-29 | 2005-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070071175A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937671B1 (ko) * | 2007-12-28 | 2010-01-19 | 주식회사 동부하이텍 | 씨모스 이미지 센서 제조 방법 |
-
2005
- 2005-12-29 KR KR1020050134398A patent/KR20070071175A/ko active Search and Examination
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937671B1 (ko) * | 2007-12-28 | 2010-01-19 | 주식회사 동부하이텍 | 씨모스 이미지 센서 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710207B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100710204B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100789609B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR20070087847A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100698082B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US10313616B2 (en) | Image sensors including shielding structures | |
| KR100698097B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672730B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100685892B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR102637626B1 (ko) | 이미지 센서 | |
| JP2008166818A (ja) | イメージセンサ及びその製造方法 | |
| KR100884977B1 (ko) | 씨모스 이미지 센서 및 그의 제조 방법 | |
| JP2006191108A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100672671B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US20070145443A1 (en) | CMOS Image Sensor and Method of Manufacturing the Same | |
| KR20090068572A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR100967648B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769125B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US20070080413A1 (en) | CMOS image sensor and method for manufacturing the same | |
| KR20070071175A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100074497A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100672686B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731093B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080124 Effective date: 20080822 |