KR20070071007A - 씨모스이미지센서의 제조 방법 - Google Patents
씨모스이미지센서의 제조 방법 Download PDFInfo
- Publication number
- KR20070071007A KR20070071007A KR1020050134112A KR20050134112A KR20070071007A KR 20070071007 A KR20070071007 A KR 20070071007A KR 1020050134112 A KR1020050134112 A KR 1020050134112A KR 20050134112 A KR20050134112 A KR 20050134112A KR 20070071007 A KR20070071007 A KR 20070071007A
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- salicide
- photoresist pattern
- image sensor
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000006117 anti-reflective coating Substances 0.000 abstract description 3
- 230000004044 response Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 살리사이드 공정을 위한 하부반사방지층과 살리사이드방지용 질화막의 에치백시 포토다이오드의 표면이 플라즈마데미지에 의해 어택받는 것을 방지할 수 있는 씨모스 이미지 센서의 제조 방법을 제공하기 위한 것으로, 본 발명의 씨모스 이미지 센서의 제조 방법은 각 픽셀영역의 포토다이오드가 형성된 반도체기판 상부에 살리사이드방지용 질화막을 형성하는 단계; 상기 살리사이드방지용 질화막 상에 하부반사방지층을 형성하는 단계; 상기 하부 반사방지층 상에 상기 각 픽셀의 포토다이오드영역을 덮는 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴을 식각배리어로 하여 상기 하부반사방지층과 살리사이드방지용 질화막을 순차적으로 일부 에치백하는 단계; 및 상기 포토다이오드를 제외한 나머지 영역에 선택적으로 살리사이드를 형성하는 단계를 포함하고, 상술한 본 발명은 살리사이드 공정을 위한 공정시 플라즈마데미지가 심한 공정에 포토다이오드가 노출되지 않도록 더블포토마스크를 변경하므로써 씨모스 이미지센서의 암신호, DBP, 블랙신호 및 BBP 특성이 개선된다.
씨모스이미지센서, 포토다이오드, 더블포토마스크, 살리사이드, 에치백
Description
도 1a 및 도 1b는 종래기술에 따른 씨모스 이미지 센서의 제조 방법을 간략히 도시한 도면,
도 2는 종래기술에 따른 더블마스크의 평면도,
도 3a 및 도 3b는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조 방법을 도시한 도면,
도 4는 본 발명의 실시예에 따른 더블 포토마스크의 평면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 필드산화막
23 : 게이트산화막 24 : 게이트전극
25 : 게이트스페이서 26 : 포토다이오드(PD)
27 : 살리사이드방지용 질화막 28 : 하부반사방지층(BARC)
29 : 포토레지스트패턴
본 발명은 이미지 센서에 관한 것으로, 특히 씨모스 이미지 센서의 제조 방법에 관한 것이다.
근래에 컴퓨터 등과 같은 정보 매체의 급속한 보급에 따라 메모리 반도체 등과 같은 반도체 소자도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 소자는 고속으로 동작하는 동시에 메모리인 경우 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체소자는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 지속적으로 발전되고 있다. 특히 우수한성능을 사용자들이 요구함에 따라 반도체 소자의 시트 저항(Sheet resistance)을 감소시켜 저저항의 소자를 만드는 기술이 주목을 받고 있다.
저저항의 소자를 만들기 위해, 최근의 반도체소자에서는 실리콘층과 고융점의 금속물질을 반응시켜 형성한 실리사이드를 도전성 소자로 사용하여 응답 속도의 고속화 요구에 부응하고 있다.
최근에는, 초고속 반도체 소자에서 셀프 얼라인(Self-Aligned)으로 제조된 실리사이드, 즉, 살리사이드(Salicide)를 갖는 반도체 소자의 제조 방법이 주로 연구되고 있다.
이와 같이 반도체소자의 고집적화 및 초고속화되는 최근 추세에 씨모스이미지센서(CMOS Image sensor) 역시 고집적화가 요구되고 있으며, 이에 따라 시트저항 감소를 위해 씨모스이미지센서에도 살리사이드 공정(Salicide process)이 적용
되고 있다.
도 1a 및 도 1b는 종래기술에 따른 씨모스 이미지 센서의 제조 방법을 간략히 도시한 도면이고, 도 2는 종래기술에 따른 더블마스크의 평면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11)에 필드산화막(12)을 형성한 후, 반도체기판(11) 상에 게이트산화막(13), 게이트전극(14) 및 게이트스페이서(15)를 구비하는 게이트패턴을 형성한다.
이어서, 게이트패턴의 일측면에 정렬되는 포토다이오드(PD, 16)를 반도체기판(11) 내에 형성한다.
이어서, 게이트패턴을 포함한 전면에 살리사이드방지용 질화막(Nsal Nitride, 17)을 증착한 후, 살리사이드방지용 질화막(17) 상에 하부반사방지층(Bottom Anti-Reflective Coating, 18)을 형성한다.
더블 포토마스크를 이용한 포토레지스트패터닝 공정(이때 포토레지스패턴은 픽셀영역을 제외한 나머지 영역 상부에 형성되므로 도시되지 않음)후에 하부반사방지층(18)을 에치백하고, 연속해서 살리사이드방지용 질화막(17)을 에치백한다.
이후, 더블 애셔(Double asher) 및 더블 세정을 진행한 후에, 후속 공정으로, 픽셀영역을 제외한 나머지 영역의 게이트전극(14)의 표면에만 살리사이드를 형성하기 위해 살리사이드 마스크 공정, 살리사이드 형성, 살리사이드 마스크 스트립을 순차적으로 진행한다.
상술한 종래기술은 하부반사방지층(18)과 살리사이드방지용 질화막(17)의 에치백을 위해 도 2에 도시된 더블 포토마스크를 이용하는데, 더블 포토마스크가 NCST(N-channel Stop) 포토마스크를 그대로 사용하므로, 더블 포토마스크에 의해 포토다이오드를 포함한 픽셀영역이 전체적으로 오픈된다. 즉, 더블 포토마스크에서 픽셀영역이 노크롬(No Cr) 처리되어 노광에 의해 픽셀영역에는 포토레지스패턴이 남지 않는다.
그러나, 노출되는 지역에 플라즈마데미지를 심하게 입히는 하부반사방지층(18)과 살리사이드방지용 질화막(17)의 에치백공정 진행시 포토다이오드(16)의 표면이 계속적으로 오픈되어 있어 플라즈마데미지로 인해 어택이 발생하는 문제가 있다. 이러한 어택에 의해 암신호(Dark signal), DBP, 블랙신호 및 BBP 등이 발생하는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 살리사이드 공정을 위한 하부반사방지층과 살리사이드방지용 질화막의 에치백시 포토다이오드의 표면이 플라즈마데미지에 의해 어택받는 것을 방지할 수 있는 씨모스 이미지 센서의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 씨모스 이미지 센서의 제조 방법은 각 픽셀영역의 포토다이오드가 형성된 반도체기판 상부에 살리사이드방지용 질화막을 형성하는 단계; 상기 살리사이드방지용 질화막 상에 하부반사방지층을 형성하는 단 계; 상기 하부 반사방지층 상에 상기 각 픽셀의 포토다이오드영역을 덮는 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴을 식각배리어로 하여 상기 하부반사방지층과 살리사이드방지용 질화막을 순차적으로 일부 에치백하는 단계; 및 상기 포토다이오드를 제외한 나머지 영역에 선택적으로 살리사이드를 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 포토레지스트패턴을 형성하는 단계는 더블 포토마스크를 이용하는 것을 특징으로 하고, 상기 더블 포토마스크는, 상기 각 픽셀영역을 제외한 부분이 크롬처리되어 있으면서 상기 각 픽셀영역의 포토다이오드영역이 크롬처리된 포토마스크인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조 방법을 도시한 도면이고, 도 4는 본 발명의 실시예에 따른 더블 포토마스크의 평면도이다.
도 3a에 도시된 바와 같이, 반도체기판(21)에 필드산화막(22)을 형성한 후, 반도체기판(21) 상에 게이트산화막(23), 게이트전극(24) 및 게이트스페이서(25)를 구비하는 게이트패턴을 형성한다.
이어서, 게이트패턴의 일측면에 정렬되는 포토다이오드(PD, 26)를 반도체기판(21) 내에 형성한다.
이어서, 게이트패턴을 포함한 전면에 살리사이드방지용 질화막(Nsal Nitride, 27)을 증착한 후, 살리사이드방지용 질화막(27) 상에 하부반사방지층(Bottom Anti-Reflective Coating, 28)을 형성한다.
더블 포토마스크를 이용한 포토레지스트패터닝을 통해 각 픽셀영역의 포토다이오드(26) 상부를 덮는 포토레지스트패턴(29)을 형성한다. 이때, 포토레지스트패턴(29)은 각 픽셀영역의 포토다이오드(26)의 상부를 덮으면서 나머지 지역은 오픈시키는 패턴이다.
도 4는 본 발명의 실시예에 따른 더블 포토마스크의 평면도로서, 픽셀영역을 제외한 부분이 크롬처리되어 있으면서 각 픽셀영역의 포토다이오드(PD)가 크롬처리되어 있다.
따라서, 노광 및 현상후에 각 픽셀영역의 포토다이오드 상부에도 포토레지스트패턴(29)이 형성된다. 참고로, 종래기술의 더블 포토마스크는 픽셀영역은 노크롬처리되고 나머지 픽셀영역의 주변영역은 모두 크롬처리되어 있다.
그리고, 각 픽셀영역의 포토다이오드를 제외한 지역은 종래기술과 동일하게 노크롬처리되어 있다.
결국, 포토레지스트패턴(29)은 각 포토다이오드의 면적과 동일하거나, 그보다 더 클 수 있다.
도 3b에 도시된 바와 같이, 하부반사방지층(28)의 에치백과 살리사이드방지용 질화막(27)의 에치백을 순차적으로 진행한다.
이후, 더블 애셔(Double asher) 및 더블 세정을 진행한 후에, 후속 공정으로, 게이트전극(34)의 표면에만 살리사이드를 형성하기 위해 살리사이드 마스크 공 정, 살리사이드 형성, 살리사이드 마스크 스트립을 순차적으로 진행한다.
상술한 실시예에 따르면, 본 발명은 포토다이오드 상부를 덮는 포토레지스트패턴(29)을 형성하기 위해 더블 포토마스크를 변경하므로써, 플라즈마데미지가 발생하는 플라즈마공정들, 즉, 하부반사방지층의 에치백, 살리사이드방지용 질화막의 에치백 및 더블 애셔 공정시에 포토다이오드의 표면이 블록킹되도록 한다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 살리사이드 공정을 위한 공정시 플라즈마데미지가 심한 공정에 포토다이오드가 노출되지 않도록 더블포토마스크를 변경하므로써 씨모스 이미지센서의 암신호, DBP, 블랙신호 및 BBP 특성이 개선된다.
또한, 양산 단계에서 공정안정화를 통해 수율을 개선하여 공정마진을 증가시킬 수 있는 효과가 있다.
Claims (4)
- 각 픽셀영역의 포토다이오드가 형성된 반도체기판 상부에 살리사이드방지용 질화막을 형성하는 단계;상기 살리사이드방지용 질화막 상에 하부반사방지층을 형성하는 단계;상기 하부 반사방지층 상에 상기 각 픽셀의 포토다이오드영역을 덮는 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴을 식각배리어로 하여 상기 하부반사방지층과 살리사이드방지용 질화막을 순차적으로 일부 에치백하는 단계; 및상기 포토다이오드를 제외한 나머지 영역에 선택적으로 살리사이드를 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법.
- 제1항에 있어서,상기 포토레지스트패턴을 형성하는 단계는,더블 포토마스크를 이용하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제2항에 있어서,상기 더블 포토마스크는, 상기 각 픽셀영역을 제외한 부분이 크롬처리되어 있으면서 상기 각 픽셀영역의 포토다이오드영역이 크롬처리된 포토마스크인 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제1항에 있어서,상기 포토레지스트패턴은, 상기 포토다이오드의 면적과 동일하거나 더 큰 면적을 갖는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134112A KR20070071007A (ko) | 2005-12-29 | 2005-12-29 | 씨모스이미지센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134112A KR20070071007A (ko) | 2005-12-29 | 2005-12-29 | 씨모스이미지센서의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070071007A true KR20070071007A (ko) | 2007-07-04 |
Family
ID=38506214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134112A KR20070071007A (ko) | 2005-12-29 | 2005-12-29 | 씨모스이미지센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070071007A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937671B1 (ko) * | 2007-12-28 | 2010-01-19 | 주식회사 동부하이텍 | 씨모스 이미지 센서 제조 방법 |
-
2005
- 2005-12-29 KR KR1020050134112A patent/KR20070071007A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937671B1 (ko) * | 2007-12-28 | 2010-01-19 | 주식회사 동부하이텍 | 씨모스 이미지 센서 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345330B2 (en) | Local interconnect structure and method for a CMOS image sensor | |
| US8383448B2 (en) | Method of fabricating metal oxide semiconductor device | |
| CN100423280C (zh) | 用于制造cmos图像传感器的方法 | |
| CN102956459B (zh) | 半导体器件及其制造方法 | |
| EP1575093B1 (en) | Semiconductor device and method for manufacturing the same | |
| CN100499147C (zh) | 图像感测元件及其制作方法 | |
| EP1691416B1 (en) | Salicide process for image sensor | |
| EP1691417B1 (en) | Salicide process using CMP for image sensor | |
| US7586138B2 (en) | Image sensor and method of forming the same | |
| KR20070071007A (ko) | 씨모스이미지센서의 제조 방법 | |
| KR20050029874A (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100480894B1 (ko) | 복합 반도체 장치의 제조방법 | |
| JP2006147811A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100521966B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| US6559059B2 (en) | Method for fabricating a MOS transistor of an embedded memory | |
| JP4268569B2 (ja) | 半導体装置の製造方法 | |
| US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
| KR100461974B1 (ko) | 시모스 이미지센서의 선택적 실리사이드 형성방법 | |
| TWI309474B (en) | Image sensor and method of forming the same | |
| KR20030060514A (ko) | 삼중 게이트를 갖는 반도체 장치의 제조방법 및 그에 의해제조된 삼중게이트를 가진 반도체 장치 | |
| KR100713349B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR20050107699A (ko) | 살리사이드 공정을 이용한 씨모스 이미지 센서의 제조 방법 | |
| KR100593156B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100538072B1 (ko) | 샐리사이드층 구비한 이미지센서의 제조방법 | |
| KR100754147B1 (ko) | 반도체 소자 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |