KR20070070410A

KR20070070410A - 이미지 센서의 스위칭 드라이버 및 이미지 센서

Info

Publication number: KR20070070410A
Application number: KR1020050132919A
Authority: KR
Inventors: 유성한
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2007-07-04

Abstract

본 발명은 스위칭에 의한 변동전압이나 순간적인 스위칭 노이즈를 감소시켜 전체적으로 화소의 특성을 개선시킬 수 있는 이미지 센서의 스위칭 드라이버를 제공하기 위한 것으로, 이를 위해 본 발명은 화소 어레이 내의 화소를 선택하기 위한 이미지 센서의 스위칭 드라이버에 있어서, 입력신호에 응답하여 일정한 전류를 출력하는 전류 미러와, 제1 제어신호에 응답하여 상기 전류에 대응되는 상기 화소 선택신호를 출력하는 출력 버퍼를 포함하는 이미지 센서의 스위칭 드라이버를 제공한다.

이미지 센서, CMOS 이미지 센서, CCD, 스위칭 드라이버

Description

이미지 센서의 스위칭 드라이버 및 이미지 센서{SWITCHING DRIVER OF IMAGE SENSOR AND IMAGE SENSOR}

도 1은 일반적인 시모스 이미지 센서의 구성도를 설명하기 위하여 도시한 도면.

도 2는 도 1에 도시된 3-T(Transistor) 구조를 갖는 단위 화소를 도시한 회로도.

도 3은 도 1에 도시된 4-T(Transistor) 구조를 갖는 단위 화소를 도시한 회로도.

도 4는 종래기술에 따른 이미지 센서의 스위칭 드라이버를 도시한 회로도.

도 5는 본 발명의 실시예에 따른 이미지 센서의 스위칭 드라이버를 도시한 회로도.

도 6은 도 5에 도시된 기준전압(Vref)을 생성하기 위한 밴드 갭 기준전압 생성회로를 도시한 회로도.

도 7은 도 5에 도시된 스위칭 드라이버의 출력신호를 도시한 동작 파형도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 화소 어레이

20 : 로우 디코더

30 : 칼럼 디코더

110 : 전류 미러

120 : 전류 제어부

130 : 출력 버퍼

140 : 차동 증폭기

150 : 자기 바이어스 회로부

160 : 제1 전압 생성부

170 : 제2 전압 생성부

180 : 출력부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 시모스(Complementary Metal-Oxide-Semiconductor) 이미지 센서와 CCD(Charge Coupled Device)와 같이 이미지를 촬상하는 이미지 센서의 전류제어 스위칭 드라이버(switching driver)에 관한 것이다.

최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발 전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), IMT-2000(International Mobile Telecommunications-2000), CDMA(Code Division Multiple Access) 단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다.

카메라 모듈은 기본적으로 이미지 센서를 포함한다. 일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 소자를 말한다. 이러한 이미지 센서로는 전하 결합 소자(Charge Coupled Device, 이하, CCD라 함)와 시모스(CMOS; Complementary Metal-Oxide-Semiconductor) 이미지 센서가 널리 사용되고 있다.

CCD는 구동 방식이 복잡하고, 전력 소모가 많으며, 제조공정시 마스크 공정 수가 많아 공정이 복잡하고, 시그날 프로세싱 회로(signal processing circuit)를 칩 내에 구현할 수 없어 원 칩(one chip)화가 어렵다는 등의 여러 단점이 있다. 이에 반해, 시모스 이미지 센서는 하나의 단일 칩 상에 제어, 구동 및 신호 처리 회로의 모놀리식 집적화가 가능하기 때문에 최근에 보다 주목을 받고 있다. 게다가, 시모스 이미지 센서는 저전압 동작 및 저전력 소모, 주변기기와의 호환성 및 표준 CMOS 제조 공정의 유용성으로 인하여 기존의 CCD에 비해 잠재적으로 적은 비용을 제공한다.

그러나, 시모스 이미지 센서에서 수광 소자, 예컨대 포토 다이오드(photo diode)에 의해 생성된 아날로그 신호는 기생 캐패시턴스, 저항, 암전류 누설 또는 반도체 소자 특성의 불일치 등에 의해 야기되는 다양한 기생 효과(parasitic effect)를 갖는다. 이러한 기생 효과는 반도체 소자에서는 필수적으로 발생되는 것으로서, 이미지 데이터의 신호대 잡음비(Signal to Noise Ratio)의 저하를 가져온다. 따라서, 잡음은 시모스 이미지 센서의 성능을 제한하는 중요한 요인으로 작용하고 있다.

시모스 이미지 센서에서 잡음이 발생되는 원인은 이미지 데이터의 샘플링과 관련되는 kT/C 잡음, 이미지 신호를 증폭하기 위해 사용되는 회로와 관련되는 1/f 잡음 및 센서의 신호 처리 회로의 불일치와 관련되는 고정 패턴 잡음(Fixed Pattern Noise, 이하, FPN이라 함) 등이 있다. 이중 FPN은 이미지 안에 세로선 또는 스트립(strip)으로 나타나서 사람의 눈에 쉽게 발견되므로 시각적으로 매우 좋지 않다.

도 1은 정사각형 모양의 단위 화소를 갖는 CMOS 이미지 센서를 도시한 도면이다.

도 1에 도시된 바와 같이, 화소 어레이(10)를 중심으로 로 어드레스(row address)를 지정할 경우 로 디코더(row decoder, 20)가 화소 어레이(10)의 한쪽 방향에 배치되고, 이와는 직각의 위치에 화소의 데이터 출력이 연결되고, 화소들의 칼럼 어드레스(column address)를 지정할 칼럼 디코더(column decoder, 30)가 배치된다.

이러한 구성을 갖는 CMOS 이미지 센서로부터 데이터를 독출하는 과정을 설명하면 다음과 같다.

먼저, 로 디코더(20)에서 첫 번째 열을 선택한 다음, 칼럼 디코더(30)에서 선택된 첫 번째 열의 각각의 화소에 대한 데이터(data)를 독출한 후 각각의 화소의 데이터를 증폭한다. 그 다음, 로 디코더(20)에서 두 번째 열을 선택한 다음, 칼럼 디코더(30)에서 선택된 두 번째 열의 각각의 화소에 대한 데이터를 독출한 후 각각의 화소의 데이터를 증폭한다. 이와 같은 방법으로 전체 화소의 데이터를 독출한다.

CMOS 이미지 센서에 사용되는 단위 화소는 여러 종류가 있으나, 그 중 대표적으로 상용화된 화소의 종류로는 3개의 기본 트랜지스터(transistor)와 1개의 포토다이오드(photodiode)로 구성된 3-T(3-transistor) 구조의 화소와 4개의 기본 트랜지스터와 1개의 포토다이오드로 구성된 4-T(4-transistor) 구조의 화소들이 있다.

도 2는 CMOS 이미지 센서 단위 화소 중 일반적인 3-T 구조를 도시한 회로도이다.

도 2를 참조하면, 3-T 구조의 화소는 광(photon)을 전자(electron)로 바꾸어 저장하는 1개의 포토다이오드(PD)와, 3개의 NMOS 트랜지스터로 구성되어 있다. 3개의 NMOS 트랜지스터는 포토 다이오드(PD)의 일단을 전원전압(VDD)으로 리셋(reset)시키는 리셋 트랜지스터(Rx), 포토 다이오드(PD)에 축적된 전하에 따라 동작하여 소스 팔로워(source follower) 구성으로 버퍼 증폭기(buffer amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 스위칭으로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다.

도 3은 CMOS 이미지 센서 단위 화소 중 일반적인 4-T 구조를 도시한 회로도이다.

도 3을 참조하면, 4-T 구조의 화소는 1개의 포토 다이오드(PD)와, 4개의 NMOS 트랜지스터로 이루어진다. 4개의 NMOS 트랜지스터는 포토 다이오드(PD)에서 집속된 광전하(photo-generated charge)를 플로팅 디퓨젼 영역(FD)으로 운송하기 위한 트랜스퍼 트랜지스터(Tx), 원하는 값으로 플로팅 디퓨젼 영역(FD)의 전위를 세팅하고 전하를 배출하여 플로팅 디퓨젼 영역(FD)을 리셋시키기 위한 리셋 트랜지스터(Rx), 플로팅 디퓨전 영역(FD)에 축적된 전하에 따라 동작하여 소스 팔로워 구성으로 버퍼 증폭기 역할을 하는 드라이브 트랜지스터(Dx), 스위칭으로 어드레싱을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다.

이와 같이, 3-T 구조의 화소와 4-T 구조의 화소 간의 회로 구성에 있어서 가장 큰 차이는 트랜스퍼 트랜지스터(Tx)와 플로팅 디퓨젼 영역의 존재 유무이다. 3-T 구조의 화소는 신호레벨을 먼저 검출한 후 리셋 트랜지스터(Rx)를 턴-온시켜 리셋레벨을 검출한다. 반면, 4-T 구조의 화소는 리셋 트랜지스터(Rx)를 턴-온시켜 리셋레벨을 먼저 검출한 후 트랜스퍼 트랜지스터(Tx)를 턴-온시켜 신호레벨을 검출한다.

한편, 도 1을 통해 전술한 바와 같이 화소 어레이(10)에서 광학 렌즈를 통해 빛을 받아 들일 때는 화소 어레이의 좌측에 위치한 로우 디코더(20)의 동작에 의해 출력단으로 전기적인 신호를 내보내게 된다. 이때, 로우 디코더(20)의 선택에 의해 화소가 선택되게 되는데, 이를 스위칭하는 회로를 스위칭 드라이버(switching driver)라 한다.

도 4는 종래기술에 따른 이미지 센서의 스위칭 드라이버의 구성을 도시한 회로도이다.

도 4를 참조하면, 종래기술에 따른 스위칭 드라이버는 입력신호(IN)를 공통으로 게이트 입력으로 입력받아 반전시켜 출력하는 상보형 인버터(Complementary Inverter)로 이루어진다. 상보형 인버터는 전원전압원(VDD)와 접지전압원(VSS) 사이에 직렬접속되어 입력신호(IN)를 공통으로 게이트 입력으로 입력받아 반전시켜 출력신호(OUT)를 출력하는 PMOS 트랜지스터(MP)와 NMOS 트랜지스터(MN)로 이루어진다.

그러나, 종래기술에 따른 스위칭 드라이버는 트랜지스터(MP, MN)의 빠른 턴-온/오프(turn-ON/OFF) 동작시 전원전압원(VDD)과 접지전압원(VSS)으로부터 각각 공급되는 공급전압이 도 3에 도시된 바와 같이 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)를 동작시킴으로써 공급전압(VDD)의 변동(fluctuation)전압이나, 순간적인 스위칭 노이즈(switching noise)가 가해지게 되어 전체적으로 화소의 잡음성분으로 나타나는 문제가 있다.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 스위칭에 의한 변동전압이나 순간적인 스위칭 노이즈를 감소시켜 전체적으로 화소의 특성을 개선시킬 수 있는 이미지 센서의 스위칭 드라이버를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 화소 어레이 내의 화소를 선택하기 위한 이미지 센서의 스위칭 드라이버에 있어서, 입력신호에 응답하여 일정한 전류를 출력하는 전류 미러와, 제1 제어신호에 응답하여 상기 전류에 대응되는 상기 화소 선택신호를 출력하는 출력 버퍼를 포함하는 이미지 센서의 스위칭 드라이버를 제공한다.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은 화소 어레이 내의 화소를 선택하기 위한 스위칭 드라이버를 구비한 이미지 센서에 있어서, 일정한 레벨을 갖는 밴드 갭 기준전압을 생성하는 밴드 갭 기준전압 생성부와, 상기 밴드 갭 기준전압에 응답하여 일정한 전류를 출력하는 전류 미러와, N개(여기서, N은 자연수)의 제1 제어신호에 응답하여 상기 밴드 갭 기준전압에 따라 상기 전류 미러의 전류 크기를 가변적으로 제어하는 N개의 전류 제어부와, 제2 제어신호에 응답하여 상기 전류에 대응되는 상기 화소 선택신호를 출력하는 출력 버퍼를 포함하는 이미지 센서를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 전체 에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 기능을 수행하는 동일 요소들을 나타낸다.

실시예

도 5는 본 발명의 실시예에 따른 이미지 센서의 스위칭 드라이버를 설명하기 위하여 도시한 회로도이다.

도 5를 참조하면, 본 발명의 실시예에 따른 스위칭 드라이버는 전류 제어 스위칭 드라이버로서, 전류 미러(current mirror; 110)와, 제어신호, 예컨대 S<0:2>에 따라 밴드 갭(band gap) 기준전압 생성부(도 6참조)로부터 일정한 크기로 공급되는 기준전압(Vref)에 응답하여 전류 미러(110)를 통해 흐르는 전류를 제어하는 전류 제어부(120)와, 제어신호(rxenb)에 응답하여 전류 미러(110)를 통해 흐르는 전류를 출력하는 출력 버퍼(130)를 구비한다.

구체적으로 설명하면 다음과 같다.

전류 미러(110)는 전류 제어부(120)의 제어에 따라 일정한 전류를 출력 버퍼(130)로 공급하기 위하여 두 개의 PMOS 트랜지스터(MP1, MP2)와 한개의 NMOS 트랜지스터(MN7)로 이루어진다. PMOS 트랜지스터(MP1)는 전원전압원(VDD)과 전류 제어부(120) 사이에 연결되며, PMOS 트랜지스터(MP2)의 게이트와 연결된 게이트가 드레인과 접속된 다이오드(diode) 구조를 갖는다. PMOS 트랜지스터(MP2)는 전원전압원(VDD)과 출력부(130)의 PMOS 트랜지스터(MP3) 사이에 연결되고, 게이트가 PMOS 트랜지스터(MP1)의 게이트와 연결된다. NMOS 트랜지스터(MN7)는 드레인이 PMOS 트랜 지스터(MP1, MP2)의 게이트와 공통으로 연결되고, 소스가 접지전압원(VSS)과 연결되며 기준전압(Vref)에 응답하여 턴-온/오프(turn-ON/OFF)된다.

전류 제어부(120)는 N개(N은 자연수)의 디코딩 신호(decoding signal), 예컨대 3비트 디코딩 신호(S<0:2>)에 응답하여 각각 동작하는 제1 내지 제3 전류 제어부(121, 122, 123)를 포함한다. 여기서, 제1 내지 제3 전류 제어부(21, 22, 23)는 각각 1개의 인버터(inverter), 1개의 전송 게이트(transfer gate) 및 2개의 NMOS 트랜지스터로 이루어진다.

제1 전류 제어부(121)는 디코딩 신호(S<2>)에 응답하여 기준전압(Vref)을 전달하기 위하여 스위칭 소자로 기능하는 전송 게이트(TG1) 및 인버터(INV1)와, 인버터(INV1)의 출력신호에 의해 응답하여 전송 게이트(TG1)의 출력신호를 접지전압원(VSS)으로 방전시키는 NMOS 트랜지스터(MN1)와, 전송 게이트(TG1)의 출력신호에 응답하여 전류 미러(110)를 통해 흐르는 전류의 경로를 형성하는 NMOS 트랜지스터(MN2)로 이루어진다.

NMOS 트랜지스터(MN1)의 게이트는 인버터(INV1)의 출력단과 연결되고, 드레인은 NMOS 트랜지스터(MN2)의 게이트와 연결되며, 소스는 접지전압원(VSS)과 연결된다. NMOS 트랜지스터(MN2)는 게이트가 전송 게이트(TG1)의 출력단과 연결되고, 드레인은 전류 미러(110)의 PMOS 트랜지스터(MP1)의 드레인과 연결되며, 소스는 접지전압원(VSS)과 연결된다.

제2 전류 제어부(122)는 디코딩 신호(S<1>)에 응답하여 기준전압(Vref)을 전달하기 위하여 스위칭 소자로 기능하는 전송 게이트(TG2) 및 인버터(INV2)와, 인버 터(INV2)의 출력신호에 의해 응답하여 전송 게이트(TG2)의 출력신호를 접지전압원(VSS)으로 방전시키는 NMOS 트랜지스터(MN3)와, 전송 게이트(TG2)의 출력신호에 응답하여 전류 미러(110)를 통해 흐르는 전류의 경로를 형성하는 NMOS 트랜지스터(MN4)로 이루어진다.

NMOS 트랜지스터(MN3)의 게이트는 인버터(INV2)의 출력단과 연결되고, 드레인은 NMOS 트랜지스터(MN4)의 게이트와 연결되며, 소스는 접지전압원(VSS)과 연결된다. NMOS 트랜지스터(MN4)는 게이트가 전송 게이트(TG2)의 출력단과 연결되고, 드레인은 전류 미러(110)의 PMOS 트랜지스터(MP1)의 드레인과 연결되며, 소스는 접지전압원(VSS)과 연결된다.

제3 전류 제어부(123)는 디코딩 신호(S<0>)에 응답하여 기준전압(Vref)을 전달하기 위하여 스위칭 소자로 기능하는 전송 게이트(TG3) 및 인버터(INV3)와, 인버터(INV3)의 출력신호에 의해 응답하여 전송 게이트(TG3)의 출력신호를 접지전압원(VSS)으로 방전시키는 NMOS 트랜지스터(MN5)와, 전송 게이트(TG3)의 출력신호에 응답하여 전류 미러(110)를 통해 흐르는 전류의 경로를 형성하는 NMOS 트랜지스터(MN6)로 이루어진다.

NMOS 트랜지스터(MN5)의 게이트는 인버터(INV3)의 출력단과 연결되고, 드레인은 NMOS 트랜지스터(MN6)의 게이트와 연결되며, 소스는 접지전압원(VSS)과 연결된다. NMOS 트랜지스터(MN5)는 게이트가 전송 게이트(TG3)의 출력단과 연결되고, 드레인은 전류 미러(110)의 PMOS 트랜지스터(MP1)의 드레인과 연결되며, 소스는 접지전압원(VSS)과 연결된다.

출력부(30)는 전류 제어부(120)를 통해 출력된 기준전압(Vref)에 응답하여 전류 미러(120)로부터 공급되는 일정한 전류 및 전압을 출력한다. 이러한 출력 버퍼(130)는 상보형 인버터를 구성하는 PMOS 트랜지스터(MP3)와 NMOS 트랜지스터(MN8)로 이루어진다.

이하, 본 발명의 실시예에 따른 스위칭 드라이버의 동작특성을 설명하면 다음과 같다.

전류 제어부(120)는 디코딩부(미도시)로부터 출력된 디코딩 신호(S<1;3>)에 응답하여 기준전압(Vref)을 통해 전류 미러(110)를 통해 흐르는 전류의 크기를 제어한다.

먼저, 디코딩 신호 중 S1, S2, S0가 모두 로우레벨(LOW level, '0')(예컨대, 접지전압)을 갖는 경우 전송 게이트(TG1, TG2, TG3)가 모두 동작되지 않게 되어 기준전압(Vref)은 각 NMOS 트랜지스터(MN2, MN4, MN6)의 게이트로 전송되지 못하게 된다. 이에 따라, NMOS 트랜지스터(MN2, MN4, MN6)의 게이트는 플로팅(floating) 상태가 된다. 이때, NMOS 트랜지스터(MN7)는 게이트로 입력되는 기준전압(Vref)에 의해 턴-온 되어 전류 미러(110)와 접지전압원(VSS) 사이의 전류 경로는 오직 NMOS 트랜지스터(MN7)를 통해서만 형성된다. 이에 따라, 전류 미러(110)를 흐르는 전류는 NMOS 트랜지스터(MN7)에 의해서만 제어되어 도 7의 'A' 파형과 같이 가장 완만한 파형을 얻을 수 있다.

한편, 디코딩 신호 중 S1, S2가 로우레벨이고, S0가 하이레벨(HIGH level, '1')(예컨대, 전원전압)을 갖는 경우 전송 게이트(TG3)만이 동작되어 기준전압 (Vref)은 NMOS 트랜지스터(MN6)의 게이트로만 전송된다. 이에 따라, NMOS 트랜지스터(MN6, MN7)만이 기준전압(Vref)에 의해 턴-온 되어 전류 미러(110)와 접지전압원(VSS) 사이의 전류 경로는 NMOS 트랜지스터(MN6, MN7)를 통해서만 형성된다. 이에 따라, 전류 미러(110)를 흐르는 전류는 NMOS 트랜지스터(MN6, MN7)에 의해서만 제어되어 도 7의 'B' 파형과 같이 'A' 파형보다 높은 경사각을 갖는 파형을 얻을 수 있다.

한편, 디코딩 신호 중 S2만이 로우레벨인 경우 전송 게이트(TG2, TG3)만이 동작되어 기준전압(Vref)은 NMOS 트랜지스터(MN4, MN6)의 게이트로만 전송된다. 이에 따라, NMOS 트랜지스터(MN4, MN6, MN7)만이 기준전압(Vref)에 의해 턴-온 되어 전류 미러(110)와 접지전압원(VSS) 사이의 전류 경로는 NMOS 트랜지스터(MN4, MN6, MN7)를 통해서만 형성된다. 이에 따라, 전류 미러(10)를 흐르는 전류는 NMOS 트랜지스터(MN4, MN6, MN7)에 의해서만 제어되어 도 7의 'C' 파형과 같이 'B' 파형보다 높은 경사각을 갖는 파형을 얻을 수 있다.

마지막으로, 디코딩 신호 중 S1, S2, S3이 모두 하이레벨인 경우 전송 게이트(TG1, TG2, TG3)이 모두 동작되어 기준전압(Vref)은 NMOS 트랜지스터(MN2, MN4, MN6)의 게이트로 전송된다. 이에 따라, NMOS 트랜지스터(MN2, MN4, MN6, MN7)만이 기준전압(Vref)에 의해 턴-온 되어 전류 미러(110)와 접지전압원(VSS) 사이의 전류 경로는 NMOS 트랜지스터(MN2, MN4, MN6, MN7)를 통해서 형성된다. 이에 따라, 전류 미러(110)를 흐르는 전류는 NMOS 트랜지스터(MN2, MN4, MN6, MN7)에 의해서만 제어되어 도 7의 'D' 파형과 같이 'C' 파형보다 높은 경사각을 갖는 파형을 얻을 수 있 다.

결국, 디코딩 신호(S<1:3>)를 통해 전류 미러(110)를 통해 흐르는 전류의 크기를 가변적으로 조절이 가능하도록 하여 스위칭 시간을 원하는 만큼 조절할 수 있다. 따라서, 스위칭에 따른 스위칭 잡음이나, 전원전압(VDD)의 변동에 따른 영향을 감소시킬 수 있다.

한편, 본 발명의 실시예에 따른 스위칭 드라이버는 전류를 제어하기 위한 제어신호로 기준전압(Vref)을 사용하는데, 이때 기준전압(Vref)은 PVT(Process/Votage/Teperature)에 의한 영향을 최소화하기 위하여 밴드 갭 기준전압 생성회로를 통해 생성한다. 밴드 갭 기준전압 생성회로는 전류 미러 형태의 차동 증폭기를 이용한 모든 밴드 갭 기준전압 생성회로 중 어느 하나를 사용할 수 있다.

그 일례가 도 6에 도시되었다.

도 6을 참조하면, 밴드 갭 기준전압 생성회로는 차동 증폭기(140), 자기 바이어스 회로부(self bias cicuit)(150), 제1 전압 생성부(160), 제2 전압 생성부(170) 및 출력부(180)로 이루어진다.

차동 증폭기(140)는 자기 바이어스 회로부(150)로부터 출력되는 출력신호에 의해 동작되어 제1 및 제2 전압 생성부(160)로부터 출력된 제1 및 제2 전압(Va, Vb)을 비교하여 그 차 값을 증폭하여 출력한다. 이를 위해 차동 증폭기(140)는 4개의 PMOS 트랜지스터(MP3, MP4, MP5, MP6)와, 3개의 NMOS 트랜지스터(MN1, MN2, MN3)로 이루어진다.

또한, 차동 증폭기(140)는 제1 및 제2 전압(Va, Vb)이 입력되는 입력단에 제1 및 제2 전압(Va, Vb)을 레벨 업(level up)하기 위한 레벨 시프터(level shifter)(41)를 구비한다. 레벨 시프터(41)는 전원전압원(VDD)과 접지전압원(VSS) 사이에 각각 두 개씩 직렬접속된 4개의 PMOS 트랜지스터(MP1, MP2, MP7, MP8)로 이루어진다. PMOS 트랜지스터(MP1, MP7)의 게이트는 공통으로 접지전압원(VSS)과 연결된다. PMOS 트랜지스터(MP2, MP8)는 각각 제1 및 제2 전압(Va, Vb)을 게이트 입력으로 한다. 이러한 레벨 시프터(141)는 제1 및 제2 전압(Va, Vb)을 각각 레벨 업, 예컨대, VDD-Vth(MP1, MP7) 만큼 상승시켜 NMOS 트랜지스터(MN1, MN2)의 동작 범위를 증대시킨다.

한편, 차동 증폭기(140)의 PMOS 트랜지스터(MP3, MP4, MP5, MP6)는 전류 미러로 동작된다. 캐패시터(C1, C2)는 차동 증폭기(140)의 출력을 안정화시키기 위한 소자이다.

자기 바이어스 회로부(150)는 차동 증폭기(140)의 출력을 입력받아 차동 증폭기(140)의 동작을 제어하기 위한 바이어스를 생성한다. 이를 위해, 3개의 PMOS 트랜지스터(MP9, MP10, MP11)와 2개의 NMOS 트랜지스터(MN4, MN5)로 이루어진다. 여기서, PMOS 트랜지스터(MP1O, MP11)와 NMOS 트랜지스터(MN4, MN5)는 각각 전류 미러로 기능한다.

제1 전압 생성부(160)는 온도가 증가하는 경우 전류가 감소하는 부(-) 특성을 갖는다. 이러한 제1 전압 생성부(160)는 차동 증폭기(140)의 출력신호(Vbiasu, Vbiasd)에 의해 동작하는 PMOS 트랜지스터(MP12, MP13)와, 온도에 따라 Vbe(베이스 -이미터 간 전압)가 부(-) 특성을 갖는 바이 폴라(bi-polar) 트랜지스터인 BJT 트랜지스터(BJT1)로 이루어진다. 또한, BJT 트랜지스터(BJT1)과 병렬 접속된 저항소자(R1)을 더 포함한다.

제2 전압 생성부(170)는 온도가 증가하는 경우 전류가 증가하는 정(+) 특성을 갖다. 이러한 제2 전압 생성부(170)는 차동 증폭기(40)의 출력신호(Vbiasu, Vbiasd)에 의해 동작하는 PMOS 트랜지스터(MP14, MP15)와, 온도가 증가하는 경우 전류가 증가하는 정(+) 특성을 갖도록 서로 직렬접속된 저항(R2) 및 BJT 트랜지스터(BJT2)로 이루어진다.

상기에서 저항(R2) 및 BJT 트랜지스터(BJT2)의 개수와 제1 전압 생성부(160)의 BJT 트랜지스터(BJT1) 개수의 비는 N:1이 된다. 또한, 저항(R2) 및 BJT 트랜지스터(BJT2)의 개수를 감소시키기 위해서는 PMOS 트랜지스터(MP12, MP13)와, PMOS 트랜지스터(MP14, MP15)의 폭(width)의 비를 2:1으로 설정하면 된다. 즉, "MP12(MP13):MP14(MP15)=2:1"로 하면 저항(R2) 및 BJT 트랜지스터(BJT2)의 개수를 1/10 감소시킬 수 있다.

출력부(80)는 차동 증폭기(140)로부터 출력된 출력신호(Vbiasu, Vbiasd)에 응답하여 기준전압(Vref)을 출력한다. 이때, 출력부(180)는 기준전압(Vref)의 크기를 가변적으로 조절할 수 있도록 전압 레벨 조정부(181)를 더 구비할 수 있다. 이때, 전압 레벨 조정부(181)는 각각 저항, 전송 게이트 및 인버터로 이루어진다. 결국, 기준전압(Vref)은 전압 레벨 조정부(181)의 저항 소자에 의해 그 크기가 제어되게 된다.

상기와 같이 본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 의하면, 시모스 이미지 센서에서 각 로우 디코더에서 화소를 스위칭할 때 일정한 전류를 흘려주어 스위칭에 의한 변동전압이나 순간적인 스위칭 노이즈를 감소시켜 전체적으로 화소의 특성을 개선시킬 수 있다.

Claims

화소 어레이 내의 화소를 선택하기 위한 이미지 센서의 스위칭 드라이버에 있어서,

입력신호에 응답하여 일정한 전류를 출력하는 전류 미러; 및

제1 제어신호에 응답하여 상기 전류에 대응되는 상기 화소 선택신호를 출력하는 출력 버퍼

를 포함하는 이미지 센서의 스위칭 드라이버.
제 1 항에 있어서,

상기 출력 버퍼는 상보형 인버터로 이루어진 이미지 센서의 스위칭 드라이버.
제 1 항 또는 제 2 항에 있어서,

상기 제2 제어신호에 응답하여 상기 입력신호에 따라 상기 전류 미러를 통해 흐르는 전류의 크기를 제어하는 전류 제어부를 더 포함하는 이미지 센서의 스위칭 드라이버.
제 3 항에 있어서,

상기 전류 제어부는,

상기 제2 제어신호에 응답하여 상기 입력신호를 전달하는 제1 스위칭 수단; 및

상기 제1 스위칭 수단을 통해 전달된 입력신호에 응답하여 상기 전류 미러의 전류 경로를 형성하는 제2 스위칭 수단

을 포함하는 이미지 센서의 스위칭 드라이버.
제 4 항에 있어서,

상기 제1 스위칭 수단은 전송 게이트로 이루어진 이미지 센서의 스위칭 드라이버.
제 5 항에 있어서,

상기 전송 게이트는 상기 제2 제어신호에 응답하여 동작하는 제1 NMOS 트랜지스터; 및

드레인과 소스가 상기 제1 NMOS 트랜지스터의 드레인 및 소스와 각각 접속되고, 상기 제2 제어신호의 반전신호에 응답하여 동작하는 PMOS 트랜지스터

를 포함하는 이미지 센서의 스위칭 드라이버.
제 6 항에 있어서,

상기 제2 스위칭 수단은 상기 전류 미러와 접지전압원 사이에 접속되는 제2 NMOS 트랜지스터로 이루어진 이미지 센서의 스위칭 드라이버.
제 7 항에 있어서,

상기 전류 제어부는 상기 제2 제어신호의 반전신호에 응답하여 상기 제2 NMOS 트랜지스터의 게이트를 접지전압원과 연결하는 제3 스위칭 수단을 더 포함하는 이미지 센서의 스위칭 드라이버.
제 8 항에 있어서,

상기 제3 스위칭 수단은 제3 NMOS 트랜지스터로 이루어진 이미지 센서의 스위칭 드라이버.
제 3 항에 있어서,

상기 입력신호는 밴드 갭 기준전압인 이미지 센서의 스위칭 드라이버.
화소 어레이 내의 화소를 선택하기 위한 스위칭 드라이버를 구비한 이미지 센서에 있어서,

일정한 레벨을 갖는 밴드 갭 기준전압을 생성하는 밴드 갭 기준전압 생성부;

상기 밴드 갭 기준전압에 응답하여 일정한 전류를 출력하는 전류 미러;

N개(여기서, N은 자연수)의 제1 제어신호에 응답하여 상기 밴드 갭 기준전압에 따라 상기 전류 미러의 전류 크기를 가변적으로 제어하는 N개의 전류 제어부; 및

제2 제어신호에 응답하여 상기 전류에 대응되는 상기 화소 선택신호를 출력하는 출력 버퍼

를 포함하는 이미지 센서.
제 11 항에 있어서,

상기 출력 버퍼는 상보형 인버터로 이루어진 이미지 센서.
제 11 항 또는 제 12 항에 있어서,

상기 N개의 전류 제어부는 각각,

상기 N개의 제2 제어신호 중 해당 제2 제어신호에 응답하여 상기 밴드 갭 기준전압을 전달하는 제1 스위칭 수단; 및

상기 제1 스위칭 수단을 통해 전달된 밴드 갭 기준전압에 응답하여 상기 전류 미러의 전류 경로를 형성하는 제2 스위칭 수단

을 포함하는 이미지 센서.
제 13 항에 있어서,

상기 제1 스위칭 수단은 전송 게이트로 이루어진 이미지 센서.
제 14 항에 있어서,

상기 전송 게이트는 해당 제2 제어신호에 응답하여 동작하는 제1 NMOS 트랜지스터; 및

드레인과 소스가 상기 제1 NMOS 트랜지스터의 드레인 및 소스와 각각 접속되고, 상기 제2 제어신호의 반전신호에 응답하여 동작하는 PMOS 트랜지스터

를 포함하는 이미지 센서.
제 15 항에 있어서,

상기 제2 스위칭 수단은 상기 전류 미러와 접지전압원 사이에 접속되는 제2 NMOS 트랜지스터로 이루어진 이미지 센서.
제 16 항에 있어서,

상기 전류 제어부는 해당 제2 제어신호의 반전신호에 응답하여 상기 제2 NMOS 트랜지스터의 게이트를 접지전압원과 연결하는 제3 스위칭 수단을 더 포함하는 이미지 센서.
제 17 항에 있어서,

상기 제3 스위칭 수단은 제3 NMOS 트랜지스터로 이루어진 이미지 센서.
제 12 항에 있어서,

상기 밴드 갭 기준전압 생성부는,

제1 및 제2 입력전압을 비교하고, 그 차이 값을 증폭하여 출력하는 차동 증폭기;

상기 차동 증폭기의 출력신호를 입력받아 상기 차동 증폭기를 동작시키는 제 어신호를 생성하는 자기 바이어스 회로부;

상기 차동 증폭기의 출력신호에 응답하여 상기 제1 입력전압을 생성하는 제1 전압 생성부;

상기 차동 증폭기의 출력신호에 응답하여 상기 제2 입력전압을 생성하는 제2 전압 생성부; 및

상기 차동 증폭기의 출력신호에 응답하여 상기 밴드 갭 기준전압을 출력하는 출력부

를 포함하는 이미지 센서.
제 19 항에 있어서,

상기 차동 증폭기의 입력단으로 입력되는 상기 제1 및 제2 입력전압을 레벨 업시켜 상기 차동 증폭기의 입력단으로 출력하는 제1 및 제2 레벨 시프터를 더 포함하는 이미지 센서.
제 20 항에 있어서,

상기 제1 전압 생성부는 온도가 증가함에 따라 전류가 감소하는 부(-) 특성을 갖는 이미지 센서.
제 21 항에 있어서,

상기 제2 전압 생성부는 온도가 증가함에 따라 전류가 증가하는 정(+) 특성을 갖는 이미지 센서.
제 21 항 또는 제 22 항에 있어서,

상기 제1 및 제2 전압 생성부는 바이폴라 트랜지스터를 포함하는 이미지 센서.
제 23 항에 있어서,

상기 제1 및 제2 전압 생성부를 구성하는 바이폴라 트랜지스터의 구성비는 1:N인 이미지 센서.