KR20070070168A - 수신된 신호들에서의 ｄｃ 오프셋 추정 - Google Patents

수신된 신호들에서의 ｄｃ 오프셋 추정 Download PDF

Info

Publication number
KR20070070168A
KR20070070168A KR1020077007508A KR20077007508A KR20070070168A KR 20070070168 A KR20070070168 A KR 20070070168A KR 1020077007508 A KR1020077007508 A KR 1020077007508A KR 20077007508 A KR20077007508 A KR 20077007508A KR 20070070168 A KR20070070168 A KR 20070070168A
Authority
KR
South Korea
Prior art keywords
signal burst
received signal
burst
offset
training sequence
Prior art date
Application number
KR1020077007508A
Other languages
English (en)
Other versions
KR101004988B1 (ko
Inventor
마르티네즈 마뉴엘 세고비아
조미 나비드 파테미
씨릴 바라돈
Original Assignee
티티피컴 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티티피컴 리미티드 filed Critical 티티피컴 리미티드
Publication of KR20070070168A publication Critical patent/KR20070070168A/ko
Application granted granted Critical
Publication of KR101004988B1 publication Critical patent/KR101004988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/46—Arrangements for calling a number of substations in a predetermined sequence until an answer is obtained
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 특정 채널을 통해 획득된 수신된 신호 버스트를 도출하는 방법에 관한 것이다. 채널의 임펄스 응답 추정은 상기 전송된 버스트의 알려지거나 복원된 부분이 어떻게 채널을 통한 통과에 의해 영향을 받을 것인지를 모델링하는 데 사용된다. 상기 전송된 버스트의 모델링 부분은 이 후 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 비교된다.
특정 채널, 신호 버스트, 임펄스 응답 추정, 모델링 부분, DC 오프셋

Description

수신된 신호들에서의 ＤＣ 오프셋 추정{DC offset estimation in received signals}
본 발명은 수신된 신호 버스트에서의 DC 오프셋을 도출하는 장치, 및 DC 오프셋을 도출하는 방법에 관한 것이다.
GSM/GPRS/EGPRS 통신 시스템에 있어서, 기지국으로부터 이동국에 의해 또는 이동국으로부터 기지국에 의해 수신된 신호는 그것의 전파시 다양한 왜곡들에 의해 손상되는 것으로 잘 알려져 있다. 이들 왜곡들 가운데, 가장 심각한 것 중 하나는 다중경로 전파(multipath propagation)이며, 그것에 의해 수신된 신호는 주변환경 중의 빌딩들과 같은 큰 물체들로부터의 다중 반사들에 의해 손상되며, 이 반사들은 상이한 지연들을 가지고 수신된다. 직면하는 지연들의 범위는 전송될 단일 디지털 심볼의 지속시간과 비교하여 중요하고, 이러한 왜곡을 보상 또는 "등화(equalise)"하기 위한 수단이 제공되어야 한다. 일반적으로, 이것은 각각의 전송된 버스트의 중심에 기지의 "트레이닝 시퀀스(tranining sequenece)"를 삽입함으로써 달성된다. 이 시퀀스는 기지의 신호이기 때문에, 전파 경로는 알려진 등화 기술들에 의해 특징지워지고 보상될 수 있다.
수신된 신호에 도입된 추가의 왜곡은 DC 오프셋이다. 이것은 몇가지 이유때 문에 일어날 수 있다. 예를 들면, 오늘날 대부분의 수신기는 직접 변환(direct conversion)을 사용하는 데 여기서 수신된 대역통과 RF 신호는 채널 주파수에서 명목상 직교 국부 발진 신호에 의해 다중화함으로써 제로(zero) 주파수에 대해 폴딩된 직교 표현(quadrature representation)으로 변환된다. 사용된 유사한 승산기들(analogue multipliers)은 좀처럼 완벽하지 않고 DC 에러들을 나타내는 데, 이 DC 에러들은 신호 레벨 및 온도에 따라 더 변할 수 있다. 또, RF 신호 경로로 누설되는 국부 발진 신호들은 DC 오프셋들로 변환된다. 또, DC 오프셋들은 수신된 신호의 비선형 왜곡(non-linear distortion)으로부터 발생할 수 있다.
DC 오프셋들은 GSM/GPRS/EGPRS 시스템내의 신호 복조기에 심각한 영향을 줄 수 있고 제거되어야 한다. 이것은 아날로그-디지털 변환 이전에 아날로그 신호 처리에 의해 어느 정도는 달성될 수 있다.
EGPRS(enhanced general packet radio service)는 GSM/GPRS 모바일 통신 시스템들을 위한 더 높은 레이트의 전송을 향한 진전이다. 그것은 동일한 스펙트럼(그렇지않다면 종래의 GSM 전송에 사용되는)을 이용하여 스펙트럼 효율을 증가시키기 위한 몇가지 강화대책들(enhancements)을 도입하며, 그 중 하나는 GSM/GPRS에 사용되는 GMSK 변조 이외에 3π/8 오프셋 8PSK 변조 방식의 도입이다. 이상적인 조건들(노이즈 또는 다른 전송 아트팩트들이 없는)에서 8PSK는 GSMK 변조보다 3배 더 높은 데이터 레이트까지 제공할 수 있다. 그러나, 3π/8 오프셋 8PSK은 종래의 GMSK보다 노이즈, 주파수 오프셋 및 부가된 DC 오프셋에 더 민감하다.
본 발명의 목적은 수신된 신호에서 DC 오프셋을 도출하여, 이 오프셋이, 원한다면, 제거되거나 억제될 수 있는 방법을 제공하는 것이다.
일 양상에 따르면, 본 발명은 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 장치를 제공하며, 상기 수신된 신호 버스트는 전송된 신호 버스트에 대응하고, 상기 장치는 등화된 신호(equalized signal)를 생성하기 위해 상기 수신된 버스트의 일부 또는 실질적으로 모두인 제 1 신호를 등화하는 등화 수단(equalising means), 상기 등화된 신호가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과(passage)에 의해 어떻게 영향을 받을 것인지를 모델링(modelling)하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정(impulse response estimate)을 이용하는 모델링 수단(modelling means), 및 상기 수신된 신호 버스트에 존재하는 DC 오프셋(DC offset)을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 평가 수단을 포함한다.
본 발명은 또한, 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 방법으로 구성되며, 상기 수신된 신호 버스트는 트레이닝 시퀀스를 포함하는 것으로 알려진 전송된 신호 버스트에 대응하고, 상기 방법은 상기 트레이닝 시퀀스의 카피(copy)가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과에 의해 어떻게 영향을 받을 것인지를 모델링하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정을 이용하는 것을 포함하는 모델링 단계 및 상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 것을 포함하는 평가 단계를 포함한다.
특정 실시예들에서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고 상기 제 1 신호는 상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 단부를 향해 연장하는 상기 전송된 버스트의 일부에 대응하는 상기 수신된 신호 버스트의 일부이다.
특정 실시예들에서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고 상기 제 1 신호는 상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 단부를 향해 연장하는 상기 전송된 신호 버스트의 제 1 부분에 대응하는 상기 수신된 신호 버스트의 일부인 제 1 부분을 가지며, 상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 다른 단부를 향해 연장하는 상기 전송된 신호 버스트의 제 1 부분에 대응하는 상기 수신된 신호 버스트의 일부인 제 2 부분을 가진다.
특정 실시예들에서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고 상기 제 1 신호는 상기 트레이닝 시퀀스에 대응하는 상기 수신된 신호 버스트의 상기 일부이다.
다른 양상에 따르면, 본 발명은 또 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 장치를 제공하며, 상기 수신된 신호 버스트는 트레이닝 시퀀스를 포함하는 것으로 알려진 전송된 신호 버스트에 대응하고, 상기 장치는 상기 트레이닝 시퀀스의 카피(copy)가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과에 의해 어떻게 영향을 받을 것인지를 모델링(modelling)하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정을 이용하는 모델링 수단 및 상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 평가 수단을 포함한다.
본 발명은 또 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 방법에 관련되며, 상기 수신된 신호 버스트는 트레이닝 시퀀스를 포함하는 것으로 알려진 전송된 신호 버스트에 대응하고, 상기 방법은 상기 트레이닝 시퀀스의 카피가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과에에 의해 어떻게 영향 받을 것인지를 모델링하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정을 이용하는 것을 포함하는 모델링 단계 및 상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 것을 포함하는 평가 단계를 포함한다.
특정 실시예에서, DC 오프셋은, 일단 도출되면, 수신된 신호 버스트의 모두 또는 일부로부터 삭제되고 결과로 생성되는 신호에 대하여 등화가 수행된다.
DC 추정 및 억제를 위한 본 발명에 따른 루틴들은 적절한 데이터 처리 하드웨어에 의한 실행을 위해 하드웨어 또는 소프트웨어로 구현될 수 있다. 이들 루틴들은 예를 들면 무선 통신 네트워크의 기지국 또는 이와 같은 네트워크에 사용하기 위한 전화기 내에서 구현될 수 있다.
단지 예로서, 본 발명의 특정 실시예들이 첨부 도면들을 참조하여 기술될 것이다.
도 1은 EGPRS 트래픽 채널들에 대해 정의된 정상 버스트 구조를 나타낸 도면.
도 2는 등화 처리가 2개의 하프-버스트들(half-bursts)로 분할되는 흐름도의 형태로 본 발명의 일 실시예를 나타낸 도면.
도 3은 DC 오프셋 추정이 트레이닝 시퀀스 주위에 위치된 M개의 심볼들로부터 유도되는 본 발명의 다른 실시예의 흐름도.
도 4는 DC 오프셋 추정이 트레이닝 시퀀스를 나타내는 심볼들로부터 유도되는 본 발명의 다른 실시예의 흐름도.
도 5는 본 발명에 따른 DC 오프셋 추정 방식을 호스팅하는 데 적합한 수신기 아키텍쳐를 나타낸 도면.
EGPRS 버스트의 정상 구조가 도 1에 도시되어 있다. 도시된 것과 같이, 버스트 구조는 일단에 몇개의 가드 심볼들(10)을 가진다. 상기 구조의 나머지는 그 중심에 등화기 트레이닝 시퀀스(12)를 가지며 양단에 테일 심볼들을 가진다. 각각의 테일 심볼들의 그룹과 상기 트레이닝 시퀀스 사이에는 일그룹의 코딩된 심볼들(14, 16)이 있다. 이들 코딩된 심볼들은 EGPRS 버스트의 정보 페이로드를 운반할 것이고 이후 이들 심볼들은 "페이로드 심볼들(payload symbols)"로서 언급되고 이들 섹션들(14, 16)은 "페이로드 섹션들(payload sections)"로서 언급될 것이다.
도 1의 구조와 일치하는 EGPRS 버스트 x가 채널을 통해 수신기로 전송되며, 이 수신기에서 이 버스트는 특히 직접 주파수 변환 결함들(direct frequency conversion flaws)로 인해 DC 오프셋을 포함하는 신호 y로서 획득되는 경우를 고려한다.
상기 전송된 버스트 x는 벡터 x = (x0, x1, ..., xN -I)T로서 표현될 수 있고, 여기서 N은 버스트 내의 심볼들의 수이고, x0, x1 등은 버스트 내의 개개의 심볼들이다. 상기 채널은 h = (ho, h1, ..., hL-1)T의 임펄스 응답 벡터를 가지도록 고려될 수 있고, 여기서 L은 채널의 길이이다. 이러한 DC 오프셋이 그것이 신호 y를 획득하는 데 걸리는 기간동안 일정하게 유지되고, 이후 상기 DC 오프셋이 상수 벡터 m = (m, m, ..., m)T으로서 표현될 수 있는 것으로 가정한다. 이러한 프레임워크 내에서, 수신된 신호 y는 또한 다음과 같이 표현될 수 있다:
y = (yo,y1,..., yN -L)T = Xh + m
여기서 X는 매트릭스이다:
Figure 112007025238304-PCT00001
벡터 x'는 전송된 신호 x의 근사치를 나타내고 매트릭스 X'은 벡터 x'로부터의 이들의 등가치들(equivalents)로 치환된 심볼들을 갖는 매트릭스 X의 버젼을 나타낸다. 이 시나리오에서, 벡터 m에서의 값 m의 가장 가능성이 있는 DC 추정치(최소 자승법의 견지에서)는 m'이고 벡터 m'에서의 심볼들의 평균값으로 주어지고, 벡터는 다음 식으로 주어진다:
m' = y - X' h
따라서, 값 m'를 도출하기 위해, 근사치 x'이 먼저 도출되어야 한다. 그러므로, 신호 y는 아날로그-도메인 DC 오프셋 보상이 행해지고 이어서 등화가 행해지고 따라서 이렇게 생성된 등화된 버스트는 벡터 x'이고, 이것은 식 (3)에서의 벡터 h와 관련하여 적용되어(채널 임펄스 응답을 측정하는 방법은 이 기술 분야에서 숙련된 사람이 용이하게 알 수 있을 것이다) 벡터 m'를 생성하고 그러므로 값 m'을 생성된다.
DC 성분의 추정치 m'은 이후 다음 식에 따라 수신된 신호 y의 새로 만든 버전(refined version)을 생성하는 데 사용될 수 있다:
y' = y - m" (4)
여기서 m"은 상수 벡터 (m', m', ..., m')T이다 .
신호 y'는 이후 결과가 전송된 신호 x를 정확하게 표현하는 더 큰 우도(likelihood)를 갖고 등화될 수 있다.
일 실시예에 있어서, 등화는 하프-버스트들에서 처리될 수 있다. 도 1을 참조하면, "하프레프트버스트(halfLeftburst)"는 수신된 제 1 심볼로부터 트레이닝 심볼들의 끝까지를 포함해서 정의될 수 있고 "하프라이트버스트(halfRightburst)"는 트레이닝 심볼들의 시작부터 버스트의 최종 수신 심볼(그렇지만 물론 가드 심볼들은 제외)까지로 정의될 수 있다. 도 2는 하프-버스트 처리에 기초하여 DC 보상을 위한 제안된 처리 접근방식을 나타낸다.
제 1 하프-버스트(하프레프트버스트 또는 하프라이트버스트일 수 있음)는 단계 S1에서 통상과 같이 등화된다. 이들 등화된 심볼들은 단계 S2에서 식 (3)를 이용하여 DC 오프셋을 추정하기 위해 사용된다. 다음에, 단계 S3에서, 제 2 하프-버스트는 식(4)를 이용하여 보상된다. 이 후, 단계 S4에서, 보상된 제 2 하프-버스트가 등화된다. 원칙적으로, 개선된 오프셋 추정을 전체 버스트에 적용하고 제 1 하프도 재등화하는 것이 가능하다. 그러나, 이것은 처리하는 데 더 노력을 기울여야 하고, 실제로, 이상적인 타협안은 버스트의 반에만 보정을 적용함으로써 도달할 수 있다(도 2).
다른 실시예는 M개의 페이로드 심볼의 그룹에 초점을 맞추고 있는 데 여기서 M/2는 트레이닝 시퀀스 바로 앞에 위치되고 나머지 M/2는 상기 트레이닝 시퀀스 바 로 뒤에 위치된다. 상기 트레이닝 시퀀스에 인접한 심볼들은 다른 심볼들(대부분의 조건들에서)에서보다 낮은 에러 확률을 가지는 데 그 이유는 등화에 사용되는 시변(time-varying) 채널 임펄스 응답의 추정치가 트레이닝 심볼들로부터 유도되기 때문이다(전파 경로는 특히 움직이는 수신기에 대해 시변이고, 그래서 등화 성능(equalisation performance)이 상기 트레이닝 시퀀스 바로 앞 및 뒤의 심볼들에 대해 더 양호한 경향이 있다). 따라서, 수신된 버스트 내의 DC 성분은 상기 트레이닝 시퀀스에 가장 가까운 페이로드 섹션들의 일부를 이용하여 추정될 수 있다. 예를 들면, 상기 트레이닝 시퀀스에 가장 가까운 각각의 페이로드 섹션 내의 10개의 심볼들이 사용될 수 있다(이것은 M=20임을 의미할 것임). 도 3은 이 실시예의 일 예의 흐름도를 나타낸다.
단계 S5에서, 상기 트레이닝 시퀀스 주위의 M개의 심볼들이 등화된다. 단계 S6에서, M개의 등화된 심볼들이 식 (3)에 삽입되고 보상된 신호 y'를 발생하기 위해 식 (4)에 사용되는 DC 오프셋 m'을 계산한다. 단계 S7에서, 나머지 페이로드 심볼들(즉, 단계 S5에서 등화되었던 M개의 심볼들의 그룹 내의 것이 아닌 것)이 신호 y'를 기초로 이용하여 등화된다. 택일적으로, 단계 S7의 등화는 다시 시작될 수 있다(이미 등화된 M개의 심볼들을 무시하면서). 또 다시, 단계 S7의 구현에 대한 선택은 성능과 처리 시간 사이의 타협에 기초한다.
상기 수신된 신호 버스트의 일부 또는 전부를 먼저 등화하기 위한 요구 없이 DC 오프셋 추정을 수행하는 것이 가능하다. 이와 같은 실시예는 도 4와 관련하여 기술될 것이다.
상기 수신된 신호 버스트는 IQ 포맷에 제공되고 초기 DC 보상 공정 401이 I 및 Q 브랜치들 각각에 대해 수행된다. 각 브랜치에 있어서, 이 공정는 I 또는, 있을 수 있는 경우로서, Q 심볼 성분들의 스트림의 평균을 내어 DC 오프셋을 추정하는 것과, 이어서 I 또는, 있을 수 있는 경우로서, Q 스트림의 심볼 성분들로부터의 오프셋을 감산하는 것을 포함한다. 얻어진 IQ 포맷 신호는 이후 공정 402에서 사용되어 상기 수신된 신호 버스트가 도착할 때 통과하는 채널의 임펄스 응답을 추정한다. 다수의 다른 접근방식이 채널 임펄스 응답(CIR)을 추정하기 위해 사용될 수 있다는 것을 이 기술분야에서 숙련된 사람들은 알 수 있을 것이다.
CIR 추정의 하나의 가능한 구현은 상기 수신된 버스트에 의해 사용되는 것으로 알려진 트레이닝 시퀀스의 심볼들로 초기 DC 보상을 행한 상기 수신된 버스트의 상관(correlation)에 의한 것이다. 택일적으로, 상기 트레이닝 시퀀스의 심볼들에 대한 초기 DC 보상이 행해진 상기 수신된 버스트의, 최소 자승법의 견지에서, 선형 피트(linear fit)를 수행하는 것이 가능하다.
CIR이 도출되면, 그것은 이후 트레이닝 심볼들의 시퀀스를 필터링하기 위해 공정 403에서 사용된다. 이 후 얻어진 신호는 나머지 DC 오프셋의 추정치를 유도하기 위해 공정 404에서 사용된다. 공정 404에서 수행된 추정은 트레이닝 심볼들의 필터링된 시퀀스와 초기 DC 보상이 행해진 수신된 버스트의 대응 부분 사이에서, 심볼 베이시스로 심볼에 대해 차분(difference)의 평균을 계산함으로써 달성된다. 공정 404에서 행해진 계산들은 식 (3)의 구현에 대응한다. 나머지 DC 오프셋 추정치 m"은 이후 등화가 이후 행해질 수 있는 수신된 버스트의 한 버전을 생성하기 위 해 식 (4)를 이용하는 공정 405에서 수신된 신호로부터 제거된다.
이 명세서의 도입부에 기재된 것과 같이, DC 오프셋 추정 및 억제를 위한 본 발명에 따른 전술한 루틴들은 예를 들면 무선 통신 네트워크의 기지국에서 또는 이와 같은 네트워크에 사용하기 위한 모바일 전화기에서 구현될 수 있다. 도 5는 모바일 전화, 기지국 또는 본 발명이 구현될 수 있는 유사한 수신기를 나타낼 수 있는 일반 구조를 도시한다. 수신기(501)는 무선 신호들을 얻기 위한 안테나(502), RF 섹션(503), 아날로그-디지털 변환(ADC) 섹션(504), 데이터 프로세서(505) 및 메모리(506)를 포함한다. 실제로, 상기 수신기는 많은 다른 요소들을 포함할 수 있지만 본 발명의 구현의 설명하는 데 필요한 것만이 도시되어 있다.
안테나(502)에서 수신된 신호들은 주파수가 다운컨버트되고 RF 섹션(503)에서 증폭된다. 이 후 신호들은 ADC 섹션(504)에 의해 디지털 신호들로 변환되고 프로세서(505)로 전달된다. 프로세서(505)는 신호값들 및 필요로 되는 다른 데이터의 저장(storage)를 제공하기 위해 메모리(506)에 의존하여, 획득된 신호들의 정보 페이로드를 추출하여 이용하는 데 필요한 동작을 수행한다. 프로세서(505)는 도 2, 도 3 및 도 4에 개략 설명된 것과 같은, DC 오프셋 추정 및 억제를 위한 본 발명에 따른 전술한 루틴들을 수행한다.

Claims (19)

  1. 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 장치로서,
    상기 수신된 신호 버스트는 전송된 신호 버스트에 대응하고, 상기 장치는 등화된 신호(equalized signal)를 생성하기 위해 상기 수신된 버스트의 일부 또는 실질적으로 모두인 제 1 신호를 등화하는 등화 수단(equalising means),
    상기 등화된 신호가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과(passage)에 의해 어떻게 영향을 받을 것인지를 모델링(modelling)하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정(impulse response estimate)을 이용하는 모델링 수단(modelling means), 및
    상기 수신된 신호 버스트에 존재하는 DC 오프셋(DC offset)을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 평가 수단을 포함하는, DC 오프셋 도출 장치.
  2. 제 1 항에 있어서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고, 상기 제 1 신호는 상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 단부를 향해 연장하는 상기 전송된 버스트의 일부에 대응하는 상기 수신된 신호 버스트의 일부인, DC 오프셋 도출 장치.
  3. 제 1 항에 있어서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고, 상기 제 1 신호는 상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 단부를 향해 연장하는 상기 전송된 신호 버스트의 제 1 부분에 대응하는 상기 수신된 신호 버스트의 일부인 제 1 부분을 가지며,
    상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 다른 단부를 향해 연장하는 상기 전송된 신호 버스트의 제 1 부분에 대응하는 상기 수신된 신호 버스트의 일부인 제 2 부분을 가지는, DC 오프셋 도출 장치.
  4. 제 1 항에 있어서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고, 상기 제 1 신호는 상기 트레이닝 시퀀스에 대응하는 상기 수신된 신호 버스트의 상기 일부인, DC 오프셋 도출 장치.
  5. 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 장치로서,
    상기 수신된 신호 버스트는 트레이닝 시퀀스를 포함하는 것으로 알려진 전송된 신호 버스트에 대응하고, 상기 장치는 상기 트레이닝 시퀀스의 카피(copy)가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과에 의해 어떻게 영향을 받을 것인지를 모델링하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정을 이용하는 모델링 수단, 및
    상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위해 상기 수신 된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 평가 수단을 포함하는, DC 오프셋 도출 장치.
  6. 상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위한 제 1 항 내지 제 5 항 중 어느 한 항의 장치, 상기 수신된 신호 버스트의 실질적으로 모두로부터 상기 도출된 DC 오프셋을 제거하는 소거(cancellation) 수단 및 결과로 얻어진 신호를 등화하는 수단을 포함하는, 신호 처리 시스템.
  7. 상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위한 제 1 항 내지 제 5 항 중 어느 한 항의 장치, 상기 DC 오프셋을 도출하는 데 사용되지 않는 상기 수신된 신호 버스트의 일부로부터 상기 도출된 DC 오프셋을 제거하는 소거 수단(cancellation means) 및 결과로 얻어진 신호를 등화하는 수단을 포함하는, 신호 처리 시스템.
  8. 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 방법으로서,
    상기 수신된 신호 버스트는 전송된 신호 버스트에 대응하고, 상기 방법은 등화된 신호를 생성하기 위해 상기 수신된 버스트의 일부 또는 실질적으로 모두인 제 1 신호를 등화하는 등화 단계,
    상기 등화된 신호가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과에 의해 어떻게 영향을 받을 것인지를 모델링하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정을 이용하는 것을 포함하는 모델링 단계, 및
    상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 것을 포함하는 평가 단계를 포함하는, DC 오프셋 도출 방법.
  9. 제 8 항에 있어서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고, 상기 제 1 신호는 상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 단부를 향해 연장하는 상기 전송된 버스트의 일부에 대응하는 상기 수신된 신호 버스트의 일부인, DC 오프셋 도출 방법.
  10. 제 8 항에 있어서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고, 상기 제 1 신호는 상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 단부를 향해 연장하는 상기 전송된 신호 버스트의 제 1 부분에 대응하는 상기 수신된 신호 버스트의 일부인 제 1 부분을 가지며,
    상기 트레이닝 시퀀스로부터 상기 수신된 신호 버스트의 다른 단부를 향해 연장하는 상기 전송된 신호 버스트의 제 1 부분에 대응하는 상기 수신된 신호 버스트의 일부인 제 2 부분을 가지는, DC 오프셋 도출 방법.
  11. 제 8 항에 있어서, 상기 전송된 신호 버스트는 트레이닝 시퀀스를 포함하고, 상기 제 1 신호는 상기 트레이닝 시퀀스에 대응하는 상기 수신된 신호 버스트의 상기 일부인, DC 오프셋 도출 방법.
  12. 특정 채널을 통해 획득된 수신된 신호 버스트에서 DC 오프셋을 도출하는 방법으로서,
    상기 수신된 신호 버스트는 트레이닝 시퀀스를 포함하는 것으로 알려진 전송된 신호 버스트에 대응하고, 상기 방법은 상기 트레이닝 시퀀스의 카피가 상기 전송된 신호 버스트의 대응 부분의 위치에서 상기 채널을 통한 통과에 의해 어떻게 영향을 받을 것인지를 모델링하는 테스트 신호를 생성하기 위해 상기 채널의 임펄스 응답 추정을 이용하는 것을 포함하는 모델링 단계, 및
    상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위해 상기 수신된 신호 버스트의 대응 부분과 상기 테스트 신호를 비교하는 것을 포함하는 평가 단계를 포함하는, DC 오프셋 도출 방법.
  13. 상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위한 제 8 항 내지 제 12 항 중 어느 한 항의 방법, 상기 수신된 신호 버스트의 실질적으로 모두로부터 상기 도출된 DC 오프셋을 제거하는 것을 포함하는 소거 단계 및 결과로 얻어진 신호를 등화하는 것을 포함하는 등화 단계를 포함하는, 신호 처리 방법.
  14. 상기 수신된 신호 버스트에 존재하는 DC 오프셋을 도출하기 위한 제 8 항 내지 제 14 항 중 어느 한 항의 방법, 상기 DC 오프셋을 도출하는 데 사용되지 않는 상기 수신된 신호 버스트의 일부로부터 상기 도출된 DC 오프셋을 제거하는 것을 포함하는 소거 단계 및 결과로 얻어진 신호를 등화하는 것을 포함하는 등화 단계를 포함하는, 신호 처리 방법.
  15. 데이터 처리 장치가 청구항 8 내지 청구항 14 중 어느 한 항에 따른 방법을 수행하도록 하는 프로그램.
  16. 수신된 신호 버스트에서 DC 오프셋을 도출하기 위한 장치로서,
    상기 장치는 첨부 도면을 참조하여 전술한 것과 실질적으로 같은, DC 오프셋 도출 장치.
  17. 첨부된 도면들을 참조하여 전술한 것과 실질적으로 같은, 수신된 신호 버스트를 복조하기 위한 장치.
  18. 첨부 도면들을 참조하여 전술한 것과 실질적으로 같은, 수신된 신호 버스트에서 DC 오프셋을 도출하는 방법.
  19. 첨부 도면들을 참조하여 전술한 것과 실질적으로 같은, 수신된 신호 버스트 를 복조하는 방법.
KR1020077007508A 2004-09-02 2005-08-15 수신된 신호들에서의 ｄｃ 오프셋 추정 KR101004988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0419487.4 2004-09-02
GBGB0419487.4A GB0419487D0 (en) 2004-09-02 2004-09-02 DC estimation in received signals

Publications (2)

Publication Number Publication Date
KR20070070168A true KR20070070168A (ko) 2007-07-03
KR101004988B1 KR101004988B1 (ko) 2011-01-04

Family

ID=33155912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007508A KR101004988B1 (ko) 2004-09-02 2005-08-15 수신된 신호들에서의 ｄｃ 오프셋 추정

Country Status (7)

Country Link
US (1) US8139627B2 (ko)
EP (1) EP1784960A1 (ko)
KR (1) KR101004988B1 (ko)
CN (1) CN101010921B (ko)
GB (1) GB0419487D0 (ko)
TW (1) TWI321933B (ko)
WO (1) WO2006024817A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8565351B2 (en) 2011-04-28 2013-10-22 Mediatek Singapore Pte. Ltd. Channel impulse response (CIR)/DC offset (DCO) joint estimation block and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2287620B (en) 1994-03-10 1998-12-16 Roke Manor Research A digital cellular mobile radio receiver
US5684827A (en) * 1995-10-04 1997-11-04 Zenith Electronics Corporation System for controlling the operating mode of an adaptive equalizer
US6504884B1 (en) 1999-05-12 2003-01-07 Analog Devices, Inc. Method for correcting DC offsets in a receiver
US6449320B1 (en) * 1999-07-02 2002-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Equalization with DC-offset compensation
WO2001031867A1 (en) * 1999-10-27 2001-05-03 Nokia Corporation Dc offset correction in a mobile communication system
GB2355900B (en) * 1999-10-29 2004-03-17 Ericsson Telefon Ab L M Radio receiver
KR100708070B1 (ko) * 2000-01-10 2007-04-17 삼성전자주식회사 데이터 검출기에서 사용되는 결정 레벨을 조정하여 검출성능을 높이는 데이터 재생 장치 및 방법
GB2396788B (en) 2000-09-07 2004-10-27 Nec Corp Improvements in CDMA receivers
US7349469B1 (en) * 2001-08-17 2008-03-25 Ati Research, Inc. DC offset correction for constant modulus equalization
GB0123290D0 (en) 2001-09-27 2001-11-21 Nokia Corp DC offset correction in a mobile communication system
EP1337083A1 (en) 2002-02-13 2003-08-20 Agere Systems Limited DC offset and channel impulse response estimation
US7349495B2 (en) * 2003-09-25 2008-03-25 Intel Corporation Soft bits normalization apparatus, method, and system
US7266160B2 (en) * 2003-10-20 2007-09-04 Analog Devices, Inc. Method for joint DC offset correction and channel coefficient estimation in a receiver
JP4773294B2 (ja) * 2006-07-14 2011-09-14 ルネサスエレクトロニクス株式会社 適応等化装置及び受信装置
TW201038028A (en) * 2009-04-10 2010-10-16 Ralink Technology Corp Carrier recovery device and related method

Also Published As

Publication number Publication date
GB0419487D0 (en) 2004-10-06
KR101004988B1 (ko) 2011-01-04
US8139627B2 (en) 2012-03-20
WO2006024817A1 (en) 2006-03-09
TW200620918A (en) 2006-06-16
CN101010921A (zh) 2007-08-01
CN101010921B (zh) 2012-03-21
TWI321933B (en) 2010-03-11
US20080192862A1 (en) 2008-08-14
EP1784960A1 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100770924B1 (ko) 무선 통신 시스템에서 주파수 오차 보상 장치 및 방법
KR970007362B1 (ko) 수신기에서의 손상된 신호 등화 장치 및 방법
US20140036984A1 (en) Equalization of a Distributed Pilot OFDM Signal
JP4903026B2 (ja) 遅延プロファイル解析回路及びそれを用いた装置
WO2007149630A2 (en) An efficient doppler compensation method and receiver for orthogonal-frequency-division-multiplexing (ofdm) systems
FI101919B (fi) Menetelmä impulssivasteen laskemiseksi ja vastaanotin
US7317767B2 (en) DC offset correction in a mobile communication system
WO2005043849A1 (en) Improved method for joint dc offset correction and channel coefficient estimation in a receiver
KR101004988B1 (ko) 수신된 신호들에서의 ｄｃ 오프셋 추정
WO2001017149A1 (fr) Appareil de communication ofdm et procede d'estimation du chemin de propagation
KR101314776B1 (ko) 이동통신 시스템에서 주파수 옵셋을 보상하기 위한 장치 및방법
US20070002979A1 (en) Iterative channel estimation using pilot signals
KR100948511B1 (ko) 디맵퍼의 하드 디시젼을 이용한 채널 추정장치 및 채널 추정방법과 그 추정장치를 포함한 ｏｆｄｍ 수신장치
EP1130866A1 (en) Correction of quadrature and gain errors in homodyne receivers
KR100958508B1 (ko) 수신기, 수신 방법 및 주파수 보정 방법
EP1337083A1 (en) DC offset and channel impulse response estimation
KR100452619B1 (ko) I/q부정합의 추정 및 보상방법과 그 장치, i/q부정합과 dc옵셋의 추정 및 보상방법과 그 장치
KR101364559B1 (ko) Ｏｆｄｍ 수신 장치 및 수신 신호 처리 방법
KR101098760B1 (ko) 왜곡 파일럿 복구를 통해 채널을 추정하는 채널 추정기, 그채널 추정기를 포함한 ｏｆｄｍ 수신장치, 및 왜곡 파일럿보상을 통한 채널추정방법
KR100978703B1 (ko) 디지털 통신 시스템의 ｄｃ 오프셋 보상을 위한 방법 및 장치
KR100874011B1 (ko) 무선 통신 시스템에서의 주파수 옵셋 보상 장치 및 방법
KR20160116994A (ko) 샘플링 클락 옵셋을 보상하는 방법 및 그 장치
KR100465030B1 (ko) 채널추정장치
KR100952935B1 (ko) 채널 추정장치, 그 장치를 포함하는 ｏｆｄｍ 수신장치 및채널 추정방법
JP2008219517A (ja) 適応等化装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 9