KR20070068772A - 액정표시장치와 그 제조방법 - Google Patents

액정표시장치와 그 제조방법 Download PDF

Info

Publication number
KR20070068772A
KR20070068772A KR1020050130748A KR20050130748A KR20070068772A KR 20070068772 A KR20070068772 A KR 20070068772A KR 1020050130748 A KR1020050130748 A KR 1020050130748A KR 20050130748 A KR20050130748 A KR 20050130748A KR 20070068772 A KR20070068772 A KR 20070068772A
Authority
KR
South Korea
Prior art keywords
substrate
color filter
forming
thin film
film transistor
Prior art date
Application number
KR1020050130748A
Other languages
English (en)
Inventor
안병건
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050130748A priority Critical patent/KR20070068772A/ko
Priority to CNA2006101622500A priority patent/CN1991508A/zh
Priority to US11/645,378 priority patent/US7859623B2/en
Publication of KR20070068772A publication Critical patent/KR20070068772A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13363—Birefringent elements, e.g. for optical compensation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 빛샘 현상을 줄임과 아울러 비용 상승을 감소시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 제1 기판 상에 컬러 필터 어레이가 형성된 컬러 필터 기판과; 액정셀을 사이에 두고 상기 제1 기판과 합착되는 제2 기판 상에 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판을 구비하고, 상기 컬러 필터 기판은 반응성 메조겐(Reactive Mesogen)으로 형성된 광학 보상층을 구비한다.

Description

액정표시장치와 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
도 1은 종래의 수평 전계 인가형 액정표시장치의 박막 트랜지스터 기판 및 컬러 필터 기판을 간략하게 나타내는 단면도.
도 2는 종래의 빛샘 현상을 설명하기 위한 도면.
도 3은 도 1의 액정표시장치에 보상 필름을 부착한 것을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 수평 전계 인가형 액정표시장치를 나타내는 평면도.
도 5a 및 도 5b는 도 4의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 따라 절단한 박막 트랜지스터 기판 및 컬러 필터 기판을 나타내는 단면도.
도 6a 내지 도 6d는 컬러 필터 기판의 제조과정을 나타내는 단면도.
도 7a 내지 도 7e는 박막 트랜지스터 기판의 제조과정을 나타내는 단면도.
도 8은 본 발명의 다른 실시 예에 따른 수직 전계 인가형 액정표시장치의 박막 트랜지스터 기판을 간략하게 나타내는 평면도.
도 9는 도 8의 Ⅲ-Ⅲ'선을 절단한 박막 트랜지스터 기판 및 컬러 필터 기판을 나타내는 단면도.
도 10a 내지 도 10e는 컬러 필터 기판의 제조과정을 나타내는 단면도.
도 11a 내지 도 11e는 박막 트랜지스터 기판의 제조과정을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
4, 104, 204 : 데이터 라인 6, 106, 206 : 박막 트랜지스터
8, 108, 208 : 게이트 전극 10, 110, 210 : 소스 전극
12, 112, 212 : 드레인 전극 13, 113, 213 : 화소 컨택홀
14, 114, 214 : 화소 전극 18, 118, 244 : 공통 전극
31, 131, 231 : 하부 편광판 32, 132, 232 : 상부 편광판
33, 133, 233 : 하부 기판 34, 134, 234 : 상부 기판
35, 135, 235 : 게이트 절연막 36, 136, 236 : 블랙 매트릭스
38, 138, 238 : 컬러 필터 39, 139, 239 : 하부 배향막
40 : 오버코트층 41, 141, 241 : 액정
42, 142, 242 : 상부 배향막 51, 151, 152 : 상부 보상 필름
53, 153, 253 : 하부 보상 필름 70, 170, 270 : 박막 트랜지스터 기판
80, 180, 280 : 컬러 필터 기판 102, 202 : 게이트 라인
116, 216 : 공통 라인 120, 220 : 스토리지 캐패시터
121, 221 : 스토리지 컨택홀 122, 222 : 스토리지 전극
140, 240 : 보상층
본 발명은 액정표시장치에 관한 것으로, 특히 빛샘 현상을 줄임과 아울러 비용 상승을 감소시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.
수직 전계 인가형 액정표시장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 VA(Vertical Alignment) 모드의 액정을 구동하게 된다. 이러한 수직 전계 인가형 액정표시장치는 개구율이 큰 장점을 가지는 반면 시야각이 90°정도로 좁은 단점을 가진다.
수평 전계 인가형 액정표시장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 IPS(In Plane Switching) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정표시장치는 시야각이 160°정도로 넓은 장점을 가진다. 이하, 수평 전계 인가형 액정표시장치에 대하여 상세히 살펴보기로 한다.
수평 전계 인가형 액정표시장치는 서로 대향하여 합착된 박막 트랜지스터 기판(하부 기판) 및 컬러 필터 기판(상부 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 컬러 필터 기판은 색 구현을 위한 컬러 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
도 1은 종래의 수평 전계 인가형 액정표시장치의 박막 트랜지스터 기판 및 컬러 필터 기판을 간략하게 나타내는 단면도이다.
도 1을 참조하면, 박막 트랜지스터 기판(70)은 하부 기판(31) 상에 서로 교차하게 형성된 게이트 라인 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(14) 및 공통 전극(18)을 구비한다.
박막 트랜지스터는 게이트 라인의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 게이트 라인과 접속된 게이트 전극, 데이터 라인(4)과 접속된 소스 전극, 소스 전극과의 사이에 채널을 형성하며 화소 전극과 접속된 드레인 전극을 구비한다.
화소 전극(14)은 박막 트랜지스터의 드레인 전극과 접속되어 화소 영역에 형성된다.
공통 전극(18)은 공통 라인과 접속되어 화소 영역에 형성된다.
게이트 라인 및 데이터 라인(4)은 게이트 패드 및 데이터 패드를 통해 게이트 드라이버 및 데이터 드라이버로부터 신호를 공급받는다.
공통 라인은 공통 패드를 통해 공통 전압원으로부터 공통 전압을 공급받는다.
이에 따라, 박막 트랜지스터를 통해 화소 신호가 공급된 화소 전극(14)과 공통 라인을 통해 공통 전압이 공급된 공통 전극(18) 사이에는 수평 전계가 형성된다.
컬러 필터 기판(80)은 빛샘을 방지함과 아울러 외부광을 흡수함으로써 콘트라스트를 높여주는 블랙 매트릭스(36), 색상 구현을 위한 컬러 필터(38), 컬러 필터(38)의 평탄화를 위한 오버코트층(40)을 포함한다.
이러한 박막 트랜지스터 기판(70)의 배향막(39)과 컬러 필터 기판(80)의 배향막(42) 사이에 수평 방향으로 배열된 액정 분자들(41)이 수평 전계로 인한 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들(41)의 회전 정도에 따라 화소 영역을 투과하는 광투과율이 달라지게 됨으로써 계조를 구현하게 된다.
박막 트랜지스터 기판(70)의 배면에 위치한 하부 편광판(31)과 컬러 필터 기판(80)의 배면에 위치한 상부 편광판(32)은 광투과축이 서로 직교하도록 배치된다. 즉, 액정 분자(41)를 통과하는 광이 액정 분자들(41)에 의해 그 선편광이 변하게 되면 상부 편광판(32)을 통과하지만, 액정 분자(41)에 의해 광의 선편광이 변하지 않으면 상부 편광판(32)을 통과하지 못한다.
한편, 이러한 수평 전계 인가형 액정표시장치를 통해 블랙을 구현하는 경우, 하부 편광판(31)에 의해 선편광된 광이 상부 편광판(32)에 충분히 흡수되지 않아 액정표시장치의 정면에서 벗어난 위치, 즉 측면에서 볼 경우 광의 양과 색특성이 정면에서 볼 경우와 달라지는 빛샘 현상이 나타난다. 특히, 도 2에 도시된 바와 같이 시야각이 ±70°일 때 광투과율이 높아 빛샘이 가장 많이 발생하게 된다. 이는 상부 및 하부 편광판(32, 31)이 광투과축을 가지는 편광자를 사이에 두고 광흡수축을 가지는 보호층이 적층된 구조를 가지는데, 이 보호층이 일정한 지연값을 갖는 일축성 성질을 가지고 있어 상부 편광판의 편광 방향을 변형시키기 때문이다.
이 빛샘 현상은 도면에 도시된 수평 전계 인가형 액정표시장치뿐만 아니라 마찬가지로 편광판을 사용하는 수직 전계 인가형 액정표시장치에서도 발생한다.
이러한 빛샘 현상을 줄이기 위해 A-플레이트, 포저티브(Positive) C-플레이트, 이축성 필름 등의 보상 필름을 도 3과 같이 상부 및 하부 기판(34, 33)의 배면에 상부 및 하부 편광판(31, 32)과 함께 부착한다. 상부 기판(34)에 부착되는 보상 필름은 제1 상부 보상 필름(51a)와 제2 상부 보상 필름(51b)으로 적층된 구조를 사용하고, 하부 기판(33)에 부착되는 보상 필름은 하부 보상 필름(53)의 단층 구조를 사용한다. 이때, 상부 보상 필름(51a, 51b)으로는 A-플레이트와 포저티브 C-플레이트로 구성된 분리형 필름을 사용한다. A-플레이트의 광축은 상부 편광판(31)의 광투과축과 동일한 수평축을 가지고, 포저티브 C-플레이트의 광축은 상하로 형성된 축을 가진다. 이 보상 필름들에 의해 빛샘 현상이 크게 감소함을 도 2를 통해 알 수 있다.
하지만, 이러한 보상 필름을 추가적으로 구비해야함으로써 종래의 액정표시장치에 비해 비용이 상승하는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 빛샘 현상을 줄임과 아울러 비용 상승을 감소시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 제1 기판 상에 컬러 필터 어레이가 형성된 컬러 필터 기판과; 액정셀을 사이에 두고 상기 제1 기판과 합착되는 제2 기판 상에 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판을 구비하고, 상기 컬러 필터 기판은 반응성 메조겐(Reactive Mesogen)으로 형성된 광학 보상층을 구비한다.
상기 컬러 필터 기판은 상기 제1 기판 배면에 형성된 제1 편광판과; 상기 제1 편광판과 상기 제1 기판 사이에 형성된 제1 보상 필름을 더 구비한다.
상기 컬러 필터 어레이는 상기 제1 기판 상에서 상기 화소 영역을 구분 짓는 블랙 매트릭스와; 상기 블랙 매트릭스를 사이에 두고 형성되는 다수의 컬러 필터를 포함한다.
상기 박막 트랜지스터 어레이는 상기 제2 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 게이트 라인과 나란하게 형성된 공통 라인과; 상기 공통 라인이 연장되어 상기 화소 영역에 형성된 공통 전극과; 상기 박막 트랜지스터와 접속되고, 상기 공통 전극과 상기 화소 영역에서 수평 전계를 형성하는 화소 전극을 구비한다.
상기 광학 보상층은 상기 컬러 필터 상에 형성된다.
상기 컬러 필터 기판은 상기 컬러 필터들의 평탄화를 위한 오버코트층을 더 구비한다.
상기 광학 보상층은 상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이 중 어느 한 곳에 형성된다.
상기 컬러 필터 어레이는 상기 컬러 필터 상에 형성되어 상기 화소 전극과 수직 전계를 형성하는 공통 전극을 더 구비한다.
상기 박막 트랜지스터 어레이는 상기 제2 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되고, 상기 화소 영역에 형성되는 화소 전극을 구비한다.
상기 광학 보상층은 상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이, 상기 컬러 필터와 상기 공통 전극 사이 중 어느 한 곳에 형성된다.
상기 박막 트랜지스터 기판은 상기 제2 기판 배면에 형성된 제2 편광판과; 상기 제2 편광판과 상기 제2 기판 사이에 형성된 제2 보상 필름을 더 구비한다.
상기 제1 및 제2 편광판은 서로 교차하는 광투과축을 가진다.
본 발명에 따른 액정표시장치의 제조방법은 제1 기판 및 상기 제1 기판과 액 정셀을 사이에 두고 합착되는 제2 기판을 마련하는 단계와; 상기 제1 기판 상에 컬러 필터 어레이를 포함하는 컬러 필터 기판을 형성하는 단계와; 상기 제2 기판 상에 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 기판을 형성하는 단계를 포함하고, 상기 컬러 필터 기판을 형성하는 단계는 반응성 메조겐(Reactive Mesogen)으로 광학 보상층을 형성하는 단계를 포함한다.
상기 컬러 필터 기판을 형성하는 단계는 상기 제1 기판 배면에 제1 편광판을 형성하는 단계와; 상기 제1 편광판과 상기 제1 기판 사이에 제1 보상 필름을 형성하는 단계를 더 포함한다.
상기 컬러 필터 어레이를 형성하는 단계는 상기 제1 기판 상에서 상기 화소 영역을 구분 짓는 블랙 매트릭스를 형성하는 단계와; 상기 블랙 매트릭스를 사이에 두고 다수의 컬러 필터를 형성하는 단계를 포함한다.
상기 박막 트랜지스터 어레이를 형성하는 단계는 상기 제2 기판 상에 게이트 라인을 형성하는 단계와; 상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인을 형성하는 단계와; 상기 게이트 라인 및 데이터 라인의 교차부에 박막 트랜지스터를 형성하는 단계와; 상기 게이트 라인과 나란하게 공통 라인을 형성하는 단계와; 상기 공통 라인을 연장시킴으로써 상기 화소 영역에 공통 전극을 형성하는 단계와; 상기 박막 트랜지스터와 접속되고, 상기 공통 전극과 상기 화소 영역에서 수평 전계를 형성하는 화소 전극을 형성하는 단계를 포함한다.
상기 광학 보상층은 상기 컬러 필터 상에 형성된다.
상기 컬러 필터 기판을 형성하는 단계는 상기 컬러 필터들의 평탄화를 위한 오버코트층을 형성하는 단계를 더 포함한다.
상기 광학 보상층은 상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이 중 어느 한 곳에 형성된다.
상기 컬러 필터 어레이를 형성하는 단계는 상기 컬러 필터 상에, 상기 화소 전극과 수직 전계를 형성하는 공통 전극을 형성하는 단계를 더 포함한다.
상기 박막 트랜지스터 어레이를 형성하는 단계는 상기 제2 기판 상에 게이트 라인을 형성하는 단계와; 상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인을 형성하는 단계와; 상기 게이트 라인 및 데이터 라인의 교차부에 박막 트랜지스터를 형성하는 단계와; 상기 화소 영역에, 상기 박막 트랜지스터와 접속되는 화소 전극을 형성하는 단계를 포함한다.
상기 광학 보상층은 상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이, 상기 컬러 필터와 상기 공통 전극 사이 중 어느 한 곳에 형성된다.
상기 박막 트랜지스터 기판을 형성하는 단계는 상기 제2 기판 배면에 제2 편광판을 형성하는 단계와; 상기 제2 편광판과 상기 제2 기판 사이에 제2 보상 필름을 형성하는 단계를 더 포함한다.
상기 제1 및 제2 편광판은 서로 교차하는 광투과축을 가지도록 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 11e을 참조하여 상세하게 설명하기로 한다.
도 4는 4마스크 공정을 이용한 본 발명의 실시 예에 따른 수평 전계 인가형 액정표시장치를 나타내는 평면도이고, 도 5a 및 도 5b는 도 4의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 따라 절단한 박막 트랜지스터 기판 및 컬러 필터 기판을 나타내는 단면도이다.
도 4 내지 도 5b를 참조하면, 박막 트랜지스터 기판(170)은 하부 편광판(131) 및 하부 보상 필름(153)이 형성된 하부 기판(131) 상에 게이트 절연막(135)를 사이에 두고 서로 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(114) 및 공통 전극(118)과, 공통 전극(118)과 접속된 공통 라인(116)을 구비한다. 또한, 박막 트랜지스터 기판(170)은 화소 전극(114)과 공통 라인(116)의 중첩부에 형성된 스토리지 캐패시터(120)를 더 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역을 정의한다.
액정 구동을 위한 기준 전압을 공급하는 공통 라인(116)은 화소 영역을 사이에 두고 게이트 라인(102)과 나란하게 형성된다.
박막 트랜지스터(106)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하 여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과의 사이에 채널을 형성하며 화소 전극(114)과 접속된 드레인 전극(110), 게이트 전극(108)과 게이트 절연막(135)을 사이에 두고 중첩되면서 소스 전극(110) 및 드레인 전극(112) 사이에 채널을 형성하는 활성층(148), 소스 전극(110) 및 드레인 전극(112)과 활성층(148)의 오믹 접촉을 위한 오믹 접촉층(150)을 구비한다.
화소 전극(114)은 보호막(137)을 관통하는 화소 컨택홀(113)을 통해 박막 트랜지스터(106)의 드레인 전극(112)과 접속되어 화소 영역에 형성된다. 이러한 화소 전극(114)은 드레인 전극(112)과 접속되고 인접한 게이트 라인(102)과 나란하게 형성된 제1 수평부(114a)와, 공통 라인(116)과 중첩되게 형성된 제2 수평부(114c)와, 제1 및 제2 수평부(114a, 114c) 사이에 나란하게 형성된 핑거부(114b)를 구비한다.
공통 전극(118)은 공통 라인(116)과 접속되어 화소 영역에 형성된다. 이러한 공통 전극(118)은 화소 영역에서 화소 전극(114)의 핑거부(114b)와 나란하게 형성된다.
스토리지 캐패시터(120)는 공통 라인(116)과, 스토리지 컨택홀(121)을 통해 화소 전극(114)과 접속된 스토리지 전극(122)으로 구성된다. 이러한 스토리지 캐패시터(120)는 화소 전극(114)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(102) 및 데이터 라인(104)은 게이트 패드 및 데이터 패드를 통 해 게이트 드라이버 및 데이터 드라이버로부터 신호를 공급받는다.
공통 라인(116)은 공통 패드를 통해 공통 전압원으로부터 공통 전압을 공급받는다.
이에 따라, 박막 트랜지스터(106)를 통해 화소 신호가 공급된 화소 전극(114)과 공통 라인(116)을 통해 공통 전압이 공급된 공통 전극(118) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(114)의 핑거부(114c)와 공통 전극(118) 사이에 수평 전계가 형성된다.
컬러 필터 기판(180)은 상부 편광판(132) 및 상부 보상 필름(151)이 형성된 상부 기판(134) 상에 빛샘을 방지함과 아울러 외부광을 흡수함으로써 콘트라스트를 높여주는 블랙 매트릭스(136), 색상 구현을 위한 컬러 필터(138), 컬러 필터(138)를 평탄화함과 아울러 보상 필름 역할을 하는 보상층(140)을 포함한다.
상부 보상 필름(151)으로는 A-플레이트를 사용하고, 보상층(140)으로는 리타데이이션(Retardation) 성질, 즉 일정한 지연값을 가지는 반응성 메조겐(Reactive Mesogen : "RM") 물질을 사용함으로써 종래의 C-플레이트와 같은 효과를 가질 수 있도록 한다. 이러한 보상층(140)에 종래에 비해 보상 필름이 하나 줄어듬으로써 비용 상승을 감소시킴과 아울러 빛샘 현상을 해결할 수 있다.
보상층(140)은 도면에 도시된 위치 외에도, 상부 편광판(132) 및 상부 보상 필름(151) 사이, 상부 보상 필름(151) 및 상부 기판(134) 사이, 상부 기판(134) 및 컬러 필터(138) 사이에도 형성될 수 있으며, 이때 컬러 필터(138) 상에는 종래와 동일하게 오버코트층이 형성된다.
이러한 박막 트랜지스터 기판(170)의 배향막(139)과 컬러 필터 기판(180)의 배향막(142) 사이에 수평 방향으로 배열된 액정 분자들(141)이 수평 전계로 인한 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들(141)의 회전 정도에 따라 화소 영역을 투과하는 광투과율이 달라지게 됨으로써 계조를 구현하게 된다.
박막 트랜지스터 기판(170)의 배면에 위치한 하부 편광판(131)과 컬러 필터 기판(180)의 배면에 위치한 상부 편광판(132)은 광투과축이 서로 직교하도록 배치된다. 즉, 액정 분자(141)를 통과하는 광이 액정 분자들(141)에 의해 그 선편광이 변하게 되면 상부 편광판(132)을 통과하지만, 액정 분자(141)에 의해 광의 선편광이 변하지 않으면 상부 편광판(132)을 통과하지 못하게 된다. 상부 및 하부 편광판(132, 131)은 박막 트랜지스터 기판(170)과 컬러 필터 기판(180)이 합착된 후 상부 및 하부 보상 필름(151, 153)과 함께 부착된다.
본 발명의 실시 예에 따른 액정표시장치의 제조방법에 대해 도 6a 내지 도 11e를 참조하여 설명하기로 한다.
도 6a 내지 도 6d는 컬러 필터 기판(180)의 제조과정을 설명하기 위해 도 5a에 도시된 컬러 필터 기판(180)의 상부와 하부를 반전시킨 도면이다.
도 5b에 도시된 컬러 필터 기판(180)은 도 5a에 도시된 컬러 필터 기판(180)과 동일한 기판으로써, 동일한 적층 순서를 가지기 때문에 도 5a를 통해 설명하도록 한다.
먼저 도 6a를 참조하면, 상부 기판(134)에 불투명 물질이 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각 공정에 의해 불투명 물질이 패터닝됨으로써 블랙 매트릭스(136)가 형성된다.
블랙 매트릭스(136)가 형성된 상부 기판(134) 상에 감광성 적색수지가 전면 증착된다. 이 적색수지가 증착된 상부 기판(134) 상에 노광영역과 차단영역을 갖는 마스크가 정렬된다. 이어서, 마스크를 이용한 포토리쏘그래피 공정과 식각 공정에 의해 노광영역을 통해 노광된 적색수지는 제거되고, 차단영역을 통해 노광되지 않은 적색수지가 남게 되어 적색 컬러 필터가 형성된다.
적색 컬러 필터가 형성된 상부 기판(134) 상에 녹색수지가 전면 증착된다. 적색 컬러 필터 형성 과정과 동일한 마스크 공정을 반복함으로써 녹색 컬러 필터가 형성된다.
녹색 컬러 필터가 형성된 상부 기판(134) 상에 청색수지가 전면 증착된다. 적색 및 녹색 컬러 필터 형성 과정과 동일한 마스크 공정을 반복함으로써 청색 컬러 필터가 형성된다.
이러한 과정을 통해 도 6b에 도시된 바와 같이 컬러 필터(138)가 형성된다.
컬러 필터(138)가 형성된 상부 기판(134) 상에 스핀 코팅 등의 방법으로 RM 물질을 도포함으로써 도 6c와 같이 보상층(140)이 형성된다.
보상층(140)이 형성된 상부 기판(134) 상에 폴리이미드(PI) 등의 배향 물질을 도포하고 러빙(Rubbing) 과정을 거침으로써 도 6d와 같이 배향막(142)이 형성된다.
도 7a 내지 도 7e는 도 5a 및 도 5b에 도시된 박막 트랜지스터 기판(170)의 제조과정을 나타내는 도면이다.
4마스크 공정을 이용한 박막 트랜지스터 기판(170)의 제조방법을 도 4 및 도 7a 내지 도 7e를 통해 설명하기로 한다.
본 도면에서는 4마스크 공정을 통해 설명하지만, 본 발명의 액정표시장치는 마스크 수에 관계없다.
먼저, 제1 마스크 공정을 이용하여 하부 기판(133) 상에 게이트 라인(102), 게이트 전극(108), 공통 전극(118)을 포함하는 게이트 금속 패턴이 도 7a와 같이 형성된다.
상세히 하면, 하부 기판(133) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 게이트 전극(108), 공통 전극(118)을 포함하는 게이트 금속 패턴이 형성된다. 게이트 금속층으로는 Al, Mo, Cr계 등의 금속이 단일층 또는 이중층 구조로 이용된다.
게이트 금속 패턴이 형성된 하부 기판(133) 상에 도 7b와 같이 게이트 절연막(135)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(135) 상에 활성층(148) 및 오믹 접촉층(150)을 포함하는 반도체 패턴과, 데이터 라인(104), 소스 전극(110), 드레인 전극(112)을 포함하는 소스/드레인 금속 패턴이 형성된다.
상세히 하면, 게이트 금속 패턴이 형성된 하부 기판(133) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(135), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연 막(135)의 재료로는 SiOx, SiNx 등의 무기 절연 물질이 이용된다. 소스/드레인 금속층으로는 Al, Mo, Cr계 등의 금속이 단일층 또는 이중층 구조로 이용된다. 그 다음, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 단차를 갖는 포토레지스트 패턴을 형성하게 된다. 단차를 갖는 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(110), 그 소스 전극(110)과 일체화된 드레인 전극(112)을 포함하는 소스/드레인 금속 패턴이 형성된다. 그리고, 동일한 포토레지스트 패턴을 이용한 건식 식각 공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(150)과 활성층(148)이 형성된다. 이어서, 포토레지스트 패턴을 애싱하고 노출된 소스/드레인 금속 패턴을 오믹 접촉층(150)과 함께 식각함으로써 소스 전극(110) 및 드레인 전극(112)이 분리되고, 스트립 공정을 통해 소스/드레인 금속 패턴 위에 남아 있던 포토레지스트 패턴이 제거된다.
소스/드레인 금속 패턴이 형성된 게이트 절연막(135) 상에 제3 마스크 공정을 이용하여 화소 컨택홀(113) 및 스토리지 컨택홀(121)을 포함하는 보호막(137)이 도 7c와 같이 형성된다.
상세히 하면, 소스/드레인 금속 패턴이 형성된 게이트 절연막(135) 상에 PECVD 등의 증착 방법으로 보호막(137)이 전면 형성된다. 이어서, 보호막(137)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 화소 컨택홀(113) 및 스토리지 컨택홀(121)이 형성된다. 화소 컨택홀(113)은 보호막(137)을 관통하여 드레인 전극(112)을 노출시키고, 스토리지 컨택홀(121)은 보호막 (137)을 관통하여 스토리지 전극(122)을 노출시킨다.
여기서, 보호막(137)의 재료로는 게이트 절연막(135)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
보호막(137) 상에 화소 전극(114)을 포함하는 투명 도전 패턴이 도 7d와 같이 형성된다.
상세히 하면, 보호막(137) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(114)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(114)은 화소 컨택홀(113)을 통해 노출된 드레인 전극(112)과 접속되고, 스토리지 컨택홀(121)을 통해 노출된 스토리지 전극(122)과 접속된다.
여기서, 투명 도전막의 재료로는 ITO(Indium Tin Oxide) 등이 이용된다.
화소 전극(113)이 형성된 하부 기판(133) 상에 폴리이미드(PI) 등의 배향 물질을 도포하고 러빙(Rubbing) 과정을 거침으로써 도 7e와 같이 배향막(139)이 형성된다.
이와 같은 과정을 거쳐 형성된 컬러 필터 기판(180)과 박막 트랜지스터 기판(170)을 합착한 후 도 5a 및 도 5b에 도시된 바와 같이 상부 및 하부 보상 필름(151, 153)을 포함한 상부 및 하부 편광판(131, 132)이 부착된다.
도 8은 4마스크 공정을 이용한 본 발명의 다른 실시 예에 따른 수직 전계 인가형 액정표시장치의 박막 트랜지스터 기판을 간략하게 나타내는 평면도이고, 도 9 는 도 8의 Ⅲ-Ⅲ'선을 절단하여 도시한 단면도이다.
도 8 및 도 9를 참조하면, 박막 트랜지스터 기판(270)은 하부 편광판(231) 및 하부 보상 필름(253)이 형성된 하부 기판(231) 상에 게이트 절연막(235)을 사이에 두고 서로 교차하게 형성된 게이트 라인(202) 및 데이터 라인(204)과, 그 교차부마다 형성된 박막 트랜지스터(206)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(214)과, 게이트 라인(202)과 스토리지 전극(222)의 중첩부에 형성된 스토리지 캐패시터(220)를 더 구비한다.
게이트 신호를 공급하는 게이트 라인(202)과 데이터 신호를 공급하는 데이터 라인(204)은 교차 구조로 형성되어 화소 영역을 정의한다.
박막 트랜지스터(206)는 게이트 라인(202)의 게이트 신호에 응답하여 데이터 라인(204)의 화소 신호가 화소 전극(214)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(206)는 게이트 라인(202)에 접속된 게이트 전극(208)과, 데이터 라인(204)에 접속된 소스 전극(210)과, 화소 전극(214)에 접속된 드레인 전극(212)을 구비한다. 또한, 박막 트랜지스터(206)는 게이트 전극(208)과 게이트 절연막(235)을 사이에 두고 중첩되면서 소스 전극(210) 및 드레인 전극(212) 사이에 채널을 형성하는 활성층(248), 소스 전극(210) 및 드레인 전극(212)과 활성층(248)의 오믹 접촉을 위한 오믹 접촉층(250)을 구비한다.
화소 전극(214)은 보호막(237)을 관통하는 화소 컨택홀(213)을 통해 박막 트랜지스터(206)의 드레인 전극(212)과 접속되어 화소 영역에 형성된다.
스토리지 캐패시터(220)는 게이트 라인(202)과, 스토리지 컨택홀(221)을 통 해 화소 전극(214)과 접속된 스토리지 전극(222)으로 구성된다. 이러한 스토리지 캐패시터(220)는 화소 전극(214)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(202) 및 데이터 라인(204)은 게이트 패드 및 데이터 패드를 통해 게이트 드라이버 및 데이터 드라이버로부터 신호를 공급받는다.
컬러 필터 기판(280)은 상부 편광판(233) 및 상부 보상 필름(251)이 형성된 상부 기판(234) 상에 빛샘을 방지함과 아울러 외부광을 흡수함으로써 콘트라스트를 높여주는 블랙 매트릭스(236), 색상 구현을 위한 컬러 필터(238), 컬러 필터(238) 상에 형성되어 보상 필름의 역할을 하는 보상층(240), 보상층(240) 상에 형성되어 기준 전압을 공급하는 공통 전극(244)을 포함한다.
상부 보상 필름(251)으로는 A-플레이트를 사용하고, 보상층(240)으로는 리타데이이션(Retardation) 성질, 즉 일정한 지연값을 가지는 RM(Reactive Mesogen) 물질을 사용함으로써 종래의 C-플레이트와 같은 효과를 가질 수 있도록 한다. 이러한 보상층(240)에 종래에 비해 고가의 보상 필름이 하나 줄어듬으로써 비용 상승을 감소시킴과 아울러 빛샘 현상을 해결할 수 있다.
보상층(240)은 도면에 도시된 위치 외에도, 상부 편광판(232) 및 상부 보상 필름(251) 사이, 상부 보상 필름(251) 및 상부 기판(234) 사이, 상부 기판(234) 및 컬러 필터(238) 사이에도 형성될 수 있다.
박막 트랜지스터(206)를 통해 화소 신호가 공급된 화소 전극(214)과 기준 전압이 공급된 공통 전극(244) 사이에는 수직 전계가 형성된다. 이러한 전계에 의해 박막 트랜지스터 기판(270)의 배향막(239)과 칼라 필터 기판(280)의 배향막(242) 사이의 액정 분자들(241)이 유전 이방성에 의해 도면에 도시된 바와 같이 회전하게 된다. 그리고, 액정 분자들(241)의 회전 정도에 따라 화소 영역을 투과하는 광투과율이 달라지게 됨으로써 계조를 구현하게 된다.
박막 트랜지스터 기판(270)의 배면에 위치한 하부 편광판(231)과 컬러 필터 기판(280)의 배면에 위치한 상부 편광판(232)은 광투과축이 서로 직교하도록 배치된다. 즉, 액정 분자(241)를 통과하는 광이 액정 분자들(241)에 의해 그 선편광이 변하게 되면 상부 편광판(232)을 통과하지만, 액정 분자(241)에 의해 광의 선편광이 변하지 않으면 상부 편광판(232)을 통과하지 못하게 된다.
본 발명의 다른 실시 예에 따른 액정표시장치의 제조방법에 대해 도 10a 내지 도 11e를 참조하여 설명하기로 한다.
도 10a 내지 도 10e는 컬러 필터 기판(280)의 제조과정을 설명하기 위해 도 9에 도시된 컬러 필터 기판(280)의 상부와 하부를 반전시킨 도면이다.
먼저 도 10a를 참조하면, 상부 기판(234)에 불투명 물질이 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각 공정에 의해 불투명 물질이 패터닝됨으로써 블랙 매트릭스(236)가 형성된다.
블랙 매트릭스(236)가 형성된 상부 기판(234) 상에 감광성 적색수지가 전면 증착된다. 이 적색수지가 증착된 상부 기판(234) 상에 노광영역과 차단영역을 갖는 마스크가 정렬된다. 이어서, 마스크를 이용한 포토리쏘그래피 공정과 식각 공정에 의해 노광영역을 통해 노광된 적색수지는 제거되고, 차단영역을 통해 노광되 지 않은 적색수지가 남게 되어 적색 컬러 필터가 형성된다.
적색 컬러 필터가 형성된 상부 기판(234) 상에 녹색수지가 전면 증착된다. 적색 컬러 필터 형성 과정과 동일한 마스크 공정을 반복함으로써 녹색 컬러 필터가 형성된다.
녹색 컬러 필터가 형성된 상부 기판(234) 상에 청색수지가 전면 증착된다. 적색 및 녹색 컬러 필터 형성 과정과 동일한 마스크 공정을 반복함으로써 청색 컬러 필터가 형성된다.
이러한 과정을 통해 도 10b에 도시된 바와 같이 컬러 필터(238)가 형성된다.
컬러 필터(238)가 형성된 상부 기판(234) 상에 스핀 코팅 등의 방법으로 RM 물질을 도포함으로써 도 10c와 같이 보상층(240)이 형성된다.
보상층(240)이 형성된 상부 기판(234) 상에 스퍼터링 등의 증착 방법으로 도 10d와 같은 투명 도전층(244)이 형성된다. 투명 도전층(244)의 재료로는 ITO(Indium Tin Oxide) 등이 이용된다.
투명 도전층(244)이 형성된 상부 기판(234) 상에 폴리이미드(PI) 등의 배향 물질을 도포하고 러빙(Rubbing) 과정을 거침으로써 도 10e와 같이 배향막(242)이 형성된다.
4마스크 공정을 이용한 박막 트랜지스터 기판(270)의 제조방법을 도 9 및 도 11a 내지 도 11e를 통해 설명하기로 한다.
본 도면에서는 4마스크 공정을 통해 설명하지만, 본 발명의 액정표시장치는 마스크 수에 관계없다.
먼저, 제1 마스크 공정을 이용하여 하부 기판(233) 상에 게이트 라인(202), 게이트 전극(208)을 포함하는 게이트 금속 패턴이 도 11a와 같이 형성된다.
상세히 하면, 하부 기판(233) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(202), 게이트 전극(208)을 포함하는 게이트 금속 패턴이 형성된다. 게이트 금속층으로는 Al, Mo, Cr계 등의 금속이 단일층 또는 이중층 구조로 이용된다.
게이트 금속 패턴이 형성된 하부 기판(233) 상에 도 11b와 같이 게이트 절연막(235)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(235) 상에 활성층(248) 및 오믹 접촉층(250)을 포함하는 반도체 패턴과, 데이터 라인(204), 소스 전극(210), 드레인 전극(212), 스토리지 전극(222)을 포함하는 소스/드레인 금속 패턴이 형성된다.
상세히 하면, 게이트 금속 패턴이 형성된 하부 기판(233) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(235), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(235)의 재료로는 SiOx, SiNx 등의 무기 절연 물질이 이용된다. 소스/드레인 금속으로는 Al, Mo, Cr계 등의 금속이 단일층 또는 이중층 구조로 이용된다. 그 다음, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 단차를 갖는 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터(206)의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채 널부의 포토레지스트 패턴이 다른 소스/드레인 패턴보다 낮은 높이를 갖게 한다. 이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(204), 소스 전극(210), 그 소스 전극(210)과 일체화된 드레인 전극(212), 스토리지 전극(222)을 포함하는 소스/드레인 금속 패턴이 형성된다. 그리고, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(250)과 활성층(248)이 형성된다. 그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 금속 패턴 및 오믹 접촉층(250)이 식각된다. 이에 따라, 채널부의 활성층(248)이 노출되어 소스 전극(210)과 드레인 전극(212)이 분리되고, 스트립 공정을 통해 소스/드레인 금속 패턴 위에 남아 있던 포토레지스트 패턴이 제거된다.
소스/드레인 금속 패턴이 형성된 게이트 절연막(235) 상에 제3 마스크 공정을 이용하여 화소 컨택홀(213) 및 스토리지 컨택홀(221)을 포함하는 보호막(237)이 도 11c와 같이 형성된다.
상세히 하면, 소스/드레인 금속 패턴이 형성된 게이트 절연막(235) 상에 PECVD 등의 증착 방법으로 보호막(237)이 전면 형성된다. 이어서, 보호막(237)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 화소 컨택홀(213) 및 스토리지 컨택홀(221)이 형성된다. 화소 컨택홀(213)은 보호막(237)을 관통하여 드레인 전극(212)을 노출시키고, 스토리지 컨택홀(221)은 보호막(237)을 관통하여 스토리지 전극(222)을 노출시킨다.
여기서, 보호막(237)의 재료로는 게이트 절연막(235)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
보호막(237) 상에 화소 전극(214)을 포함하는 투명 도전 패턴이 도 11d와 같이 형성된다.
상세히 하면, 보호막(237) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(214)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(214)은 화소 컨택촉홀(213)을 통해 노출된 드레인 전극(212)과 접속되고, 스토리지 컨택홀(221)을 통해 스토리지 전극(222)과 전기적으로 접속된다.
여기서, 투명 도전막의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : IZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등이 이용된다.
화소 전극(213)이 형성된 하부 기판(233) 상에 폴리이미드(PI) 등의 배향 물질을 도포하고 러빙(Rubbing) 과정을 거침으로써 도 11e와 같이 배향막(239)이 형성된다.
이와 같은 과정을 거쳐 형성된 컬러 필터 기판(280)과 박막 트랜지스터 기판(270)을 합착한 후 도 5a 및 도 5b에 도시된 바와 같이 상부 및 하부 보상 필름(251, 253)을 포함한 상부 및 하부 편광판(231, 232)이 부착된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 고가의 보상필름 대신 보상필름의 역할을 하는 보상층을 구비함으로써 비용 상승을 감소시킴과 아울러 빛샘 현상을 크게 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (24)

  1. 제1 기판 상에 컬러 필터 어레이가 형성된 컬러 필터 기판과;
    액정셀을 사이에 두고 상기 제1 기판과 합착되는 제2 기판 상에 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판을 구비하고,
    상기 컬러 필터 기판은 반응성 메조겐(Reactive Mesogen)으로 형성된 광학 보상층을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 컬러 필터 기판은,
    상기 제1 기판 배면에 형성된 제1 편광판과;
    상기 제1 편광판과 상기 제1 기판 사이에 형성된 제1 보상 필름을 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제2 항에 있어서,
    상기 컬러 필터 어레이는,
    상기 제1 기판 상에서 상기 화소 영역을 구분 짓는 블랙 매트릭스와;
    상기 블랙 매트릭스를 사이에 두고 형성되는 다수의 컬러 필터를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제3 항에 있어서,
    상기 박막 트랜지스터 어레이는,
    상기 제2 기판 상에 형성된 게이트 라인과;
    상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와;
    상기 게이트 라인과 나란하게 형성된 공통 라인과;
    상기 공통 라인이 연장되어 상기 화소 영역에 형성된 공통 전극과;
    상기 박막 트랜지스터와 접속되고, 상기 공통 전극과 상기 화소 영역에서 수평 전계를 형성하는 화소 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제4 항에 있어서,
    상기 광학 보상층은,
    상기 컬러 필터 상에 형성되는 것을 특징으로 하는 액정표시장치.
  6. 제4 항에 있어서,
    상기 컬러 필터 기판은,
    상기 컬러 필터들의 평탄화를 위한 오버코트층을 더 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제6 항에 있어서,
    상기 광학 보상층은,
    상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이 중 어느 한 곳에 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제3 항에 있어서,
    상기 컬러 필터 어레이는,
    상기 컬러 필터 상에 형성되어 상기 화소 전극과 수직 전계를 형성하는 공통 전극을 더 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제8 항에 있어서,
    상기 박막 트랜지스터 어레이는,
    상기 제2 기판 상에 형성된 게이트 라인과;
    상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와;
    상기 박막 트랜지스터와 접속되고, 상기 화소 영역에 형성되는 화소 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제9 항에 있어서,
    상기 광학 보상층은,
    상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이, 상기 컬러 필터와 상기 공통 전극 사이 중 어느 한 곳에 형성되는 것을 특징으로 하는 액정표시장치.
  11. 제4 항 및 제9 항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터 기판은,
    상기 제2 기판 배면에 형성된 제2 편광판과;
    상기 제2 편광판과 상기 제2 기판 사이에 형성된 제2 보상 필름을 더 구비하는 것을 특징으로 하는 액정표시장치.
  12. 제11 항에 있어서,
    상기 제1 및 제2 편광판은,
    서로 교차하는 광투과축을 가지는 것을 특징으로 하는 액정표시장치.
  13. 제1 기판 및 상기 제1 기판과 액정셀을 사이에 두고 합착되는 제2 기판을 마련하는 단계와;
    상기 제1 기판 상에 컬러 필터 어레이를 포함하는 컬러 필터 기판을 형성하는 단계와;
    상기 제2 기판 상에 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 기판을 형성하는 단계를 포함하고,
    상기 컬러 필터 기판을 형성하는 단계는 반응성 메조겐(Reactive Mesogen)으로 광학 보상층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제13 항에 있어서,
    상기 컬러 필터 기판을 형성하는 단계는,
    상기 제1 기판 배면에 제1 편광판을 형성하는 단계와;
    상기 제1 편광판과 상기 제1 기판 사이에 제1 보상 필름을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제14 항에 있어서,
    상기 컬러 필터 어레이를 형성하는 단계는,
    상기 제1 기판 상에서 상기 화소 영역을 구분 짓는 블랙 매트릭스를 형성하는 단계와;
    상기 블랙 매트릭스를 사이에 두고 다수의 컬러 필터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제15 항에 있어서,
    상기 박막 트랜지스터 어레이를 형성하는 단계는,
    상기 제2 기판 상에 게이트 라인을 형성하는 단계와;
    상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인을 형성하는 단계와;
    상기 게이트 라인 및 데이터 라인의 교차부에 박막 트랜지스터를 형성하는 단계와;
    상기 게이트 라인과 나란하게 공통 라인을 형성하는 단계와;
    상기 공통 라인을 연장시킴으로써 상기 화소 영역에 공통 전극을 형성하는 단계와;
    상기 박막 트랜지스터와 접속되고, 상기 공통 전극과 상기 화소 영역에서 수평 전계를 형성하는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제16 항에 있어서,
    상기 광학 보상층은,
    상기 컬러 필터 상에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제16 항에 있어서,
    상기 컬러 필터 기판을 형성하는 단계는,
    상기 컬러 필터들의 평탄화를 위한 오버코트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제18 항에 있어서,
    상기 광학 보상층은,
    상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이 중 어느 한 곳에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  20. 제15 항에 있어서,
    상기 컬러 필터 어레이를 형성하는 단계는,
    상기 컬러 필터 상에, 상기 화소 전극과 수직 전계를 형성하는 공통 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제20 항에 있어서,
    상기 박막 트랜지스터 어레이를 형성하는 단계는,
    상기 제2 기판 상에 게이트 라인을 형성하는 단계와;
    상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인을 형성하는 단계와;
    상기 게이트 라인 및 데이터 라인의 교차부에 박막 트랜지스터를 형성하는 단계와;
    상기 화소 영역에, 상기 박막 트랜지스터와 접속되는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  22. 제21 항에 있어서,
    상기 광학 보상층은,
    상기 제1 편광판과 상기 제1 보상 필름 사이, 상기 제1 보상 필름과 상기 제1 기판 사이, 상기 제1 기판과 상기 컬러 필터 사이, 상기 컬러 필터와 상기 공통 전극 사이 중 어느 한 곳에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  23. 제16 항 및 제21 항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터 기판을 형성하는 단계는,
    상기 제2 기판 배면에 제2 편광판을 형성하는 단계와;
    상기 제2 편광판과 상기 제2 기판 사이에 제2 보상 필름을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  24. 제23 항에 있어서,
    상기 제1 및 제2 편광판은,
    서로 교차하는 광투과축을 가지도록 형성되는 것을 특징으로 하는 액정표시 장치의 제조방법.
KR1020050130748A 2005-12-27 2005-12-27 액정표시장치와 그 제조방법 KR20070068772A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050130748A KR20070068772A (ko) 2005-12-27 2005-12-27 액정표시장치와 그 제조방법
CNA2006101622500A CN1991508A (zh) 2005-12-27 2006-12-13 液晶显示器件及其制造方法
US11/645,378 US7859623B2 (en) 2005-12-27 2006-12-26 Liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130748A KR20070068772A (ko) 2005-12-27 2005-12-27 액정표시장치와 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070068772A true KR20070068772A (ko) 2007-07-02

Family

ID=38193188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130748A KR20070068772A (ko) 2005-12-27 2005-12-27 액정표시장치와 그 제조방법

Country Status (3)

Country Link
US (1) US7859623B2 (ko)
KR (1) KR20070068772A (ko)
CN (1) CN1991508A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045480A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
KR20150030108A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253048B1 (ko) * 2008-12-31 2013-04-12 엘지디스플레이 주식회사 광시야각 액정표시소자
CN102629022B (zh) * 2011-08-16 2015-05-13 京东方科技集团股份有限公司 一种显示装置、液晶面板及其制作方法
US8780301B2 (en) * 2011-10-07 2014-07-15 Japan Display West Inc. Liquid crystal display device
CN102629585B (zh) * 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
KR102071633B1 (ko) 2013-10-15 2020-01-31 삼성디스플레이 주식회사 액정 표시 장치
CN104808392A (zh) * 2015-05-21 2015-07-29 京东方科技集团股份有限公司 显示基板、显示基板的制备方法和显示装置
CN106019720B (zh) * 2016-05-31 2020-02-14 京东方科技集团股份有限公司 一种显示用基板、显示装置和曲面显示装置
CN107918230B (zh) 2017-11-03 2021-03-16 惠科股份有限公司 液晶显示装置
CN107807466A (zh) * 2017-11-03 2018-03-16 惠科股份有限公司 液晶显示装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148301A (en) * 1990-02-27 1992-09-15 Casio Computer Co., Ltd. Liquid crystal display device having a driving circuit inside the seal boundary
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
US7508474B2 (en) * 2003-04-07 2009-03-24 Dai Nippon Printing Co., Ltd. Laminated retardation layer, its fabrication process, and liquid crystal display incorporating the same
JP2005003750A (ja) * 2003-06-10 2005-01-06 Dainippon Printing Co Ltd 柱状体を有する位相差制御板
KR20050018354A (ko) 2003-08-12 2005-02-23 삼성전자주식회사 액정 표시 장치와 이의 제조 방법
KR101142997B1 (ko) * 2005-01-18 2012-05-08 삼성전자주식회사 색필터 표시판 및 이를 포함하는 액정 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045480A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
US9329421B2 (en) 2009-10-27 2016-05-03 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same and method of manufacturing display panel
US9823524B2 (en) 2009-10-27 2017-11-21 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same and method of manufacturing display panel
KR20150030108A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US7859623B2 (en) 2010-12-28
US20070146585A1 (en) 2007-06-28
CN1991508A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
US8130352B2 (en) In-plane switching mode liquid crystal display panel and method for fabricating the same
KR20070068772A (ko) 액정표시장치와 그 제조방법
US8724064B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
US8264435B2 (en) Liquid crystal display device and driving method thereof
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
JP2009258332A (ja) 液晶表示装置、電子機器
KR20050067623A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR100760940B1 (ko) 액정표시장치 및 그의 제조방법
KR20050001938A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101016281B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이
KR101238002B1 (ko) 수평 전계 인가형 액정표시장치 및 그 제조 방법
JP5397989B2 (ja) 液晶表示装置
JP4636626B2 (ja) 液晶表示素子
KR20080057433A (ko) 액정표시패널 및 그 제조방법
KR20050001952A (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR20050001951A (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR101255274B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR20080071662A (ko) 반투과형 액정표시장치 및 이의 제조방법
KR20080049443A (ko) 횡전계방식 액정표시소자 및 그 제조방법
WO2006114933A1 (ja) 液晶表示装置
KR20050114800A (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101308443B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid