KR20070063275A - Mathode of manufacturing semiconductor device - Google Patents

Mathode of manufacturing semiconductor device Download PDF

Info

Publication number
KR20070063275A
KR20070063275A KR1020050123322A KR20050123322A KR20070063275A KR 20070063275 A KR20070063275 A KR 20070063275A KR 1020050123322 A KR1020050123322 A KR 1020050123322A KR 20050123322 A KR20050123322 A KR 20050123322A KR 20070063275 A KR20070063275 A KR 20070063275A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
semiconductor device
semiconductor
nitrogen ions
Prior art date
Application number
KR1020050123322A
Other languages
Korean (ko)
Other versions
KR100744942B1 (en
Inventor
김대영
신현수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050123322A priority Critical patent/KR100744942B1/en
Publication of KR20070063275A publication Critical patent/KR20070063275A/en
Application granted granted Critical
Publication of KR100744942B1 publication Critical patent/KR100744942B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

A method for manufacturing a semiconductor device is provided to improve electrical properties and reliability of device and improve the yield of products by preventing an electric field from being concentrated on an edge portion of an active region using a round upper corner of a trench. A trench(85a,85b) is formed on a semiconductor substrate(100). A photoresist layer is selectively formed on the resultant structure. A nitrogen ion implantation is performed on the substrate. An oxide layer(50) is filled in the trench. At this time, a contact auxiliary layer is formed by using the reaction of nitrogen ions on the substrate. An upper corner portion of the trench is formed like a round type structure.

Description

반도체 소자의 제조 방법{MATHODE OF MANUFACTURING SEMICONDUCTOR DEVICE}Manufacturing method of semiconductor device {MATHODE OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1 내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정 단계를 도시한 단면도이다.1 to 4 are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device.

근래에 들어 반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화에 따른 CD(critical dimention)에 대한 요구가 점점 높아지고 있다.In recent years, with the advance of semiconductor technology, high speed and high integration of semiconductor devices are rapidly progressing, and accordingly, the demand for CD (critical dimention) due to the miniaturization of patterns is increasing.

이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 이것은 고집적 소자로 갈수록 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자 분리 영역의 폭을 감소시켜야만 하기 때문이다.This requirement applies not only to patterns formed in device regions, but also to device isolation films that occupy a relatively large area. This is because the width of the device region must decrease in order to increase the width of the device region in a trend that the width of the device region is decreasing toward the highly integrated device.

여기서, 기존의 소자 분리막은 LOCOS(local oxidation of silicon) 공정에 의해 형성되어 왔는데, LOCOS 공정에 의한 소자 분리막은 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈빅(bird's-beak)이 발생되기 때문에 소자 분리 막의 면적을 증대시키면서 누설 전류를 발생시키는 단점이 있다.Here, the existing device isolation film has been formed by a local oxidation of silicon (LOCOS) process, the device isolation film by the LOCOS process, as is well known, the bird's-beak (bird's-beak) is generated at its edge portion Therefore, there is a disadvantage in that leakage current is generated while increasing the area of the device isolation film.

따라서, LOCOS 공정에 의한 소자 분리막 방법을 대신해 작은 폭을 가지면서 우수한 소자 분리 특성을 가지는 STI(shallow trench isolation) 공정을 이용한 소자 분리막의 형성 방법이 제안됨에 따라 대부분의 반도체 소자는 STI 공정을 주로 적용하여 소자 분리막을 형성하고 있다.Therefore, a method of forming a device isolation layer using a shallow trench isolation (STI) process having a small width and excellent device isolation characteristics is proposed instead of the device isolation method using the LOCOS process, and thus, most semiconductor devices mainly use the STI process. To form an element isolation film.

이러한 STI 공정을 적용한 소자 분리막은 반도체 기판 위에 패드 산화막, 패드 질화막 및 감광막을 차례로 형성하고, 감광막을 마스크로 하여 패드 질화막 및 패드 산화막을 차례로 패터닝하고, 패터닝된 패드 질화막 및 패드 산화막을 마스크로 삼아 반도체 기판을 식각하여 트렌치(trench)를 형성하고, 트렌치와 패드 산화막 및 패드 질화막을 매립하도록 HDP(high density plasma) 산화막을 형성하고, 패드 질화막이 노출되도록 HDP 산화막의 표면을 화학 기계적 연마(chemical mechanism polishing, CMP) 공정을 진행하고 패드 질화막을 제거함으로써 형성한다.In the device isolation film using the STI process, a pad oxide film, a pad nitride film, and a photoresist film are sequentially formed on a semiconductor substrate, the pad nitride film and the pad oxide film are patterned sequentially using the photoresist film as a mask, and the patterned pad nitride film and the pad oxide film are used as a mask. The substrate is etched to form a trench, a high density plasma (HDP) oxide layer is formed to fill the trench, the pad oxide layer and the pad nitride layer, and the chemical mechanism polishing is performed on the surface of the HDP oxide layer to expose the pad nitride layer. And CMP) process and removing the pad nitride film.

그러나, 이러한 STI 방법으로 반도체 기판의 소자 분리 영역에 트렌치를 형성하는 경우, 트렌치의 상부 모서리에서 반도체 기판의 액티브 영역(active area, AA)의 가장 자리가 뾰족하게 된다.However, when the trench is formed in the device isolation region of the semiconductor substrate by the STI method, the edge of the active area AA of the semiconductor substrate is sharp at the upper edge of the trench.

이에 따라, 반도체 소자 구동시, 액티브 영역(AA)의 가장자리에 전계가 집중되므로 누설 전류(leakage)가 발생되고 반도체 소자의 전기적 특성 및 신뢰성이 저하되어 제품의 수율이 감소할 수 있다.Accordingly, when the semiconductor device is driven, an electric field is concentrated at the edge of the active area AA, so that leakage current is generated, electrical characteristics and reliability of the semiconductor device are degraded, and the yield of the product may be reduced.

따라서, 본 발명은 반도체 소자의 트렌치 상부 모서리가 뾰족하게 되는 것을방지하여 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다. Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device that can improve the characteristics and reliability of the semiconductor device by preventing the top edge of the trench from being sharpened.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판에 소자분리막 형성을 위한 트렌치를 형성하는 단계, 상기 반도체 기판 위에 상기 트렌치의 상부 모서리로부터 소정의 간격으로 떨어진 감광막을 형성하는 단계, 상기 노출된 반도체 기판 위에 질소 이온을 주입하는 단계, 그리고 상기 트렌치 내부에 산화막을 채우는 단계를 포함하며, 상기 질소 이온을 주입한 상기 반도체 기판의 상기 트렌치의 상부 모서리는 완만한 기울기를 가지는 곡선 형태일 수 있다.The present invention relates to a method of manufacturing a semiconductor device, comprising: forming a trench for forming an isolation layer in a semiconductor substrate; forming a photoresist film spaced at a predetermined distance from an upper edge of the trench on the semiconductor substrate; Implanting nitrogen ions onto the semiconductor substrate, and filling an oxide film into the trench, wherein the upper edge of the trench of the semiconductor substrate into which the nitrogen ions are implanted may have a curved shape.

상기 산화막 채우는 단계에서 상기 반도체 기판에 주입된 질소 이온이 상기 반도체 기판과 반응하여 접촉 보조층을 형성할수 있다.Nitrogen ions implanted into the semiconductor substrate in the oxide filling step may react with the semiconductor substrate to form a contact auxiliary layer.

상기 접촉 보조층은 질화규소(SiN)일 수 있다.The contact auxiliary layer may be silicon nitride (SiN).

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정 단계를 도시한 단면도이다.1 to 4 are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

우선, 도 1에 도시한 바와 같이, 반도체 기판(100)을 패터닝 하여 트렌치(trench)(85a, 85b)를 형성하고, 트렌치(85a, 85b)로부터 소정의 간격을 두고 반도체 기판(100) 위에 감광막(130)을 형성한다. 여기서, 트렌치(85a, 85b)는 상단에 뾰족한 모서리를 가지고 있다.First, as shown in FIG. 1, the semiconductor substrate 100 is patterned to form trenches 85a and 85b, and the photoresist film is disposed on the semiconductor substrate 100 at predetermined intervals from the trenches 85a and 85b. 130 is formed. Here, the trenches 85a and 85b have sharp edges at the top.

그 다음, 도 2에 도시한 바와 같이, 노출된 반도체 기판(100) 위에 질소(N2) 이온을 주입한다.Next, as shown in FIG. 2, nitrogen (N 2) ions are implanted onto the exposed semiconductor substrate 100.

이와 같은 공정을 통해 트렌치(85a, 85b) 상단에 존재하는 뾰족한 모서리는 질소 이온의 이온 주입 에너지에 의해 곡선(rounding) 형태(A)가 된다.Through such a process, the sharp edges present on the tops of the trenches 85a and 85b become a rounded shape A by ion implantation energy of nitrogen ions.

그 다음, 도 3에 도시한 바와 같이, 트렌치(85a, 85b) 내부를 산화막(50)으로 채운다.Next, as shown in FIG. 3, the trenches 85a and 85b are filled with the oxide film 50.

산화막(50)을 증착하는 공정 진행시, 발생하는 열에 의해 반도체 기판(100)의 트렌치(85a, 85b)에 주입된 질소(N) 이온이 반도체 기판(100)과 반응하여 질화규소(SiN)인 접촉 보조층(52)이 형성된다.During the process of depositing the oxide film 50, nitrogen (N) ions injected into the trenches 85a and 85b of the semiconductor substrate 100 react with the silicon substrate (SiN) by the heat generated. The auxiliary layer 52 is formed.

여기서, 접촉 보조층(52)은 산화막(50)의 접착력을 높여 주는 역할을 한다. 이에 따라, 반도체 소자의 저항이 감소하여 동작 속도가 증가할 수 있다.Here, the contact auxiliary layer 52 serves to increase the adhesion of the oxide film 50. As a result, the resistance of the semiconductor device may be reduced to increase the operating speed.

그 다음, 소자 분리막(50)이 존재하지 않는 반도체 기판(100) 위에 게이트 절연막(60) 및 게이트 전극(70)을 차례로 형성하고, 게이트 전극(70)을 마스크로 하여 노출된 반도체 기판(100) 위에 불순물 이온을 저농도로 주입하여 저농도 접합 영역(80)을 형성한다.Next, the gate insulating film 60 and the gate electrode 70 are sequentially formed on the semiconductor substrate 100 where the device isolation film 50 does not exist, and the exposed semiconductor substrate 100 using the gate electrode 70 as a mask. Impurity ions are implanted at a low concentration to form a low concentration junction region 80.

그 다음, 도 4에 도시한 바와 같이, 게이트 절연막(60) 및 게이트 전극(70) 측벽에 스페이서(spacer)(90)를 형성하고, 게이트 전극(70)과 스페이서(90)를 마스크로 삼아 노출된 반도체 기판(100) 위에 불순물 이온을 고농도로 주입하여 고농도 접합 영역(110)을 형성한다.Next, as shown in FIG. 4, spacers 90 are formed on sidewalls of the gate insulating film 60 and the gate electrode 70, and the gate electrode 70 and the spacer 90 are exposed as masks. The high concentration junction region 110 is formed by implanting impurity ions at a high concentration on the semiconductor substrate 100.

여기서, 앞서 설명한 바와 같이, 트렌치(85a, 85b) 상부의 모서리 위에 질소이온을 주입함에 따라 고농도 접합 영역(110)의 가장 자리가 곡선 형태(A)를 이루므로 반도체 소자 구동시 고농도 접합 영역(110) 및 저농도 접합 영역(80)과 같은 반도체 기판(100)의 액티브 영역(active area, AA) 가장자리에 전계가 집중되어 발생하는 누설 전류(leakage)를 방지할 수 있으므로 반도체 소자의 전기적 특성 및 신뢰성이 향상시킬 수 있으며, 제품의 수율을 증가시킬 수 있다. Here, as described above, since the edges of the high concentration junction region 110 form a curved shape A by injecting nitrogen ions onto the corners of the upper portions of the trenches 85a and 85b, the high concentration junction region 110 when the semiconductor device is driven. And leakage current caused by the concentration of an electric field at the edge of the active area AA of the semiconductor substrate 100, such as the low concentration junction region 80, can be prevented. It can improve and increase the yield of the product.

본 발명에 따르면 STI 방법으로 소자 분리막 형성시, 트렌치를 가지는 반도체 기판 위에 트렌치로부터 소정의 간격으로 떨어진 감광막을 배치하고 노출된 반도체 기판 위에 질소 이온을 주입하여 트렌치 상부의 뾰족한 모서리를 완만한 기울 기를 가지는 곡선으로 만듦으로써 반도체 소자 구동시 액티브 영역(AA) 가장자리에 전계가 집중되는 것을 방지하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시키고, 제품의 수율을 증가시킬 수 있다.According to the present invention, when the device isolation layer is formed by the STI method, a photosensitive film spaced apart from the trench is disposed on the semiconductor substrate having the trench, and nitrogen ions are implanted on the exposed semiconductor substrate to have a smooth slope of the sharp edge of the upper portion of the trench. By making the curve, the electric field is prevented from being concentrated at the edge of the active area AA when driving the semiconductor device, thereby improving the electrical characteristics and reliability of the semiconductor device and increasing the yield of the product.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the invention.

Claims (3)

반도체 기판에 소자분리막 형성을 위한 트렌치를 형성하는 단계,Forming a trench for forming an isolation layer in the semiconductor substrate, 상기 반도체 기판 위에 상기 트렌치의 상부 모서리로부터 소정의 간격으로 떨어진 감광막을 형성하는 단계,Forming a photoresist film spaced apart from the upper edge of the trench at predetermined intervals on the semiconductor substrate, 상기 노출된 반도체 기판 위에 질소 이온을 주입하는 단계, 그리고Implanting nitrogen ions onto the exposed semiconductor substrate, and 상기 트렌치 내부에 산화막을 채우는 단계Filling an oxide film into the trench 를 포함하며,Including; 상기 질소 이온을 주입한 상기 반도체 기판의 상기 트렌치의 상부 모서리는 완만한 기울기를 가지는 곡선 형태인 반도체 소자의 제조 방법.The upper edge of the trench of the semiconductor substrate implanted with the nitrogen ions has a curved shape having a gentle slope. 제1항에서,In claim 1, 상기 산화막 채우는 단계에서 상기 반도체 기판에 주입된 질소 이온이 상기 반도체 기판과 반응하여 접촉 보조층을 형성하는 반도체 소자의 제조 방법.The method for manufacturing a semiconductor device wherein nitrogen ions implanted into the semiconductor substrate in the oxide filling step react with the semiconductor substrate to form a contact auxiliary layer. 제2항에서,In claim 2, 상기 접촉 보조층은 질화규소(SiN)인 반도체 소자의 제조 방법.And the contact auxiliary layer is silicon nitride (SiN).
KR1020050123322A 2005-12-14 2005-12-14 Mathode of manufacturing semiconductor device KR100744942B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123322A KR100744942B1 (en) 2005-12-14 2005-12-14 Mathode of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123322A KR100744942B1 (en) 2005-12-14 2005-12-14 Mathode of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20070063275A true KR20070063275A (en) 2007-06-19
KR100744942B1 KR100744942B1 (en) 2007-08-01

Family

ID=38363344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123322A KR100744942B1 (en) 2005-12-14 2005-12-14 Mathode of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100744942B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344765B1 (en) * 1999-10-21 2002-07-19 주식회사 하이닉스반도체 Method for isolating semiconductor devices
KR100339890B1 (en) * 2000-08-02 2002-06-10 윤종용 Method for Self-Aligned Shallow Trench Isolation and Method of manufacturing Non-Volatile Memory Device comprising the same
KR100403317B1 (en) * 2001-06-22 2003-10-30 주식회사 하이닉스반도체 Manufacturing method for semiconductor device
KR20030048959A (en) * 2001-12-13 2003-06-25 주식회사 하이닉스반도체 Method of forming an isolation film in semiconductor device
KR100548512B1 (en) * 2002-10-30 2006-02-02 매그나칩 반도체 유한회사 Method for fabricating semiconductor device

Also Published As

Publication number Publication date
KR100744942B1 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
JP3157357B2 (en) Semiconductor device
US7166514B2 (en) Semiconductor device and method of manufacturing the same
KR20010006411A (en) Lateral diffused mos transistor with trench source contact
KR100607198B1 (en) Trench isolation methods of a semiconductor device
JPH11111981A (en) Semiconductor device and its manufacture
KR100425462B1 (en) Semiconductor device on SOI(silicon on insulator) structure) and method for manufacturing the same
US7704892B2 (en) Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current
KR100374227B1 (en) Manufacturing method for semiconductor device
KR20060013110A (en) Method of manufacturing semiconductor device
KR20070010835A (en) Method of forming a recess structure, a recessed channel type transistor having the recess structure, and method of manufacturing the recessed channel type transistor
KR101057652B1 (en) Manufacturing Method of Semiconductor Device
KR100744942B1 (en) Mathode of manufacturing semiconductor device
KR20060042460A (en) Method for manufacturing a transistor having a recess channel
KR100281272B1 (en) Method for forming element isolation insulating film of semiconductor element
KR100403317B1 (en) Manufacturing method for semiconductor device
KR20070003068A (en) Method of fabricating the semiconductor device having recessed channel
KR100598174B1 (en) Method for forming the semiconductor device
KR20060009422A (en) Method for manufacturing of semiconductor device
KR100317311B1 (en) Semiconductor device and method for manufacturing the same
KR100700282B1 (en) Mathode of manufacturing semiconductor device
JP3146554B2 (en) Element isolation method
KR100534205B1 (en) Semiconductor device and method for manufacturing the same
KR100832706B1 (en) Semiconductor device and method of fabricating the same
KR100743656B1 (en) Method of manufacturing mosfet device
KR100459693B1 (en) Trench isolation method of semiconductor device to prevent gate oxide layer from being deteriorated

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee