KR20070052200A - Automatic gain control - Google Patents
Automatic gain control Download PDFInfo
- Publication number
- KR20070052200A KR20070052200A KR1020060111098A KR20060111098A KR20070052200A KR 20070052200 A KR20070052200 A KR 20070052200A KR 1020060111098 A KR1020060111098 A KR 1020060111098A KR 20060111098 A KR20060111098 A KR 20060111098A KR 20070052200 A KR20070052200 A KR 20070052200A
- Authority
- KR
- South Korea
- Prior art keywords
- automatic gain
- signal
- gain control
- response speed
- control unit
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 15
- 230000008859 change Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 3
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 3
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 3
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 3
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 3
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
본 발명은 복잡한 처리를 사용하지 않고, 입력신호 변동에 대한 고속의 추종성과, 방해와 잡음을 적게할 때의 목적신호 품질을 모두 획득할 수 있는 자동 이득 제어장치를 제공한다. 본 발명은 전단의 자동 이득 제어전압의 미분값의 절대값과 특정 기준값의 차가 소정값을 초과할 때, 즉 전단의 자동 이득 제어의 변동이 큰 때는 고속용 계수들로 동작되는 자동이득 제어응답의 비선형 응답기를 선택한다. 또, 전단의 자동 이득 제어전압의 미분값의 절대값과 특정 기준값의 차가 소정의 값 이하일 때, 즉 전단의 자동 이득 제어의 변동이 작은 때는 저속용 계수들로 동작되는 자동 이득 제어응답의 비선형 응답기를 선택한다.The present invention provides an automatic gain control apparatus capable of acquiring both high-speed following of input signal fluctuations and target signal quality when reducing disturbance and noise without using complicated processing. The present invention provides an automatic gain control response that operates with high-speed coefficients when the difference between the absolute value of the derivative of the automatic gain control voltage of the front end and a specific reference value exceeds a predetermined value, that is, when the variation of the automatic gain control of the front end is large. Select a nonlinear transponder. Also, when the difference between the absolute value of the differential value of the automatic gain control voltage of the front end and the specific reference value is less than the predetermined value, that is, when the variation of the automatic gain control of the front end is small, the nonlinear responder of the automatic gain control response operated by the low speed coefficients. Select.
자동 이득 제어 장치 Automatic gain control device
Description
도 1은 제1 실시예에 따른 자동 이득 제어장치의 구성을 나타낸 설명도.1 is an explanatory diagram showing a configuration of an automatic gain control device according to a first embodiment;
도 2는 제1 실시예의 자동 이득 제어장치를 구비한 수신기에 목적외신호로서 CW를 가하였을 때의 목적신호의 BER 특성예를 그래프로 나타낸 설명도.Fig. 2 is an explanatory diagram showing a graph of an example of BER characteristics of a target signal when CW is applied as an out-of-target signal to a receiver provided with the automatic gain control device of the first embodiment.
도 3은 제1 실시예의 자동이득 제어장치를 구비한 수신기에 목적외신호로서 버스트 CW를 가하였을 때의 목적신호의 BER 특성예를 그래프로 나타낸 설명도.Fig. 3 is an explanatory diagram graphically showing an example of BER characteristics of an object signal when burst CW is applied as an off-signal signal to a receiver provided with the automatic gain control device of the first embodiment.
도 4는 제2 실시예에 따른 자동 이득 제어장치의 구성을 나타낸 설명도.4 is an explanatory diagram showing a configuration of an automatic gain control device according to a second embodiment;
도 5는 제2 실시예의 자동 이득 제어장치를 구비한 수신기에 목적외신호로서 CW를 가하였을 때의 목적신호의 BER 특성예를 그래프로 나타낸 설명도.Fig. 5 is an explanatory diagram showing a graph of an example of BER characteristics of an object signal when CW is applied as an out-of-object signal to a receiver provided with the automatic gain control device of the second embodiment.
도 6은 제2 실시예의 자동 이득 제어장치를 구비한 수신기에 목적외신호로서 버스트 CW를 가하였을 때의 목적신호의 BER 특성예를 그래프로 나타낸 설명도.Fig. 6 is an explanatory diagram graphically showing an example of the BER characteristic of the target signal when the burst CW is applied as the off-target signal to the receiver with the automatic gain control device of the second embodiment.
도 7은 도 4의 디지털부의 응답제어 천이를 나타낸 설명도.FIG. 7 is an explanatory diagram showing a response control transition of a digital unit of FIG. 4; FIG.
도 8은 종래예에 목적외신호로서 버스트 CW를 가하였을 때의 시간축 응답특성을 그래프로 나타낸 설명도.FIG. 8 is an explanatory diagram graphically illustrating time-base response characteristics when a burst CW is applied as an off-target signal to a conventional example. FIG.
도 9는 제2 실시예에 목적외신호로서 버스트 CW를 가하였을 때의 시간축 응답특성을 그래프로 나타낸 설명도.Fig. 9 is an explanatory diagram graphically illustrating time-base response characteristics when burst CW is applied as an off-signal signal to the second embodiment.
도 10은 제3 실시예에 따른 자동 이득 제어장치의 구성을 나타낸 설명도.10 is an explanatory diagram showing a configuration of an automatic gain control device according to a third embodiment;
도 11은 제3 실시예에 목적외신호로서 버스트 CW를 가하였을 때의 특성을 트래프로 나타낸 설명도.Fig. 11 is an explanatory diagram showing a characteristic when a burst CW is applied as an off-signal signal to the third embodiment with a trap;
도 12는 제4 실시예에 따른 수신기의 구성을 나타낸 설명도.12 is an explanatory diagram showing a configuration of a receiver according to a fourth embodiment;
도 13은 종래의 자동 이득 제어장치를 이용한 수신기의 구성을 나타낸 설명도.Fig. 13 is an explanatory diagram showing a configuration of a receiver using a conventional automatic gain control device.
도 14는 종래의 자동 이득 제어장치의 목적외신호로서 CW를 가하였을 때의 목적신호의 BER특성예를 그래프로 나타낸 설명도.Fig. 14 is an explanatory diagram showing a graph of an example of BER characteristics of a target signal when CW is applied as an out-of-target signal of a conventional automatic gain control apparatus.
도 15는 종래의 자동 이득 제어장치의 목적외신호로서 버스트 CW를 가하였을 때의 목적신호의 BER특성예를 그래프로 나타낸 설명도.Fig. 15 is an explanatory diagram showing a graph of an example of BER characteristics of a target signal when burst CW is applied as an out-of-purpose signal of a conventional automatic gain control apparatus.
도 16은 시뮬레이션조건을 표로 나타낸 설명도.16 is an explanatory diagram showing a table of simulation conditions.
<부호의 설명><Description of the code>
10, 20, 30, 40: 자동이득 제어장치10, 20, 30, 40: automatic gain control
100: 아날로그 프론트엔드 102: RF/IF 단자100: analog front end 102: RF / IF terminal
104: 밴드패스 필터 106: AGC 앰프 104: bandpass filter 106: AGC amplifier
108: 안티앨리어싱 필터(AAF) 110: AD변환기(ADC)108: antialiasing filter (AAF) 110: AD converter (ADC)
111: AGC 제어부 112: 검파기111: AGC control unit 112: detector
114: 기준값 레지스터 116: 감산기114: reference value register 116: subtractor
118: 비선형 응답기 120: 감산기118: nonlinear transponder 120: subtractor
122: 지연기 123: 응답속도 제어신호 생성부122: delay unit 123: response speed control signal generator
124: 미분회로 126: 기준값 레지스터124: differential circuit 126: reference value register
128: 연산회로 130: AD변환기128: operation circuit 130: AD converter
200: 디지털 프론트엔드 210: 직교변환기200: digital front end 210: quadrature converter
212: I측 AGC 앰프 214: Q측 AGC 앰프 212: I-side AGC amplifier 214: Q-side AGC amplifier
220: 전 복소 믹서 230: AGC 제어부220: full complex mixer 230: AGC control unit
232: 검파기 234: 기준값 레지스터232: detector 234: reference register
236: 감산기 238, 240: 비선형 응답기236:
242: 스위치 244: 리미터242: switch 244: limiter
246: 감산기 248: 지연기246: subtractor 248: delay
252: 비선형 응답기 254: 계수 레지스터(고속용)252: nonlinear transponder 254: coefficient register (for high speed)
256: 계수 레지스터(저속용) 258: 계수 레지스터256: count register (for low speed) 258: count register
260: 승산기 262: 스위치260: multiplier 262: switch
264: 비교기 266: 감산기264: comparator 266: subtractor
268: 지연기 270: 가산기268: delay 270: adder
본 발명은, 출력신호로부터 광대역 신호를 입력하여 처리하는 자동 이득 제어장치에 관한 것이다.The present invention relates to an automatic gain control apparatus for inputting and processing a wideband signal from an output signal.
출력신호로부터 광대역의 신호를 입력하여 처리하는 자동 이득 제어장치에 관하여, 일본 특허 제3086080호의 공보(특허문헌 1) 및 일본 특허 공개 2005-192060호의 공보(특허문헌 2)에 개시된 기술이 있다. 이들 문헌에 개시된 종래의 자동 이득 제어장치에 대하여,도 13~ 도 15를 참조하여 설명한다.Regarding an automatic gain control device which inputs and processes a wideband signal from an output signal, there is a technique disclosed in Japanese Patent No. 3086080 (Patent Document 1) and Japanese Patent Laid-Open Publication No. 2005-192060 (Patent Document 2). The conventional automatic gain control device disclosed in these documents will be described with reference to FIGS. 13 to 15.
자동 이득 제어장치 1은, 전단의 아날로그(Analog) 프론트엔드 11과 후단의 디지털 프론트엔드 34로 이루어진다. 전단의 아날로그 프론트엔드 11은, RF/IF 단자 12로부터 입력된 신호로부터, 밴드패스 필터 14를 이용하여 소정의 주파수대역의 신호를 추출한다. 여기서 밴드패스 필터 14는 목적신호만을 통과시키는 후단의 필터보다는 넓은 대역을 가지기 때문에, 추출된 신호에는 목적신호 이외에 목적외신호가 포함된다.또한, AGC(Automatic Gain Control) 앰프 16에 의해 일정한 레벨의 신호로 변환된 소정의 주파수대역의 신호는, 안티앨리어싱(antialiasing) 필터(앨리어싱을 방지하는 로우패스 필터) 18을 통하여 AD변환기 19로 입력되고, AD변환기 19에 의해 양자화된 디지털 신호가 된다.The automatic
AGC앰프 16에 의해 일정한 레벨의 신호로 변환된 소정의 주파수대역의 신호는, 자동이득 제어부 (이하, “AGC 제어부”라 칭함) 21에도 입력된다. AGC 제어부 21은, 광대역신호의 레벨을 적절하게 관리함으로써, 신호처리부의 포화를 방지한다. AGC 제어부 21은, 검파기 22, 기준값 레지스터(REF1) 24, 감산기 26, 비선형 응답기(ax3+cx) 28, 승산기 29, 및 지연기 32로 이루어진다. 그리고 AGC 제어부 21에서 출력된 신호는 AGC 제어신호로서 AGC 앰프 16에 입력된다.A signal of a predetermined frequency band converted into a signal of a constant level by the
한편, 후단의 디지털 프론트엔드 34에서, AD변환기 19에 의해 디지털화된 목적 대역의 신호는, 복소 계수 필터로 이루어진 직교 변환기 50에 의해 직교검파 과정등을 통해, I축 신호와 Q축 신호에 의해 표시되는 베이스밴드 주파수의 복소수신호로 변환된다. 그리고 변환된 복소수 신호는 I측 AGC앰프 52 및 Q측 AGC 앰프 54에 의해 일정한 레벨의 신호로 변환되고, 변환된 목적 대역의 신호는, 승산기 61~64와 감산기 65와 가산기 66으로 구성되는 전복소 믹서 60을 통하여, 베이스밴드 주파수의 복소신호(BB.I, BB.Q)로 변환되어, 자동 이득 제어장치 1로부터 출력된다.On the other hand, in the rear
또, I측 AGC앰프 52 및 Q측 AGC앰프 54에 의해 일정한 레벨의 신호로 변환된 목적대역의 신호는, AGC 제어부 70에도 입력된다. AGC 제어부 70은, 불필요한 대역의 신호를 억압하여 목적대역내의 신호로만 제한하고, 목적대역의 신호를 일정하게 출력하기 위한 것이다. AGC 제어부 70은, 검파기 72, 기준값 레지스터(REF2) 74, 감산기 76, 비선형 응답기(ax3+bx2+cx) 80, 리미터 84, 감산기 86, 및 지연기 88로 이루어진다. AGC 제어부 70의 출력신호는, AGC 제어신호로서 I측 AGC 앰프 52 및 Q측 AGC 앰프 54로 출력된다.The target band signal converted into a signal of a constant level by the I-
상술한 바와 같이, 도 13에 나타낸 특허문헌 1 및 특허문헌 2의 자동 이득 제어 장치는, 세로 열에 접속되는 2개의 AGC 제어부 21, 70은, 전단의 AGC 제어부 21이 광대역 신호의 레벨을 적절하게 관리함으로써, 신호 처리부의 포화를 방지하는 것을 목적으로 한다. 또, 후단의 AGC 제어부 70에서는 불필요한 대역의 신호를 억압하여 목적 대역내의 신호만으로 하여, 목적대역의 신호를 일정하게 하여 출력하는 2단 구성으로 되어 있다.As mentioned above, in the automatic gain control apparatus of
여기서, 전단의 AGC 제어부 21의 응답특성이 느리면, 입력신호의 변동에 대한 추종이 충분하지 않기 때문에 전단에서의 포화가 발생하거나, 목적신호에 대한 이득의 부족기간이 발생하게 된다. 이것을 피하기 위하여 전단의 AGC 제어부 21에서는 응답속도를 빠르게 하는데, 이와 같이 AGC 제어부 21의 응답을 빠르게 하면, 목적신호이외의 신호레벨 변동이 큰 경우에 전단의 목적신호에 대한 큰 레벨변동이 생길 수 있다. 이에 따라, 이를 보완하기 위하여 후단의 AGC 제어부 70은 보다 고속 응답특성이 요구된다.In this case, when the response characteristic of the
즉, 목적신호 이외의 신호레벨 변동이 큰 경우에, 목적신호에 대한 큰 레벨변동이 커지는 것은, AGC의 작용으로 AGC앰프 16의 이득이 변동할 때, AGC앰프 16의 이득 변동에 의해 목적신호와 목적외신호의 구별없이 신호레벨의 변동이 생기기 때문이다. 따라서, 목적신호보다 목적외신호의 신호레벨이 클 때는, AGC가 신호레벨을 소정의 범위이내로 하기 위해 AGC앰프의 이득 조정을 목적외신호의 레벨에 따라서 수행하게 되고, 따라서 목적신호가 불필요한 레벨조정을 받게 된다. 이 때문에, 목적외신호의 레벨과 목적신호의 레벨 차가 크고, 목적외 신호의 레벨변동이 클 때는 목적신호가 받는 레벨변동도 커진다.In other words, when the signal level fluctuation other than the target signal is large, the large level fluctuation with respect to the target signal is large when the gain of the
자동 이득 제어는, 레벨변동이 큰 신호를 취급할 경우에, 신호의 포화에 따른 왜곡과 이득 부족에 따른 S/N 저하를 피할 수 있으므로 필수적이다. 그러나, 고속 응답특성의 자동 이득 제어장치는 신호의 진폭을 압축하는 진폭 압축기이고, 목 적신호에 대하여 큰 왜곡을 발생시킬 수 있다는 문제점이 있다. 여기서, 도 13에 나타낸 특허문헌 1과 특허문헌 2의 자동 이득 제어장치를 이용하는 수신기에 목적신호로서 π/4QPSK를, 근접하는 목적외신호로서 CW(continuous Wave)신호를 가하였을 때의 BER(Bit Error Rate)을 도 14에, 버스트 CW를 가하였을 때의 BER을 도 15에 나타낸다. 아울러, 도 14, 도 15는 도 16의 조건에서 시뮬레이션한 경우의 예이다.Automatic gain control is essential when dealing with signals with large level fluctuations, since distortion due to signal saturation and S / N degradation due to lack of gain can be avoided. However, an automatic gain control device having a high speed response characteristic is an amplitude compressor that compresses the amplitude of a signal, and has a problem in that a large distortion can be generated for the target signal. Here, BER (Bit) is obtained when π / 4QPSK is applied as a target signal and a CW (continuous wave) signal is applied as an adjacent out-of-object signal to a receiver using the automatic gain control apparatus shown in FIGS. 13 and 2. Error Rate) is shown in FIG. 14, and BER when burst CW is applied is shown in FIG. 15. 14 and 15 are examples when the simulation is performed under the conditions of FIG. 16.
또한, 후단의 AGC 제어부에 고속 응답특성이 요구되기 때문에, 후단의 AGC 제어부에 의해 목적신호에 왜곡이 발생하고, 목적외신호가 약하고, Eb(bit Energy)/N0(Noise power spectral density)도 작을 때 열화가 발생한다. 이 열화는 후단의 AGC 제어부의 응답을 느리게 함으로써 개선되는데, 이 응답을 느리게 하기 위해서는 전단의 응답특성도 느리게 할 필요가 있고, 전단의 응답특성을 느리게 하는 것은 입력신호 변동에 대한 추종성을 저하시키게 된다.In addition, since a high speed response characteristic is required of the AGC control unit at the rear stage, distortion occurs in the target signal by the AGC control unit at the rear stage, the signal outside the target is weak, and the noise energy spectral density (Eb) / N0 is small. Deterioration occurs. This deterioration is improved by slowing down the response of the AGC control unit in the rear stage. In order to slow down the response, it is necessary to slow down the front end response characteristic, and slowing down the front end response characteristic reduces the follow-up of the input signal variation. .
이 방해와 잡음을 적게 할 때의 응답특성과, 방해가 약하고 레벨변동이 클 때의 추종성을 모두 획득하는 것은 불가능하므로, 양자의 중간에서 목적에 상응하는 응답특성이 부득이하게 설정된다.Since it is impossible to obtain both the response characteristics when the disturbance and the noise are reduced and the followability when the interference is weak and the level fluctuation is large, the response characteristic corresponding to the purpose is inevitably set between the two.
이 문제를 해결하기 위하여, 특허공개 2004-274210호 공보(특허문헌 3)에서는 일반적인 출력레벨에 따라 자동이득 제어장치의 이득을 제어하는 방식을 기본으로 하고, 목적외신호의 변동이나, 목적외신호 레벨이 목적신호레벨보다 커지는 등, 장치출력에서의 자동 이득 제어용 신호레벨 검출에서는 입력신호 변동에 대응할 수 없을 때만 전단에서의 신호레벨 검출을 행함으로써 문제를 해결한다.In order to solve this problem, Patent Publication No. 2004-274210 (Patent Document 3) is based on a method of controlling the gain of the automatic gain control device in accordance with the general output level, and the fluctuation of the out-of-object signal or the out-of-object signal level In the signal level detection for automatic gain control at the device output, such as larger than the target signal level, the problem is solved by detecting the signal level at the front end only when the input signal fluctuation cannot be coped with.
상기한 바와 같이 종래의 기술은, 인용문헌 1, 2에서, 방해와 잡음을 적게할 때의 응답특성과, 방해가 약하고 레벨변동이 클 때에 있어서의 고속 추종성을 양립시키는 것은 불가능하므로, 양자의 중간에서 목적에 상응하는 응답특성이 부득이하게 설정된다. 또, 인용문헌 3에서는, 장치 출력에서의 자동이득 제어용 신호레벨의 검출에서는 입력신호 변동에 대응할 수 없는 때만 전단에서의 신호레벨의 검출을 수행함으로써 문제를 해결하고 있지만, 매우 복잡한 처리가 요구된다는 문제가 있다.As described above, the prior arts in
따라서, 본 발명은 상기의 종래기술이 가지는 문제를 감안하여 이루어진 것으로, 복잡한 처리를 사용하지 않고, 입력신호 변동에 대한 고속 추종성과, 방해와 잡음을 적게할 때의 목적신호 품질을 모두 확득하는 것이 가능한 자동 이득 제어장치를 제공함에 있다.Accordingly, the present invention has been made in view of the problems of the prior art, and it is necessary to secure both high-speed tracking of input signal fluctuations and target signal quality when reducing disturbance and noise without using complicated processing. It is possible to provide an automatic gain control device.
상기의 과제를 해결하기 위하여, 본 발명의 제1 관점에 의하면, 출력신호로부터 광대역 신호를 입력하여 처리하는 자동 이득 제어장치 10에 있어서, 목적신호 대역을 포함하는 광대역의 입력신호를 일정한 진폭범위내로 제어하는 제1 AGC 제어부 111를 구비한 제1 신호처리부 100과, 상기 제1 신호처리부 100의 출력으로부터 목적신호를 추출하는 제2 신호처리부 200과, 상기 제2 신호처리부200의 출력을 일정한 진폭으로 하여 출력하는 제2 AGC 제어부 230과, 상기 제 1 AGC 제어부 111의 응답상태(변동의 대소 등)에 따라서 상기 제2 AGC 제어부의 응답속도를 제어하기 위한 응답속도 제어신호를 생성하는 응답속도 제어신호 생성부 123을 포함하는 것 을 특징으로 한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, according to the 1st viewpoint of this invention, in the automatic
이와 같은 본 발명에서는, 응답속도 제어신호 생성부 123이, 제1 AGC 제어부 111의 응답상태(변동의 대소)에 따라 제2 AGC 제어부 230의 응답속도를 제어하기 위한 응답속도 제어신호를 생성하는 것을 특징으로 한다. 제2 AGC 제어부 230에 고속 응답이 요구되는 것은, 제1 AGC 제어부(전단의 AGC 제어부) 111에서 고속 응답이 생길 때 뿐이므로, 응답속도 제어신호 생성부 123은 제1 AGC 제어부 111의 응답상태에 따라서 제2 AGC 제어부(후단의 AGC 제어부) 230의 응답특성을 절환할 수 있다. 이와 같이 하여, 간단한 처리로 입력신호의 변동에 대한 고속 추종성과, 방해와 잡음을 감소시켰을 때의 목적신호 품질을 모두 획득할 수 있다.In the present invention as described above, the response speed
또한, 상기에서, 구성요소에 대하여 표기한 참조부호는, 이해를 용이하게 하기 위하여 후술하는 실시예 및 도면에서의 대응하는 구성요소를 일예로서 나타낸 것에 불과 하며, 본 발명이 이에 한정되는 것은 아니다. 이하도 마찬가지이다.In addition, in the above, the reference numerals denoted for the components are shown only as an example the corresponding components in the embodiments and drawings to be described later for ease of understanding, the present invention is not limited thereto. The same applies to the following.
본 발명의 응용예로서는 여러 가지를 생각할 수 있지만, 몇가지 응용예를 들어 설명하면 다음과 같다.Various applications can be considered as the application examples of the present invention.
상기 응답속도 제어신호 생성부 123은, 상기 제1 AGC 제어부 111의 출력인 자동 이득 제어전압의 미분값의 절대값과 소정의 기준값 REF3의 차가 소정 값을 초과할 때, 상기 제1 AGC 제어부의 변동이 크다고 판단하고, 상기 제2 AGC 제어부의 응답속도를 빠르게 하기 위한 응답속도 제어신호를 생성하는 것이 가능하다.The response speed control
또, 상기 제2 AGC 제어부 230의 구성으로서 여러 가지를 생각할 수 있는데, 예를 들어, 상기 제2 AGC 제어부의 응답속도를 고속으로 하기 위한 제1 응답기 238 과, 상기 제2 AGC 제어부의 응답속도를 저속으로 하기 위한 제2 응답기 240과, 상기 응답속도 제어신호에 따라서 상기 제1 및 제2 응답기를 절환하는 스위치 242를 구비하는 구성을 사용할 수 있다.In addition, various configurations can be considered as the
혹은, 상기 제2 AGC 제어부 230은, 상기 제2 AGC 제어부의 응답속도를 제어하기 위한 응답기 252와, 상기 응답기에서 이용되는 고속용 계수를 유지하는 고속용 계수 레지스터 254와, 상기 응답기에서 이용되는 저속용 계수를 유지하는 저속용 계수 레지스터 256을 구비하는 구성을 채용하는 것도 가능하다.Alternatively, the second
상기 제2 AGC 제어부 230은, 상기 제1 AGC 제어부 111의 응답상태(변동의 대소)에 따라서 응답속도를 연속적으로 변화시키는(동적 제어등) 것도 가능하다. 이 경우 후단의 응답속도를 고속에서 저속으로 절환할 때, 순간적으로 절환하지 않고 점차적으로 연속변화시키도록 하여 성능은 더 개선될 수 있다. 구체적으로 예을 들어보면, 전단의 응답상태가 급속하게 수렴되어 후단의 응답을 수렴하지 않음에도 불구하고, 응답속도가 느려지는 것을 피하기 위하여, 고속 응답에서 저속 응답으로 변할 때의 응답속도의 변화를 원활하게 할 수도 있다. The second
상기 과제를 해결하기 위하여, 본 발명의 제2 관점에 의하면, 하나의 제1 AGC 제어부에 대하여, 복수의 제2 AGC 제어부를 구비한 자동이득 제어장치가 제공된다. 즉, 출력신호로부터 광대역 신호를 입력하여 처리하는 자동 이득 제어장치에 있어서, 목적신호 대역을 포함하는 광대역의 입력신호를 일정한 진폭범위내로 제어하는 제1 AGC 제어부를 구비한 제1 신호처리부 100와, 상기 제1 신호처리부의 출력으로부터 목적신호를 추출하는 복수의 제2 신호 처리부들과, 상기 각 제2 신호처리 부에 대응하여 설치되고, 상기 제2 신호처리부의 출력을 일정한 진폭으로 하여 출력하는 제2 AGC 제어부들과, 상기 제1 AGC 제어부의 응답상태(변동의 대소)에 따라서 상기 각 제2 AGC 제어부의 응답속도를 제어하기 위한 응답속도 제어신호를 생성하는 응답속도 제어신호 생성부 123을 포함하는 것을 특징으로 하는 자동 이득 제어장치를 제공한다.In order to solve the said subject, according to the 2nd viewpoint of this invention, the automatic gain control apparatus provided with one 2nd AGC control part with respect to one 1st AGC control part is provided. That is, in the automatic gain control apparatus for inputting and processing a wideband signal from an output signal, the automatic gain control device comprising: a
이러한 구성에 의하면, 상기 본 발명의 제1 관점에 관련된 자동 이득 제어장치의 효과에 더하여, 복수의 제2 신호처리부를 구비함으로써, 다른 주파수의 신호를 처리하는 것이 가능하다. 또한, 필터 등의 큰 지연요소 전후에서 2단, 내지는 다단으로 나눌 수 있으므로, 자동 이득 제어루프 내의 지연이 적어지고, 고속 응답이 가능하게 된다.According to such a structure, in addition to the effect of the automatic gain control apparatus which concerns on the said 1st viewpoint of this invention, it is possible to process the signal of a different frequency by providing a some 2nd signal processing part. In addition, since it can be divided into two stages or multiple stages before and after a large delay element such as a filter, the delay in the automatic gain control loop is reduced and a high speed response is possible.
본 발명의 제2 관점에 관련된 자동이득 제어장치에 대해서도, 상기 본 발명의 제1 관점에 관련된 자동 이득 제어장치와 같이 여러 가지 응용예를 생각할 수 있다(몇가지 응용예로서 청구항 7~10).Also for the automatic gain control apparatus according to the second aspect of the present invention, various application examples can be considered as the automatic gain control apparatus according to the first aspect of the present invention (claims 7 to 10 as some application examples).
이하, 본 발명의 자동 이득 제어장치의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 아울러, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 가지는 구성요소에 대해서는, 동일한 부호를 사용하는 것에 의해 중복 설명을 생략한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of the automatic gain control device of the present invention will be described in detail. In addition, in this specification and drawing, duplication description is abbreviate | omitted by using the same code | symbol about the component which has a substantially same functional structure.
<제1 실시예><First Embodiment>
이하, 도면을 참조하여 본 발명의 제1 실시예를 설명한다. 도 1은 본 발명의 제1 실시예에 관련한 자동 이득 제어장치를 이용한 수신기를 나타낸다. 또, 제1 실시예에서 목적신호 주파수에 근접하는 주파수를 가지는 목적외신호로서 CW를 가하였을 때의 BER의 특성예를 도 2에, 버스트 CW를 가하였을 때의 BER의 특성예를 도 3에 나타낸다. 또, 도 2, 도 3은 도 16에 나타낸 시뮬레이션 조건을 이용한 경우이다.Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. 1 shows a receiver using an automatic gain control device according to a first embodiment of the present invention. In addition, in FIG. 2, the characteristic example of BER when CW is added as an off-signal signal having a frequency close to the target signal frequency in the first embodiment is shown in FIG. 2, and the characteristic example of BER when burst CW is applied to FIG. Indicates. 2 and 3 show the case where the simulation conditions shown in FIG. 16 are used.
(제1 실시예의 구성)(Configuration of First Embodiment)
도 1은, 본 실시예에 관련한 자동 이득 제어장치 10의 구성을 나타낸 블록구성도이다. 본 실시예에 따른 자동 이득 제어장치 10의 구성은, 아날로그신호를 처리하는 아날로그 프론트엔드와, 디지털 신호를 처리하는 디지털 프론트엔드로 크게 구분된다. 이하, 순서대로 설명한다.1 is a block diagram showing the configuration of the automatic
(아날로그 프론트엔드 100)(Analog Front End 100)
우선, 아날로그신호를 처리하는 아날로그 프론트엔드 100에 대하여 설명한다.First, the analog
도 1에서, RF/IF단자 102로부터 입력된 신호는 밴드패스 필터 104로 입력되어 소정의 주파수대역의 신호가 추출된다. 여기서, 밴드패스 필터 104는 목적신호만을 통과시키는 후단의 필터보다는 넓은 대역을 가지기 때문에, 추출된 신호에는 목적신호 이외에 목적외신호가 포함된다. AGC 앰프 106은, 밴드패스 필터 104의 출력신호를 일정한 레벨의 신호로 변환하기 위한 가변이득 증폭기이다. AGC 앰프 106에 의해 일정한 레벨의 신호로 변환된 소정의 주파수대역의 신호는, 안티앨리어싱 (앨리어싱을 방지하는 로우패스 필터) 108을 통하여 AD 변환기 110에 입력되고, AD변환기 110에 의해 양자화된 디지털신호가 된다.In FIG. 1, the signal input from the RF /
AGC 앰프 106에 의해 일정한 레벨의 신호로 변환된 소정의 주파수대역의 신호는, AGC 제어부 111의 검파기 112로 입력된다. AGC 제어부 111은, 광대역신호의 레벨을 적절히 관리하여, 신호 처리부의 포화를 방지한다. AGC 제어부 111은, 검파기 112, 기준값 레지스터(REF1) 114, 감산기 116, 비선형 응답기(ax3+cx) 118, 승산기 120, 및 지연기 122으로 이루어진다.The signal of a predetermined frequency band converted by the
그리고, AGC 앰프 106의 이득을 제어하는 신호를 생성하기 위하여, 검파기 112의 출력신호는 감산기 116에서 기준값 레지스터 114가 출력하는 기준값(REF1) 만큼 감산되고, 비선형 응답기(ax3+cx) 118로 입력된다. 비선형 응답기 118의 출력신호는, 감산기 120을 통하여 지연기 122로 입력된다. 감산기 120은, 비선형 응답기 118의 출력신호로부터 지연기 122의 출력신호를 감산 처리한다. AGC 제어부 111의 출력신호는, AGC 앰프 106의 이득을 제어하는 AGC 제어신호로서, AGC 앰프 106에 입력된다.In order to generate a signal for controlling the gain of the
(응답속도 제어신호 생성부 123)(Response speed control signal generator 123)
AGC 앰프 106의 이득을 제어하는 AGC 제어신호는, 본 실시예의 특징적인 구성 요소인 응답속도 제어신호 생성부 123의 미분회로 124로 입력된다. 미분회로 124에서는, AGC 제어신호의 전압값의 미분값의 절대값이 계산된다. 미분회로 124의 출력신호는, 기준값 레지스터 126이 출력하는 기준값(REF3)과 비교되고, 후술하는 I측 AGC앰프 212 및 Q측 AGC앰프 214의 이득을 제어하는 신호를 생성하는 연산회로(x1-x2<a?) 128로 입력된다. 구체적으로, 연산회로 128은, 감산기 및 비교기로 구성되고, 단자 X1에 입력되는 기준값 레지스터 126이 출력하는 기준값(REF3)에서, 단자 X2에 입력되는 미분회로 124의 출력신호(AGC 제어신호의 전압값의 미분값의 절대값)이 감산되어 소정 값 a와 비교된다.The AGC control signal for controlling the gain of the
연산회로 128의 출력신호는, 응답속도 제어신호로서, 후술하는 디지털 프론트엔드 200내의 AGC 제어부 230에 입력된다. 그리고, AGC 제어부 230에서는, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정 값을 초과할 때, 즉 전단의 자동이득 제어의 변동이 클 때에는 고속 계수들(a1, b1, c1)을 사용하는 자동이득 제어응답의 비선형 응답기를 선택한다. 또, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF 3)의 차가 소정 값이하일 때, 즉 전단의 자동이득 제어의 변동이 작을 때에는 저속용 계수들(a2, b2, c2)을 사용하는 자동이득 제어응답의 비선형 응답기를 선택한다. 이와 같은 구성 및 동작에 대해서는, 다시 후술한다.The output signal of the
(디지털 프론트엔드 200)(Digital Front End 200)
다음으로, 디지털 신호를 처리하는 디지털 프론트엔드 200에 대하여 설명한다.Next, a digital
AD변환기 110에 의해 디지털 신호화된 신호는, 예를 들어 복소계수 필터로 된 직교변환기 210에 의해 직교 검파가 행해지고, I축 신호와 Q축 신호에 의해 나타나는 베이스밴드 주파수의 복소수신호로 변환된다.The signal digitally signaled by the
변환된 베이스밴드 주파수의 복소수신호는, I축 신호가 I측 채널필터(Re), Q축 신호가 Q측 채널필터(Im)에서 대역이 제한되어, 목적 대역의 신호로 변환되고, I축 신호는 I측 AGC 앰프 212, Q축 신호는 Q측 AGC 앰프 214로 입력된다.As for the complex signal of the converted baseband frequency, the I-axis signal is limited in band by the I-side channel filter Re and the Q-axis signal by the Q-side channel filter Im, and converted into a signal of the target band, and the I-axis signal The I side
I측 AGC 앰프 212 및 Q측 AGC 앰프 214는, I측 채널필터(Re) 및 Q측 채널필터(Im)의 출력신호를 일정 레벨의 신호로 변환하기 위한 가변 이득 증폭기이다. I측 AGC 앰프 212 및 Q측 AGC 앰프 214에 의해 일정 레벨의 신호로 변환된 목적 대역의 신호는, 예를 들면 전 복소 믹서 220을 통하여 베이스밴드 주파수의 복소신호 (BB. I, BB.Q)로서, 이 자동이득 제어장치 10으로부터 출력된다.The I-
전 복소 믹서 220은, 주파수 변환을 위한 것으로, 승산기 221, 222, 223, 224와, 감산기 225와, 가산기 226으로 구성된다. 전 복소 믹서 220에는, 로컬신호 생성기(Local2로부터 실수축 로컬신호(cos)가 입력되고, 로컬신호 생성기로부터 허수축 로컬신호(-sin)이 입력된다. 전 복소 믹서 220은, 로컬신호 생성기로부터 입력된 복소 신호에 대하여 주파수 제로 또는 제로에 가까운 주파수가 되도록 주파수 변환을 수행하고, 복소신호를 출력한다.The full
I측 AGC 앰프 212 및 Q측 AGC 앰프 214에 의해 일정 레벨의 신호로 변환된 목적 대역의 신호는, AGC 제어부 230의 검파기 232로 입력된다.The signals of the target band converted by the I-
AGC 제어부 230은, 불필요한 대역의 신호를 억압하여 목적 대역내의 신호로 제한하고, 목적대역의 신호를 일정하게 출력하기 위한 것이다. AGC 제어부 230은, 검파기 232, 기준값 레지스터(REF2) 234, 감산기 236, 고속용 계수들을 사용하는 비선형 응답기(a1x3+b1x2+c1x) 238, 저속용 계수들을 사용하는 비선형 응답기(a2x3+b2x2+c2x) 240, 스위치 242, 리미터 244, 감산기 246, 및 지연기 248로 이루어진다.The
검파기 232에서는, I측 AGC 앰프 212 및 Q측 AGC 앰프 214의 이득을 제어하는 신호를 생성하기 위하여, 입력된 목적대역의 신호의 I축 신호와 Q축 신호의 2승값을 가산함과 동시에, 그 제곱근을 산출하고, 이것을 적분하는 것에 의해 I측 AGC 앰프 212 및 Q측 AGC 앰프 214의 출력신호의 변동을 검출한다.In the
그리고, I측 AGC 앰프 212 및 Q측 AGC 앰프 214의 이득을 제어하는 신호를 생성하기 위하여, 검파기 232의 출력신호는 감산기 236에서 기준값 레지스터 234가 출력하는 기준값(REF2)이 감산되고, 비선형 응답기(a1x3+b1x2+c1x) 238 및 비선형 응답기(a2x3+b2x2+c2x) 240에 입력된다.In order to generate a signal for controlling the gains of the I-
스위치 242는, 아날로그 프론트엔드 100내의 연산회로 128로부터의 응답속도 제어신호에 의거하여, 비선형 응답기 238의 출력신호 또는 비선형 응답기 240의 출력신호 중 어느 하나를 선택한다. 스위치 242는, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정값을 초과한 경우, 즉 전단의 자동이득 제어의 변동이 클 때에는 고속용 계수들(a1, b1, c1)을 사용하는 자동이득 제어응답의 비선형 응답기를 선택한다. 또, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정 값이하일 경우, 즉 전단의 자동이득 제어의 변동이 작을 때에는 저속용 계수들(a2, b2, c2)을 사용하는 자동이득 제어응답의 비선형 응답기를 선택한다. 여기서, a1, b1, c1의 계수값으로 된 자동이득 제어응답의 비선형 응답기를 선택하였을 때의 후단의 응답속도는 a2, b2, c2로 이루어진 자동이득 제어응답의 비선형 응답기를 선택하였을 때의 응답속도보다 빠르게 설정된다.The
스위치 242에 의해 선택된 출력신호(비선형 응답기 238의 출력신호나 비선형 응답기 240의 출력신호 중 어느 하나)는, 과대한 신호레벨을 소정의 레벨이하로 억제하기 위하여 설치된 리미터 244에 입력된다. 리미터 244의 출력신호는 감산기 246을 통하여 지연기 248로 입력된다. 감산기 246은, 리미터 244의 출력신호로부터 지연기 248의 출력신호를 감산 처리한다. AGC 제어부 230의 출력신호는, I측 AGC 앰프 212 및 Q측 AGC 앰프 214의 이득을 제어하는 AGC 제어신호로서, I측 AGC 앰프 212 및 Q측 AGC 앰프 214로 입력된다.The output signal selected by the switch 242 (either the output signal of the
(제1 실시예의 동작)(Operation of the First Embodiment)
제1 실시예에서는, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정 값을 초과할 때, 즉 전단의 AGC 제어부 111의 변동이 클 때에는 고속용 계수들(a1, b1, c1)을 사용하는 자동이득 제어응답의 비선형 응답기 238을 선택한다. 또, 전단의 자동이득 제어전압의 미분값의 절대값과 REF3의 차가 소정 값이하일 때, 즉 전단의 AGC 제어부 111의 변동이 작을 때에는 저속용 계수들(a2, b2, c2)을 사용하는 자동이득 제어응답의 비선형 응답기 240을 선택한다. 여기서, a1, b1, c1의 계수값으로 이루어진 자동이득 제어응답의 비선형 응답기를 선택하였을 때의 후단의 응답속도는 a2, b2, c2로 이루어진 자동이득 제어응답의 비선형 응답기를 선택하였을 때의 응답속도보다 빠르게 설정된다.In the first embodiment, when the difference between the absolute value of the derivative of the automatic gain control voltage of the front end and the reference value REF3 exceeds a predetermined value, that is, when the variation of the
또한, 응답의 수정기는 단순한 계수기로 되는데, 응답특성을 비선형화함으로써 고속 응답특성과 왜곡의 양립이 용이하게 된다. Moreover, the response modifier is a simple counter. By non-linearizing the response characteristic, both the high speed response characteristic and the distortion are easily facilitated.
(제1 실시예의 효과)(Effect of the first embodiment)
이상과 같이, 본 실시예에 의하면, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정값을 초과하였을 때, 즉 전단의 AGC 제어부 111의 변동이 클 때에는 고속용 계수들(a1, b1, c1)을 사용하는 자동이득 제어응답의 비선형 응답기를 선택한다. 또, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정의 값이하일 때, 즉 전단의 AGC 제어부 111의 변동이 작을 때에는 저속용 계수들(a2, b2, c2)을 사용하는 자동이득 제어응답의 비선형 응답기를 선택한다. 이와 같이 하여, 복잡한 처리를 이용하지 않고, 입력신호 변동에 대한 고속 추종성과, 방해와 잡음을 감소시켰을 때의 목적신호 품질을 모두 획득할 수 있다. 아울러, 전단의 변화정보를 0이나 1의 디지털값으로 얻을 수 있기 때문에, 본 실시예에 있어서의 후단과 전단의 인터페이스의 증가는 경미하다. 본 실시예에서, 목적신호 주파수에 근접하는 주파수를 가지는 목적외신호로서 CW를 가하였을 때의 BER의 특성예를 도 2에, 버스트 CW를 가하였을 때의 BER의 특성예를 도 3에 나타내었다. 아울러, 이것은 도2, 도3은 도 16에 도시한 시뮬레이션 조건을 이용한 경우이다.As described above, according to the present embodiment, when the difference between the absolute value of the derivative value of the automatic gain control voltage of the front end and the reference value REF3 exceeds a predetermined value, that is, when the variation of the
<제2 실시예>Second Embodiment
도 4에 본 발명의 제2 실시예에 따른 자동이득 제어장치를 이용한 수신기를 나타낸다. 또, 제2 실시예에 있어서, 목적외신호로서 CW를 가하였을 때의 BER의 특성예를 도 5에, 버스트 CW를 가하였을 때의 BER의 특성예를 도 6에 나타낸다. 또한, 도 5, 도 6은 도 16에 나타낸 시뮬레이션조건을 이용한 경우이다.4 shows a receiver using an automatic gain control apparatus according to a second embodiment of the present invention. In addition, in Example 2, the characteristic example of BER when CW is added as an undesired signal is shown in FIG. 5, and the characteristic example of BER when burst CW is added is shown in FIG. 5 and 6 show the case where the simulation conditions shown in FIG. 16 are used.
(제2 실시예의 구성)(Configuration of Second Embodiment)
도 4는, 본 실시예에 따른 자동이득 제어장치 20을 나타낸 설명도이다. 또한, 본 실시예는 상기의 제1 실시예의 응용이기 때문에, 도 4에서 이 제1 실시예(도 1)와 실질적으로 동일한 기능 구성을 가지는 구성요소에 대해서는, 동일한 부호를 사용하여 중복 설명을 생략한다.4 is an explanatory diagram showing an automatic
본 실시예에 관련된 자동이득 제어장치 20은, 도 4에 나타낸 바와 같이, 제1 실시예에 따른 자동이득 제어장치 10(도 1)의 구성요소인 비선형 응답기 238, 240을 대신하여 비선형 응답기(ax3+bx2+cx) 252를 구비하고, 아울러 계수레지스터 254, 256, 258을 구비함을 특징으로 한다. 계수 레지스터 254는, 제1 실시예에서 설명한 고속용 계수들 a1, b1, c1(이하, C1)을 저장하는 레지스터이다. 계수 레지스터 254는, 제1 실시예에서 설명한 저속용 계수들 a2, b2, c2(이하, C2)를 저장하는 레지스터이다. 비선형 응답기 252는 계수레지스터 254, 256 중 어느 하나에 저장된 계수들을 적용하여 (ax3+bx2+cx)를 연산하는 회로이다. 비선형 응답기 252는, C2를 하한으로 하여, 계수레지스터 258에 유지된 Cdec의 값을 이용하여 계수를 작게 한다.As shown in FIG. 4, the automatic
(제2 실시예의 동작)(Operation of the second embodiment)
본 실시예의 동작을 도7에 도시한 상태 천이도를 참조하면서 설명한다.The operation of this embodiment will be described with reference to the state transition diagram shown in FIG.
본 실시예에서는, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정값을 초과하였을 때, 자동이득 제어전압의 비선형 응답기는 C1의 계수를 이용한다(S1). 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정값을 초과한 상태에서 소정값 이하가 되면, 자동이득 제어응답의 비선형 응답기 252는 C2를 하한으로 하여 Cdec의 값을 이용하여 계수를 작게 한다(S1→S2→S3). 여기서, 전단의 자동이득 제어전압의 미분값의 절대값과 기준값(REF3)의 차가 소정값을 다시 초과하였을 때에는 C1의 값을 이용한다(S2 또는 S3→S1).In the present embodiment, when the difference between the absolute value of the derivative of the automatic gain control voltage of the front end and the reference value REF3 exceeds a predetermined value, the nonlinear responder of the automatic gain control voltage uses the coefficient of C1 (S1). When the difference between the absolute value of the derivative of the automatic gain control voltage of the front end and the reference value REF3 exceeds the predetermined value and becomes less than the predetermined value, the
(제2 실시예의 효과)(Effect of 2nd Example)
이상과 같이, 본 실시예에 의하면, 저왜곡과 추종성을 모두 획득하면서도 종래의 자동이득 제어보다도 고속 응답이 가능하게 된다. 종래의 자동이득 제어장치에서는 응답속도를 고속으로 하면 왜곡이 발생하기 때문에, 본 실시예에 따른 자동이득 제어장치보다도 저속 응답으로 설정된다. 이 때문에, 도 8에 나타낸 바와 같이, ADC 출력에서는 버스트로 가해지는 방해파일 때는 목적신호를 관측할 수 없고, 자동이득 제어장치의 출력에 있어서도 소정의 신호레벨에 도달하지 않는다. 이에 대하여, 도 9에 응답파형을 나타낸 본 실시예에 있어서는, 신호레벨은 크지는 않지만, 방해파일 때에도 고속 추종성에 의해 큰 레벨은 아니지만, ADC 출력에서 목적신호가 관측 가능한 레벨까지 전단의 이득이 상승한다. 그리고, 자동이득 제어장치의 출력에 있어서는 목적 레벨로 제어된 목적신호를 관측할 수 있다.As described above, according to the present embodiment, it is possible to obtain a faster response than conventional automatic gain control while acquiring both low distortion and followability. In the conventional automatic gain control device, since distortion occurs when the response speed is high, it is set to a slower response than the automatic gain control device according to the present embodiment. For this reason, as shown in Fig. 8, in the ADC output, the target signal cannot be observed at the time of the disturbing file applied by the burst, and the predetermined signal level is not reached even at the output of the automatic gain control device. On the other hand, in the present embodiment showing the response waveform in Fig. 9, the signal level is not large, but the gain of the front end increases to the level at which the target signal can be observed at the ADC output, although it is not a large level due to the high speed followability even in the case of disturbing files. do. At the output of the automatic gain control device, the target signal controlled at the target level can be observed.
또, 상기 제1 실시예에 약간의 수정을 한 것 만으로 큰 개선을 얻을 수 있 다. Further, a large improvement can be obtained only by making slight modifications to the first embodiment.
<제3 실시예>Third Embodiment
도 10에 본 발명의 제3 실시예에 관련되는 자동이득 제어장치를 이용한 수신기를 나타낸다. 또, 제3 실시예에 있어서, 목적외 신호로서 버스트 CW를 가하였을 때의 BER의 특성예를 도 11에 나타낸다. 또, 도 11은, 도 16에 도시한 시뮬레이션 조건을 이용한 경우이다.10 shows a receiver using an automatic gain control apparatus according to a third embodiment of the present invention. 11 shows a characteristic example of BER when burst CW is applied as an out-of-purpose signal in the third embodiment. 11 is a case where the simulation condition shown in FIG. 16 is used.
(제3 실시예의 구성)(Configuration of Third Embodiment)
도 10은, 본 실시예에 따른 자동이득 제어장치 30을 나타낸 설명도이다. 아울러, 본 실시예는 상기 제2 실시예의 응용이기 때문에, 도 10에서 상기 제2 실시예(도 4)와 실질적으로 동일한 기능 구성을 가지는 구성요소에 대해서는, 동일한 부호를 사용하는 것에 의해 중복 설명을 생략한다.10 is an explanatory diagram showing an automatic
본 실시예에 관련된 자동이득 제어장치 30은, 도 10에 나타낸 바와 같이 제2 실시예에 따른 자동이득 제어장치 20(도 4)에 대하여, 아날로그 프론트엔드 100과 디지털 프론트엔드 200의 양측으로 변경을 추가하고 있으며, 이하에 설명한다.As shown in FIG. 10, the automatic
아날로그 프론트엔드 100에 있어서, 제2 실시예의 기준값 레지스터(REF3) 126 및 연산회로 128을 대신하여, AD 변환기 130을 구비한다. AD 변환기 130은, 미분회로 124로부터의 출력신호가 입력되고, 디지털 프론트엔드 200에 대하여, 아날로그 응답상태 신호를 출력한다. 일반적인 수신기에서는 수신신호레벨을 알기 위하여 아날로그 자동이득제어의 제어전압을 위한 AD변환기가 구비되어 있으므로, 아날로그부의 자동이득 제어전압을 디지털 변환한 후에, 디지털부에서 미분하고, 절대 값을 구함으로써 별도의 인터페이스 증가는 피할 수 있다.In the analog
한편, 디지털 프론트엔드 200에 있어서는, 상기의 아날로그 응답상태 신호에 대응하기 위한 구성을 채용한다. 본 실시예의 디지털 프론트엔드 200은, 제2 실시예의 구성에 더하여, 승산기 260과, 스위치 262와, 비교기 264와, 감산기 266과, 지연기 268과, 가산기 270을 구비한다.On the other hand, in the digital
승산기 260은, 아날로그 프론트엔드 100내의 AD변환기 130의 출력신호인 아날로그 응답상태 신호와, 계수레지스터(고속용) 254가 저장하는 고속용 계수들 a1, b1, c1을 입력하여 승산 처리를 수행한다. 승산기 260의 출력신호는 스위치 262와 비교기 264에 입력된다. 스위치 262에는, 승산기 260의 출력신호와, 계수 레지스터 258이 유지하는 계수 Cdec에 소정의 지연처리가 실시된 신호가 입력되고, 비교기 264로부터의 출력신호에 따라서, 이들을 절환한다. 감산기 266은, 계수레지스터 258이 유지하는 계수 Cdec와, 지연기 268의 출력신호가 입력되어 감산 처리를 행한다.The
스위치 262가 절환하여 출력하는 신호는, 지연기 268로 출력된다. 지연기 268의 출력신호는 비교기 264와, 감산기 266과, 가산기 270에 입력된다. 비교기 264는, 승산기 260의 출력신호(X1)와, 지연기 268의 출력신호(X2)가 입력되어, 그 비교를 행한다. 비교기 264의 비교결과인 출력신호는 스위치 262에 입력된다.The signal switched and output by the
가산기 270은 지연기 268의 출력신호와, 계수 레지스터(저속용) 256이 저장하는 저속용 계수들 a2, b2, c2를 입력하여 가산 처리를 수행한다. 가산기 270의 출력신호는, 비선형 응답기 252에 입력된다.The
(제3 실시예의 동작)(Operation of the third embodiment)
후단의 자동이득 제어응답의 비선형 응답기의 계수는, 전단의 자동이득 제어전압의 미분값의 절대값에 의해, 저속시에 사용되는 저속용 계수들 a2, b2, c2를 최소값으로 하고, 고속시의 사용되는 고속용 계수들 a1, b1, c1을 최대값으로 하여 이 사이에서 가변된다. 또, 제1 실시예로부터 제 2 실시예의 개선과 같이, 전단의 응답상태가 급속히 수렴하여 후단의 응답이 수렴되어 있지 않음에도 불구하고, 응답속도가 느려져 버리는 것을 피하기 위하여, 고속응답에서 저속응답으로 변할 때의 응답속도의 변화를 원활하게 할 수 있도록 한다. 본 실시예에서는, 고속 계수와 전단의 응답상태를 승산한 값과 그 하나의 샘플전의 값을 비교하고, 하나의 샘플전의 값보다 작아질 때에는 하나의 샘플전의 값에 대하여 Cdec를 감산한 값을 비선형 응답기의 계수를 제어하는 제어값으로서 갱신함으로써 실현된다.The coefficient of the nonlinear responder of the automatic gain control response of the rear stage is set to the minimum values of the coefficients for low speed a2, b2, c2 used at low speed by the absolute value of the derivative value of the automatic gain control voltage of the front stage. The high speed coefficients a1, b1, c1 to be used are varied with the maximum value therebetween. In addition, as in the improvement from the first embodiment to the second embodiment, although the response state of the front end converges rapidly and the response of the rear end is not converged, in order to avoid that the response speed becomes slow, from the high speed response to the low speed response, It is possible to smoothly change the response speed when changing. In this embodiment, the value obtained by multiplying the high-speed coefficient and the response state of the front end is compared with the value before one sample, and when the value is smaller than the value before one sample, the value obtained by subtracting Cdec from the value before one sample is nonlinear. It is realized by updating as a control value controlling the coefficient of the transponder.
(제3 실시예의 효과)(Effect of 3rd Example)
본 실시예의 구성에서는, 도 10에 나타낸 바와 같이 후단이 디지털 처리인 경우, 전단의 정보를 얻기 위하여 AD변환기 130이 필요하게 되는데, 일반적인 수신기에서는 수신신호레벨을 알기 위하여 아날로그 자동이득 제어의 제어전압을 위한 AD변환기가 구비되어 있다. 따라서 이러한 기 구비된 AD변환부로부터, 아날로그부의 자동이득 제어전압을 디지털 변환한 후에, 디지털부에서 미분하고, 절대값을 구함으로써 별도의 인터페이스의 증가를 피할 수 있다.In the configuration of this embodiment, as shown in Fig. 10, when the rear end is digital processing, an
<제4 실시예>Fourth Example
도 12에 본 발명의 제4 실시예에 따른 자동이득 제어장치를 이용한 수신기를 나타낸다.12 shows a receiver using an automatic gain control apparatus according to a fourth embodiment of the present invention.
(제4 실시예의 구성)(Configuration of the fourth embodiment)
도 12는 본 실시예에 따른 자동이득 제어장치 40을 나타낸 설명도이다. 아울러, 본 실시예는, 상기 제1~제3 실시예의 응용이기 때문에, 도 12에서, 상기 제1~제3의 실시예와 실질적으로 동일한 기능 구성을 가지는 구성요소에 대해서는, 동일한 부호를 사용하는 것에 의해 중복 설명을 생략한다.12 is an explanatory diagram showing an automatic
본 실시예에서는, 복수의 목적신호를 동시에 처리하는 구성으로 되어 있고, 동일한 아날로그부에 복수의 디지털부가 병렬로 접속되고, 각 디지털부는 다른 주파수의 신호를 처리한다.In this embodiment, a plurality of target signals are simultaneously processed. A plurality of digital units are connected in parallel to the same analog unit, and each digital unit processes signals of different frequencies.
도 12에 나타낸 일예에서는, 아날로그 프론트엔드 100는, 제1 실시예의 구성(도 1)의 아날로그 프론트엔드 100에서, 응답속도 제어신호 생성부 123(미분회로 124, 기준값 레지스터(REF3) 126, 및 연산회로 128로 이루어짐)을 제외한 구성으로 한다. 그리고, 응답속도 제어신호 생성부 123을 각 디지털 프론트엔드 200-1, 200-2, 200-3에서 공유하여 이용하는 경우를 나타내고 있다. 여기서, 각 디지털 프론트엔드 200-1, 200-2, 200-3은, 제1 실시예에서의 디지털 프론트엔드 200과 같은 구성이다. 즉, 본 실시예에 관련된 자동이득 제어장치 40에 있어서, 디지털 프론트엔드가 하나인 경우에는, 제1 실시예에 따른 자동이득 제어장치 10의 구성(도 1)과 같은 구성이 된다.In the example shown in FIG. 12, the analog
또한, 도 12에 도시한 구성은 일예에 불과하며, 제2 실시예의 구성(도 4) 또는 제3 실시예의 구성(도 10)에 의거하여, 상기와 같이 동일한 아날로그부에 복수 의 디지털부가 병렬로 접속되는 구성을 사용하는 것도 가능하다. 또, 디지털부의 수에 대해서도, 도 12에서는 3개의 경우를 나타내고 있는데, 이것에 한정되는 것이 아니라, 2개이더라도 되고, 혹은 4개 이상이더라도 된다.In addition, the configuration shown in FIG. 12 is only one example, and based on the configuration of the second embodiment (FIG. 4) or the configuration of the third embodiment (FIG. 10), a plurality of digital parts are connected in parallel to the same analog part as described above. It is also possible to use a connected configuration. In addition, although three cases are shown in FIG. 12 about the number of digital parts, it is not limited to this, It may be two, or may be four or more.
(제4 실시예의 효과)(Effect of 4th Example)
이상 설명한 바와 같이, 본 실시예에 의하면, 후단의 AGC 제어부에 고속응답이 요구되는 것은 전단의 AGC 제어부에서 고속 응답이 생길 때 뿐이다. 따라서, 상기 제1~제3 실시예에서 설명한 자동이득 제어장치는 전단의 AGC 제어부의 응답상태에 따라서 후단의 AGC 제어부의 응답특성을 절환하기 때문에, 간단한 처리로 입력신호 변동에 대한 고속 추종성과 방해 및 잡음을 감소시켰을 때의 목적신호 품질을 모두 획득할 수 있다.As described above, according to the present embodiment, the fast response is required for the AGC control unit at the rear stage only when the fast response occurs at the AGC control unit at the front end. Therefore, since the automatic gain control apparatus described in the first to third embodiments switches the response characteristics of the AGC control unit at the rear end in accordance with the response state of the AGC control unit at the front end, the high-speed tracking and interference with the input signal fluctuations are simplified by simple processing. And target signal quality when noise is reduced.
또, 특허공개 2004-274210호 공보(특허문헌 3)의 자동이득 제어장치에서는, 입력과 출력의 신호전달 지연이 크면 입력측 가변이득 증폭기의 이득제어의 제어속도가 느려지기 때문에, 입력변동에 대한 도중에서 포화나 S/N(Signal/Noise)) 부족이 생기기 쉬워지는데, 본 실시예에 따른 자동이득 제어장치에서는 필터 등의 큰 지연요소 전후에서 2단, 내지는 다단으로 나뉠 수 있기 때문에, 자동이득 제어루프내의 지연이 작고, 고속 응답이 가능하게 된다.Also, in the automatic gain control device of Japanese Patent Laid-Open No. 2004-274210 (Patent Document 3), if the signal transmission delay between the input and the output is large, the control speed of the gain control of the input side variable gain amplifier is slowed. Saturation and S / N (Signal / Noise) deficiency tend to occur, but the automatic gain control device according to the present embodiment can be divided into two stages or multiple stages before and after a large delay element such as a filter. The delay in the loop is small and fast response is possible.
이상, 첨부의 도면을 참조하면서 본 발명에 관련한 자동이득 제어장치의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구의 범위에 기재된 기술적 사상의 범위내에서 각종 변경예 또는 수정의 예를 예측할 수 있음은 명백하며, 그들에 대해서도 본 발명의 기술적 범 위에 속하는 것임은 당연하다.As mentioned above, although preferred embodiment of the automatic gain control apparatus concerning this invention was described referring an accompanying drawing, this invention is not limited to this example. It is obvious to those skilled in the art that various modifications or examples of modifications can be anticipated within the scope of the technical idea described in the claims, and they also belong to the technical scope of the present invention.
예를 들어, 상기 실시형태에서는 AGC 제어부의 응답속도를 제어하기 위한 응답기로서, 비선형 응답기를 예로 들어 설명하였지만, 본 발명의 응답기는 비선형인 것으로 한정되지 않는 선형의 것이어도 된다.For example, in the said embodiment, although the nonlinear responder was demonstrated as an example of the responder for controlling the response speed of an AGC control part, the responder of this invention may be a linear thing which is not limited to being nonlinear.
본 발명은, 출력신호보다 광대역의 신호를 입력하여 처리하는 자동이득 제어장치에 이용가능하다.The present invention can be used for an automatic gain control device that inputs and processes a wider signal than an output signal.
상술한 바와 같이 본 발명은, 간단한 처리로 입력신호 변동에 대한 고속 추종성과, 방해와 잡음이 양호할 때의 목적신호 품위를 양립할 수 있다. 또, 본 발명의 다른 효과 등에 대해서는, 상기의 상세한 발명의 설명에서 설명하였다.As described above, the present invention can achieve both high-speed following of input signal fluctuation and object signal quality when interference and noise are good by simple processing. In addition, other effects and the like of the present invention have been described in the above detailed description of the invention.
Claims (10)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00362459 | 2005-11-16 | ||
JP2005362459 | 2005-11-16 | ||
JP2006243250A JP4898360B2 (en) | 2005-11-16 | 2006-09-07 | Automatic gain controller |
JPJP-P-2006-00243250 | 2006-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070052200A true KR20070052200A (en) | 2007-05-21 |
KR100805454B1 KR100805454B1 (en) | 2008-02-20 |
Family
ID=38248915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060111098A KR100805454B1 (en) | 2005-11-16 | 2006-11-10 | Automatic Gain Control |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4898360B2 (en) |
KR (1) | KR100805454B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101225678B1 (en) * | 2012-09-17 | 2013-01-24 | (주)알고코리아 | Auto-steering directional hearing aid and method of operation thereof |
KR101419343B1 (en) * | 2013-01-25 | 2014-07-15 | (주)에프씨아이 | Automatic Gain Controller and Method for Controlling the Same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59128806A (en) * | 1983-01-13 | 1984-07-25 | Oki Electric Ind Co Ltd | Agc circuit |
JP3086060B2 (en) * | 1992-05-26 | 2000-09-11 | アイコム株式会社 | AGC circuit |
JPH0851329A (en) * | 1994-08-09 | 1996-02-20 | Fujitsu Ltd | Agc circuit |
JP3240458B2 (en) * | 1995-08-24 | 2001-12-17 | 株式会社ケンウッド | Automatic gain control device |
US5930693A (en) * | 1997-02-03 | 1999-07-27 | Ford Motor Company | Radio receiver with underpass detector |
JPH10303665A (en) * | 1997-04-30 | 1998-11-13 | Matsushita Electric Ind Co Ltd | Automatic gain control circuit |
JP3368464B2 (en) * | 1998-03-25 | 2003-01-20 | 富士通株式会社 | Transmission output stabilizer |
JP2000059158A (en) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | Automatic digital gain control method and device and radio communication equipment provided with automatic gain control function |
JP4039168B2 (en) * | 2002-08-09 | 2008-01-30 | ソニー株式会社 | Receiving circuit and radio communication apparatus using the same |
US7995684B2 (en) * | 2003-02-01 | 2011-08-09 | Qualcomm, Incorporated | Method and apparatus for automatic gain control of a multi-carrier signal in a communication receiver |
JP4163531B2 (en) * | 2003-03-06 | 2008-10-08 | 三星電子株式会社 | Automatic gain controller |
JP2005192060A (en) | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Automatic gain control apparatus |
-
2006
- 2006-09-07 JP JP2006243250A patent/JP4898360B2/en not_active Expired - Fee Related
- 2006-11-10 KR KR1020060111098A patent/KR100805454B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101225678B1 (en) * | 2012-09-17 | 2013-01-24 | (주)알고코리아 | Auto-steering directional hearing aid and method of operation thereof |
KR101419343B1 (en) * | 2013-01-25 | 2014-07-15 | (주)에프씨아이 | Automatic Gain Controller and Method for Controlling the Same |
Also Published As
Publication number | Publication date |
---|---|
KR100805454B1 (en) | 2008-02-20 |
JP2007166588A (en) | 2007-06-28 |
JP4898360B2 (en) | 2012-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2363400C (en) | System and method for inverting automatic gain control (agc) and soft limiting | |
EP2207264B1 (en) | Analogue to digital converting | |
JP5433327B2 (en) | Peak factor reduction device and base station | |
JP4016206B2 (en) | Audio signal processing apparatus and audio signal processing method | |
JP2671595B2 (en) | Demodulator | |
KR102260034B1 (en) | Multi-path analog front end with adaptive path | |
US7113758B2 (en) | Automatic gain controller | |
EP2894823B1 (en) | Coefficient estimation for digital IQ calibration | |
US20030215032A1 (en) | Two-stage non-linear filter for analog signal gain control in an OFDM receiver | |
KR100805454B1 (en) | Automatic Gain Control | |
JP4847838B2 (en) | Transmitter | |
JP2008172544A (en) | Distortion compensation circuit using diode linearizer | |
JP4288458B2 (en) | Amplitude limiting circuit and CDMA communication apparatus | |
JP4737458B2 (en) | Reception amplitude correction circuit, reception amplitude correction method, and receiver using the same | |
US7433476B2 (en) | Automatic gain control | |
CN109639250A (en) | A kind of digital auto gain control method and system | |
JP2005184794A (en) | Automatic gain control apparatus | |
KR100690438B1 (en) | Method and apparatus for automatic gain control with variable control intervals | |
US7583943B2 (en) | Automatic gain control device | |
CN109525264B (en) | Adaptive signal compressor for AM radio | |
US7515647B2 (en) | Digital frequency converter | |
US7277034B2 (en) | Gain control for cartesian loop transmitter with digital processing | |
JP4067361B2 (en) | Gain control circuit and gain control method | |
KR100765365B1 (en) | System and method for automatic gain control and digital communication system using the same | |
KR960014672B1 (en) | Wide-band automatic gain control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140128 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |