JP2007166588A - Automatic gain control apparatus - Google Patents
Automatic gain control apparatus Download PDFInfo
- Publication number
- JP2007166588A JP2007166588A JP2006243250A JP2006243250A JP2007166588A JP 2007166588 A JP2007166588 A JP 2007166588A JP 2006243250 A JP2006243250 A JP 2006243250A JP 2006243250 A JP2006243250 A JP 2006243250A JP 2007166588 A JP2007166588 A JP 2007166588A
- Authority
- JP
- Japan
- Prior art keywords
- automatic gain
- gain control
- signal
- control unit
- response speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Abstract
Description
本発明は、出力信号より広帯域の信号を入力して処理する自動利得制御装置に関する。 The present invention relates to an automatic gain control apparatus that inputs and processes a signal having a wider bandwidth than an output signal.
出力信号より広帯域の信号を入力して処理する自動利得制御装置に関して、特許3086080号公報(特許文献1)および特開2005−192060号公報(特許文献2)に開示の技術がある。同文献に開示された従来の自動利得制御装置について、図13〜図15を参照しながら概説する。 Japanese Patent No. 3086080 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2005-192060 (Patent Document 2) disclose techniques for an automatic gain control apparatus that inputs and processes a signal wider than an output signal. The conventional automatic gain control device disclosed in this document will be outlined with reference to FIGS.
自動利得制御装置1は、前段のアナログフロントエンド11と後段のディジタルフロントエンド34とからなる。前段のアナログフロントエンド11において、RF/IF端子12から入力された信号は、バンドパスフィルタ14を用いて、所定の周波数帯域の信号が抽出される。ここで抽出された信号には、目的信号の他に目的外信号が含まれる。このため、目的信号のみを通過させる後段のフィルタよりは広い帯域を持つことになる。さらに、AGCアンプ16により一定レベルの信号に変換された所定の周波数帯域の信号は、アンチエリアシングフィルタ(エリアシングを防止するローパスフィルタ)18を介してAD変換器19へ入力され、AD変換器19により量子化されたディジタル信号となる。
The automatic
AGCアンプ16により一定レベルの信号に変換された所定の周波数帯域の信号は、自動利得制御部21へも入力される。自動利得制御部21は、広帯域信号のレベルを適切に管理することで、信号処理部の飽和を防ぐことを目的とするものである。自動利得制御部21は、検波器22、基準値レジスタ(REF1)24、減算器26、非線形応答器(ax3+cx)28,乗算器29,および遅延器32からなる。自動利得制御部21の出力信号は、AGC制御信号として、AGCアンプ16に入力される。
A signal in a predetermined frequency band converted to a signal of a constant level by the
一方、後段のディジタルフロントエンド34において、AD変換器19によりディジタル信号化された信号は、例えば複素係数フィルタからなる直交変換器50により直交検波が行われ、I軸信号とQ軸信号とにより表されるベースバンド周波数の複素数信号へ変換される。I側AGCアンプ52およびQ側AGCアンプ54により一定レベルの信号に変換された目的の帯域の信号は、乗算器61〜64と減算器65と加算器66とから構成される全複素ミキサ60を介して、ベースバンド周波数の複素信号(BB.I、BB.Q)として、この自動利得制御装置1から出力される。
On the other hand, the signal converted into a digital signal by the
また、I側AGCアンプ52およびQ側AGCアンプ54により一定レベルの信号に変換された目的の帯域の信号は、自動利得制御部70へも入力される。自動利得制御部70は、不要な帯域の信号を抑圧して目的帯域内の信号のみとし、目的帯域の信号を一定にして出力するためのものである。自動利得制御部70は、検波器72、基準値レジスタ(REF2)74、減算器76、非線形応答器(ax3+bx2+cx)80,リミッター84,減算器86,および遅延器88からなる。自動利得制御部70の出力信号は、AGC制御信号として、I側AGCアンプ52およびQ側AGCアンプ54に入力される。
In addition, the signal in the target band converted into a signal of a certain level by the I-
上述のように、図13に示す特許文献1および特許文献2の自動利得制御装置において、縦列に接続される2つの自動利得制御部21、70は、前段の自動利得制御部21が広帯域信号のレベルを適切に管理することで、信号処理部の飽和を防ぐことを目的とする。また、後段の自動利得制御部70では不要な帯域の信号を抑圧して目的帯域内の信号のみとし、目的帯域の信号を一定にして出力する2段構成となっている。
As described above, in the automatic gain control devices of
ここで、前段の自動利得制御部21の応答特性が遅いと、入力信号の変動に対する追従が十分ではないために前段での飽和が生じたり、目的信号に対するゲインの不足期間が生じたりする。これを避けるために前段の自動利得制御部21では応答速度を速くするが、前段の自動利得制御部21の応答を速くすると、目的信号以外の信号レベル変動が大きい場合に、目的信号に対する大きなレベル変動が生じるために、これを補うために後段の自動利得制御部70においてはより高速な応答特性が求められる。
Here, if the response characteristic of the automatic
すなわち、目的信号以外の信号レベル変動が大きい場合に、目的信号に対する大きなレベル変動が生じるのは、AGCの働きでAGCアンプ16のゲインが変動するとき、AGCアンプ16のゲイン変動によって、目的信号と目的外信号の区別なしに信号レベルの変動が生じるためである。よって、目的信号より目的外信号の信号レベルが大きいときは、AGCが信号レベルを所定の範囲に収めようとAGCアンプのゲインの調整が目的外信号レベルに応じてなされることになり、目的信号が不必要なレベル調整を受けることになる。このため、目的外信号のレベルと目的信号のレベル差が大きく、目的外信号のレベル変動が大きいときには目的信号が受けるレベル変動も大きくなる。
That is, when the signal level variation other than the target signal is large, the large level variation with respect to the target signal occurs when the gain of the
自動利得制御は、レベル変動が大きな信号を扱う場合において、信号の飽和による歪とゲイン不足によるS/N低下を避けることができるので必須である。しかし、高速な応答特性の自動利得制御装置とは信号の振幅を圧縮する振幅圧縮機であり、目的信号に対して大きな歪を生じる。ここで、図13に示す特許文献1と特許文献2の自動利得制御装置を用いる受信機に目的信号としてπ/4QPSKを、近接する目的外信号としCW信号を加えたときのBERを図14に、バーストCWを加えたときのBERを図15に示す。なお、図14、図15は、図16の条件でシミュレーションした場合の例である。
Automatic gain control is essential when dealing with signals with large level fluctuations because it can avoid distortion due to signal saturation and S / N degradation due to insufficient gain. However, the automatic gain control device having high-speed response characteristics is an amplitude compressor that compresses the amplitude of a signal, and causes a large distortion to the target signal. Here, FIG. 14 shows the BER when π / 4QPSK is added as a target signal to the receiver using the automatic gain control device of
このように、後段の自動利得制御部に高速な応答特性が要求されるために、後段の自動利得制御部が目的信号に歪を生じ、目的外信号が弱く、Eb/N0も良い時に劣化が生じる。この劣化は後段の自動利得制御部の応答を遅くすることで改善するが、この応答を遅くするためには前段の応答特性も遅くする必要があり、前段の応答特性を遅くすることは入力信号変動に対する追従性が低下することになる。 As described above, since a high-speed response characteristic is required for the subsequent automatic gain control unit, the subsequent automatic gain control unit distorts the target signal, the non-target signal is weak, and deterioration occurs when Eb / N0 is good. Arise. This degradation can be improved by delaying the response of the automatic gain controller at the subsequent stage.To slow down this response, the response characteristic of the previous stage must also be delayed. The followability with respect to fluctuations is reduced.
この妨害と雑音が良好なときの特性と、妨害が強くレベル変動が大きなときにおける追従性を両立させることは不可能なので、両者の中間で目的に応じた応答特性の設定を余儀なくされることになる。 Since it is impossible to achieve both the characteristics when the disturbance and noise are good and the tracking ability when the disturbance is strong and the level fluctuation is large, it is necessary to set a response characteristic according to the purpose between the two. Become.
この問題の解決のために、特開2004−274210号公報(特許文献3)においては一般的な出力レベルにより自動利得制御装置の利得を制御する方式を基本とし、目的外信号の変動や、目的外信号レベルが目的信号レベルより大きくなるなど、装置出力での自動利得制御用信号レベル検出では入力信号変動に対応できないときのみ前段での信号レベル検出を行うことで問題を解決している。 In order to solve this problem, Japanese Patent Application Laid-Open No. 2004-274210 (Patent Document 3) is based on a method of controlling the gain of an automatic gain control device based on a general output level. The problem is solved by detecting the signal level at the preceding stage only when the signal level detection for automatic gain control at the output of the apparatus cannot cope with the fluctuation of the input signal, such as the external signal level becomes higher than the target signal level.
上述のように背景技術では、引用文献1、2においては、妨害と雑音が良好なときの特性と、妨害が強くレベル変動が大きなときにおける追従性を両立させることは不可能なので、両者の中間で目的に応じた応答特性の設定を余儀なくされることになる。また、引用文献3においては、装置出力での自動利得制御用信号レベル検出では入力信号変動に対応できないときのみ前段での信号レベル検出を行うことで問題を解決しているが、非常に複雑な処理が要求されるという問題がある。
As described above, in the background art, in the cited
本発明は、上記背景技術が有する問題に鑑みてなされたものであり、本発明の目的は、複雑な処理を用いないで、入力信号変動に対する高速な追従性と、妨害と雑音が良いときの目的信号品位を両立することの可能な、新規かつ改良された自動利得制御装置を得ることである。 The present invention has been made in view of the problems of the background art described above, and an object of the present invention is to use a high-speed follow-up capability with respect to input signal fluctuations, interference, and noise without using complicated processing. To obtain a new and improved automatic gain control apparatus capable of achieving both desired signal quality.
上記課題を解決するため、本発明の第1の観点によれば、出力信号より広帯域の信号を入力して処理する自動利得制御装置が提供される。本発明の自動利得制御装置(10)は、目的信号帯域を含む広帯域の入力信号を一定の振幅範囲内に制御する第1の自動利得制御部(111)を備えた第1の信号処理部(100)と、前記第1の信号処理部の出力から目的信号を抽出する第2の信号処理部(210)と、前記第2の信号処理部の出力を一定の振幅にして出力する第2の自動利得制御部(230)と、前記第1の自動利得制御部の応答状態(変動の大小など)に応じて前記第2の自動利得制御部の応答速度を制御するための応答速度制御信号を生成する応答速度制御信号生成部(123)と、を備えたことを特徴とする(請求項1)。 In order to solve the above-described problems, according to a first aspect of the present invention, there is provided an automatic gain control apparatus that inputs and processes a signal having a wider bandwidth than an output signal. The automatic gain control device (10) of the present invention includes a first signal processing unit (111) including a first automatic gain control unit (111) for controlling a wideband input signal including a target signal band within a certain amplitude range. 100), a second signal processing unit (210) that extracts a target signal from the output of the first signal processing unit, and a second signal that outputs the output of the second signal processing unit with a constant amplitude. A response speed control signal for controlling the response speed of the second automatic gain control section in accordance with the response state of the automatic gain control section (230) and the first automatic gain control section (such as the magnitude of fluctuation). And a response speed control signal generation unit (123) for generating (claim 1).
かかる本発明では、第1の自動利得制御部(111)の応答状態(変動の大小など)に応じて第2の自動利得制御部(230)の応答速度を制御するための応答速度制御信号を生成する応答速度制御信号生成部(123)を備えたことを特徴とする。第2の自動利得制御部(230)に高速な応答が要求されるのは第1の自動利得制御部(前段の自動利得制御部)(111)で高速な応答が生じているときだけであるので、第1の自動利得制御部(111)の応答状態に応じて第2の自動利得制御部(後段の自動利得制御部)(230)の応答特性を切り替えることができる。このようにして、簡単な処理で入力信号変動に対する高速な追従性と、妨害と雑音が良いときの目的信号品位を両立することができる。 In the present invention, a response speed control signal for controlling the response speed of the second automatic gain control section (230) in accordance with the response state (such as the magnitude of fluctuation) of the first automatic gain control section (111). A response speed control signal generation unit (123) for generation is provided. The second automatic gain control unit (230) requires a high-speed response only when a high-speed response is generated in the first automatic gain control unit (previous stage automatic gain control unit) (111). Therefore, the response characteristic of the second automatic gain control unit (the subsequent automatic gain control unit) (230) can be switched according to the response state of the first automatic gain control unit (111). In this way, it is possible to achieve both high-speed followability with respect to input signal fluctuations and simple target signal quality when interference and noise are good by simple processing.
なお上記において、構成要素に付随して括弧書きで記した参照符号は、理解を容易にするため、後述の実施形態および図面における対応する構成要素等を一例として記したに過ぎず、本発明がこれに限定されるものではない。以下も同様である。 In the above description, the reference numerals in parentheses attached to the constituent elements are merely shown as examples of the corresponding constituent elements in the following embodiments and drawings for easy understanding. It is not limited to this. The same applies to the following.
本発明の応用例としては様々なものが考えられるが、いくつかの応用例を挙げれば以下の通りである。 Various application examples of the present invention can be considered, and some application examples are as follows.
前記応答速度制御信号生成部(123)は、前記第1の自動利得制御部(111)の出力である自動利得制御電圧の微分値の絶対値と所定の基準値(REF3)との差が所定値を越えたとき、前記第1の自動利得制御部の変動が大きいと判断し、前記第2の自動利得制御部の応答速度を速くするための応答速度制御信号を生成することが可能である(請求項2)。 The response speed control signal generator (123) has a predetermined difference between an absolute value of a differential value of the automatic gain control voltage, which is an output of the first automatic gain controller (111), and a predetermined reference value (REF3). When the value is exceeded, it is determined that the fluctuation of the first automatic gain control unit is large, and it is possible to generate a response speed control signal for increasing the response speed of the second automatic gain control unit. (Claim 2).
また、前記第2の自動利得制御部(230)の構成としては、様々なものが考えられるが、例えば、前記第2の自動利得制御部の応答速度を高速にするための第1の応答器(238)と、前記第2の自動利得制御部の応答速度を低速にするための第2の応答器(240)と、前記応答速度制御信号に応じて前記第1、第2の応答器を切り替えるスイッチ(242)と、を備える構成を採用することができる(請求項3)。 Various configurations can be considered for the second automatic gain control unit (230). For example, a first responder for increasing the response speed of the second automatic gain control unit. (238), a second responder (240) for reducing the response speed of the second automatic gain control unit, and the first and second responders according to the response speed control signal. It is possible to adopt a configuration including a switch (242) for switching.
あるいは、前記第2の自動利得制御部(230)は、前記第2の自動利得制御部の応答速度を制御するための応答器(252)と、前記応答器で用いられる高速用係数を保持する高速用係数レジスタ(254)と、前記応答器で用いられる低速用係数を保持する低速用係数レジスタ(256)と、を備える構成を採用することもできる(請求項4)。 Alternatively, the second automatic gain control unit (230) holds a response unit (252) for controlling a response speed of the second automatic gain control unit and a high-speed coefficient used in the response unit. A configuration including a high-speed coefficient register (254) and a low-speed coefficient register (256) that holds a low-speed coefficient used in the responder may be employed.
また、前記第2の自動利得制御部(230)は、前記第1の自動利得制御部(111)の応答状態(変動の大小など)に応じて、応答速度を連続的に変化させる(動的制御など)ことも可能である(請求項5)。後段の応答速度を高速から低速に切り替えるときに瞬時に切り替えずに連続的に変化させる構成とすることで性能は改善される。具体的には、例えば、前段の応答状態が急速に収束して後段の応答が収束していないにもかかわらず、応答速度が遅くなってしまうようなことを避けるために、高速応答から低速応答に変わるときの応答速度の変化を滑らかにする処置を行うことが可能である。 The second automatic gain control unit (230) continuously changes the response speed according to the response state of the first automatic gain control unit (111) (such as the magnitude of fluctuation) (dynamic Control etc.) (Claim 5). The performance is improved by adopting a configuration in which the response speed of the subsequent stage is changed continuously without switching instantaneously when switching from high speed to low speed. Specifically, for example, in order to avoid the response speed from slowing down even though the response state at the front stage converges rapidly and the response at the rear stage does not converge, the response from the high speed response to the low speed response is performed. It is possible to perform a treatment to smooth the change in response speed when changing to.
上記課題を解決するため、本発明の第2の観点によれば、1つの第1の自動利得制御部に対して、複数の第2の自動利得制御部を備えた自動利得制御装置が提供される。すなわち、出力信号より広帯域の信号を入力して処理する自動利得制御装置において、目的信号帯域を含む広帯域の入力信号を一定の振幅範囲内に制御する第1の自動利得制御部を備えた第1の信号処理部(100’)と、前記第1の信号処理部の出力から目的信号を抽出する複数の第2の信号処理部(200−1、200−2、200−3内)と、前記各第2の信号処理部に対応して設けられ、前記第2の信号処理部の出力を一定の振幅にして出力する第2の自動利得制御部(200−1、200−2、200−3内)と、前記第1の自動利得制御部の応答状態(変動の大小など)に応じて前記各第2の自動利得制御部の応答速度を制御するための応答速度制御信号を生成する応答速度制御信号生成部(123)と、備えた自動利得制御装置が提供される(請求項6)。 In order to solve the above problems, according to a second aspect of the present invention, there is provided an automatic gain control device including a plurality of second automatic gain control units for one first automatic gain control unit. The That is, in an automatic gain control apparatus that inputs and processes a signal wider than the output signal, a first automatic gain control unit that controls a wideband input signal including a target signal band within a certain amplitude range is provided. A signal processing unit (100 ′), a plurality of second signal processing units (in 200-1, 200-2, 200-3) for extracting a target signal from the output of the first signal processing unit, A second automatic gain control unit (200-1, 200-2, 200-3) provided corresponding to each second signal processing unit and outputting the output of the second signal processing unit with a constant amplitude. And a response speed for generating a response speed control signal for controlling the response speed of each of the second automatic gain control sections in accordance with the response state (such as fluctuation) of the first automatic gain control section. Control signal generator (123) and automatic gain control device provided There is provided (claim 6).
かかる構成によれば、上記本発明の第1の観点にかかる自動利得制御装置の効果に加えて、複数の第2の信号処理部を備えたことで、異なる周波数の信号を処理することが可能である。さらに、フィルタ等の大きな遅延要素前と後ろとで2段、ないしは多段に分けることが出来るので、自動利得制御ループ内の遅延が小さく、高速な応答が可能になる。 According to such a configuration, in addition to the effect of the automatic gain control device according to the first aspect of the present invention, it is possible to process signals of different frequencies by including a plurality of second signal processing units. It is. Furthermore, since it can be divided into two stages or multiple stages before and after a large delay element such as a filter, the delay in the automatic gain control loop is small and a high-speed response is possible.
本発明の第2の観点にかかる自動利得制御装置についても、上記本発明の第1の観点にかかる自動利得制御装置と同様に様々な応用例が考えられる(いくつかの応用例として請求項7〜10)。 As for the automatic gain control apparatus according to the second aspect of the present invention, various application examples can be considered in the same manner as the automatic gain control apparatus according to the first aspect of the present invention. -10).
以上のように、本発明によれば、簡単な処理で入力信号変動に対する高速な追従性と、妨害と雑音が良いときの目的信号品位を両立することができる。また、本発明の他の効果等については、以下の発明を実施するための最良の形態においても説明する。 As described above, according to the present invention, it is possible to achieve both high-speed followability with respect to input signal fluctuation and target signal quality when interference and noise are good by simple processing. Further, other effects of the present invention will be described in the best mode for carrying out the invention described below.
以下に添付図面を参照しながら、本発明にかかる自動利得制御装置の好適な実施形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 Hereinafter, preferred embodiments of an automatic gain control device according to the present invention will be described in detail with reference to the accompanying drawings. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
<第1の実施形態>
以下、図面を参照して本発明の第1の実施形態を説明する。図1に本発明の第1の実施形態にかかる自動利得制御装置を用いた受信機を示す。また、第1の実施形態において、目的信号周波数に近接する周波数を持つ目的外信号としてCWを加えたときのBERの特性例を図2に、バーストCWを加えたときのBERの特性例を図3に示す。なお、図2、図3は、図16に示したシミュレーション条件を用いた場合である。
<First Embodiment>
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a receiver using an automatic gain control apparatus according to the first embodiment of the present invention. Also, in the first embodiment, an example of BER characteristics when CW is added as a non-target signal having a frequency close to the target signal frequency is shown in FIG. 2, and an example of BER characteristics when burst CW is added. 3 shows. 2 and 3 are cases in which the simulation conditions shown in FIG. 16 are used.
(第1の実施形態の構成)
図1は、本実施形態にかかる自動利得制御装置10の構成を示すブロック図である。本実施形態にかかる自動利得制御装置10の構成は、アナログ信号を処理するアナログフロントエンドと、ディジタル信号を処理するディジタルフロントエンドとに大別される。以下、順に説明する。
(Configuration of the first embodiment)
FIG. 1 is a block diagram showing a configuration of an automatic
(アナログフロントエンド100)
まず、アナログ信号を処理するアナログフロントエンド100について説明する。
図1において、RF/IF端子102から入力された信号は、バンドパスフィルタ104を用いて、所定の周波数帯域の信号が抽出される。ここで抽出された信号には、目的信号の他に目的外信号が含まれる。このため、目的信号のみを通過させる後段のフィルタよりは広い帯域を持つことになる。AGCアンプ106は、バンドパスフィルタ104の出力信号を一定レベルの信号に変換するための可変利得増幅器である。AGCアンプ106により一定レベルの信号に変換された所定の周波数帯域の信号は、アンチエリアシングフィルタ(エリアシングを防止するローパスフィルタ)108を介してAD変換器110へ入力され、AD変換器110により量子化されたディジタル信号となる。
(Analog front end 100)
First, the analog
In FIG. 1, a signal in a predetermined frequency band is extracted from a signal input from the RF /
AGCアンプ106により一定レベルの信号に変換された所定の周波数帯域の信号は、AGC制御部111の検波器112へも入力される。自動利得制御部111は、広帯域信号のレベルを適切に管理することで、信号処理部の飽和を防ぐことを目的とするものである。自動利得制御部111は、検波器112、基準値レジスタ(REF1)114、減算器116、非線形応答器(ax3+cx)118,乗算器120,および遅延器122からなる。
A signal in a predetermined frequency band that has been converted to a constant level signal by the
そして、AGCアンプ106の利得を制御する信号を生成するために、検波器112の出力信号は、減算器116において、基準値レジスタ114の出力する基準値(REF1)が減算され、非線形応答器(ax3+cx)118へ入力される。非線形応答器118の出力信号は、減算器120を介して遅延器122へ入力される。減算器120は、非線形応答器118の出力信号から遅延器122の出力信号を減算処理する。AGC制御部111の出力信号は、AGCアンプ106の利得を制御するAGC制御信号として、AGCアンプ106に入力される。
Then, in order to generate a signal for controlling the gain of the
(応答速度制御信号生成部123)
AGCアンプ106の利得を制御するAGC制御信号は、本実施形態に特徴的な構成要素である応答速度制御信号生成部123の微分回路124へも入力される。微分回路124では、AGC制御信号の電圧値の微分値の絶対値が計算される。微分回路124の出力信号は、基準値レジスタ126の出力する基準値(REF3)と比較されて、後述のI側AGCアンプ212およびQ側AGCアンプ214の利得を制御する信号を生成する演算回路(x1−x2<a?)128に入力される。具体的には、演算回路128は、減算器および比較器からなり、端子X1に入力される基準値レジスタ126の出力する基準値(REF3)から、端子X2に入力される微分回路124の出力信号(AGC制御信号の電圧値の微分値の絶対値)が減算されて、所定値aと比較される。
(Response speed control signal generator 123)
The AGC control signal that controls the gain of the
演算回路128の出力信号は、応答速度制御信号として、後述のディジタルフロントエンド200内のAGC制御部230に入力される。そして、AGC制御部230では、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定値を越えたとき、すなわち前段の自動利得制御の変動が大きいときにはa1、b1、c1よりなる自動利得制御応答の非線形応答器を選択する。また、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定の値以下のとき、すなわち前段の自動利得制御の変動が小さいときにはa2、b2、c2よりなる自動利得制御応答の非線形応答器を選択する。かかる構成および動作については、さらに後述する。
The output signal of the
(ディジタルフロントエンド200)
次に、ディジタル信号を処理するディジタルフロントエンド200について説明する。
AD変換器110によりディジタル信号化された信号は、例えば複素係数フィルタからなる直交変換器210により直交検波が行われ、I軸信号とQ軸信号とにより表されるベースバンド周波数の複素数信号へ変換される。
(Digital front end 200)
Next, the digital
The signal converted into a digital signal by the
変換されたベースバンド周波数の複素数信号は、I軸信号がI側チャネルフィルタ(Re)、Q軸信号がQ側チャネルフィルタ(Im)において帯域制限されることにより、目的の帯域の信号に変換され、I軸信号がI側AGCアンプ212、Q軸信号がQ側AGCアンプ214へ入力される。
The converted baseband frequency complex signal is band-limited by the I-axis signal in the I-side channel filter (Re) and the Q-axis signal in the Q-side channel filter (Im), thereby being converted into a signal in the target band. The I-axis signal is input to the I-
I側AGCアンプ212およびQ側AGCアンプ214は、I側チャネルフィルタ(Re)およびQ側チャネルフィルタ(Im)の出力信号を一定レベルの信号に変換するための可変利得増幅器である。I側AGCアンプ212およびQ側AGCアンプ214により一定レベルの信号に変換された目的の帯域の信号は、例えば全複素ミキサ220を介して、ベースバンド周波数の複素信号(BB.I、BB.Q)として、この自動利得制御装置10から出力される。
The I-
全複素ミキサ220は、周波数変換するためのものであり、乗算器221、222、223、224と、減算器225と、加算器226とから構成される。全複素ミキサ220には、ローカル信号生成器(Local2)から実数軸ローカル信号(cos)が入力され、また、ローカル信号生成器から虚数軸ローカル信号(−sin)が入力される。全複素ミキサ220は、ローカル信号生成器から入力された複素信号に対して周波数ゼロまたはゼロ近くの周波数となる周波数変換を行い、複素信号を出力する。
The full
I側AGCアンプ212およびQ側AGCアンプ214により一定レベルの信号に変換された目的の帯域の信号は、AGC制御部230の検波器232へも入力される。
自動利得制御部230は、不要な帯域の信号を抑圧して目的帯域内の信号のみとし、目的帯域の信号を一定にして出力するためのものである。自動利得制御部230は、検波器232、基準値レジスタ(REF2)234、減算器236、非線形応答器(a13+b1x2+c1x)238,非線形応答器(a2x3+b2x2+c2x)240、スイッチ242、リミッター244,減算器246,および遅延器248からなる。
The signal in the target band converted into a signal of a constant level by the I-
The automatic
検波器232では、I側AGCアンプ212およびQ側AGCアンプ214の利得を制御する信号を生成するために、入力された目的の帯域の信号のI軸信号とQ軸信号の2乗値を加算すると共に、その平方根を算出し、これを積分することにより、I側AGCアンプ212およびQ側AGCアンプ214の出力信号の変動を検出する。
The
そして、I側AGCアンプ212およびQ側AGCアンプ214の利得を制御する信号を生成するために、検波器232の出力信号は、減算器236において、基準値レジスタ234の出力する基準値(REF2)が減算され、非線形応答器(a1x3+b1x2+c1x)238および非線形応答器(a2x3+b2x2+c2x)240へ入力される。
Then, in order to generate signals for controlling the gains of the I-
スイッチ242は、アナログフロントエンド100内の演算回路128からの応答速度制御信号に基づいて、非線形応答器238の出力信号か非線形応答器240の出力信号かのいずれか一方を選択する。スイッチ242は、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定値を越えたとき、すなわち前段の自動利得制御の変動が大きいときにはa1、b1、c1よりなる自動利得制御応答の非線形応答器を選択する。また、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定の値以下のとき、すなわち前段の自動利得制御の変動が小さいときにはa2、b2、c2よりなる自動利得制御応答の非線形応答器を選択する。ここで、a1、b1、c1の係数値よりなる自動利得制御応答の非線形応答器を選択したときの後段の応答速度は、a2、b2、c2よりなる自動利得制御応答の非線形応答器を選択したときの応答速度より速く設定される。
The
スイッチ242により選択された出力信号(非線形応答器238の出力信号か非線形応答器240の出力信号かのいずれか一方)は、過大な信号レベルを所定のレベル以下に抑えるために設けられたリミッター244に入力される。リミッター244の出力信号は、減算器246を介して遅延器248へ入力される。減算器246は、リミッター244の出力信号から遅延器248の出力信号を減算処理する。AGC制御部230の出力信号は、I側AGCアンプ212およびQ側AGCアンプ214の利得を制御するAGC制御信号として、I側AGCアンプ212およびQ側AGCアンプ214に入力される。
The output signal selected by the switch 242 (either the output signal of the
(第1の実施形態の動作)
第1の実施形態では、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定値を越えたとき、すなわち前段の自動利得制御部111の変動が大きいときにはa1、b1、c1よりなる自動利得制御応答の非線形応答器238を選択する。また、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定の値以下のとき、すなわち前段の自動利得制御111の変動が小さいときにはa2、b2、c2よりなる自動利得制御応答の非線形応答器240を選択する。ここで、a1、b1、c1の係数値よりなる自動利得制御応答の非線形応答器を選択したときの後段の応答速度は、a2、b2、c2よりなる自動利得制御応答の非線形応答器を選択したときの応答速度より速く設定される。
(Operation of the first embodiment)
In the first embodiment, when the difference between the absolute value of the differential value of the automatic gain control voltage at the previous stage and the REF3 exceeds a predetermined value, that is, when the fluctuation of the automatic
なお、応答の修正器は単純な係数器でよいが、応答特性を非線形化することで高速な応答特性と低歪との両立が容易になる。 The response corrector may be a simple coefficient unit. However, by making the response characteristic non-linear, it is easy to achieve both high-speed response characteristics and low distortion.
(第1の実施形態の効果)
以上のように、本実施形態によれば、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定値を越えたとき、すなわち前段の自動利得制御部111の変動が大きいときにはa1、b1、c1よりなる自動利得制御応答の非線形応答器を選択する。また、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定の値以下のとき、すなわち前段の自動利得制御部111の変動が小さいときにはa2、b2、c2よりなる自動利得制御応答の非線形応答器を選択する。このようにして、複雑な処理を用いないで、入力信号変動に対する高速な追従性と、妨害と雑音が良いときの目的信号品位を両立することができる。なお、前段の変化情報を0か1のディジタル値で得ることができるので、本実施形態における後段と前段のインタフェースの増加はわずかである。本実施形態において、目的信号周波数に近接する周波数を持つ目的外信号としてCWを加えたときのBERの特性例を図2に、バーストCWを加えたときのBERの特性例を図3に示す。なお、図2、図3は、図16に示したシミュレーション条件を用いた場合である。
(Effects of the first embodiment)
As described above, according to the present embodiment, when the difference between the absolute value of the differential value of the automatic gain control voltage at the previous stage and the REF3 exceeds a predetermined value, that is, when the fluctuation of the automatic
<第2の実施形態>
図4に本発明の第2の実施形態にかかる自動利得制御装置を用いた受信機を示す。また、第2の実施形態において、目的外信号としてCWを加えたときのBERの特性例を図5に、バーストCWを加えたときのBERの特性例を図6に示す。なお、図5、図6は、図16に示したシミュレーション条件を用いた場合である。
<Second Embodiment>
FIG. 4 shows a receiver using the automatic gain control apparatus according to the second embodiment of the present invention. Further, in the second embodiment, FIG. 5 shows an example of BER characteristics when CW is added as a non-target signal, and FIG. 6 shows an example of BER characteristics when burst CW is added. 5 and 6 are cases in which the simulation conditions shown in FIG. 16 are used.
(第2の実施形態の構成)
図4は、本実施形態にかかる自動利得制御装置20を示す説明図である。なお、本実施形態は上記第1の実施形態の応用であるため、図4において、上記第1の実施形態(図1)と実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
(Configuration of Second Embodiment)
FIG. 4 is an explanatory diagram showing the automatic
本実施形態にかかる自動利得制御装置20は、図4に示したように、第1の実施形態にかかる自動利得制御装置10(図1)の構成要素である非線形応答器238、240に代えて非線形応答器(ax3+bx2+cx)252を備え、さらに、係数レジスタ254、256、258を備えたことを特徴とする。係数レジスタ254は、第1の実施形態で説明した係数a1、b1、c1(以下、C1)を保持するレジスタである。係数レジスタ254は、第1の実施形態で説明した係数a2、b2、c2(以下、C2)を保持するレジスタである。非線形応答器252は、係数レジスタ254、256に保持されたいずれかの係数を用いてax3+bx2+cxを演算する回路である。非線形応答器252はC2を下限として、係数レジスタ258に保持されたCdecの値を用いて係数を小さくしていく。
As shown in FIG. 4, the automatic
(第2の実施形態の動作)
本実施形態の動作を、図7に示した状態遷移図を参照しながら説明する。
本実施形態では、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定値を越えたとき、自動利得制御応答の非線形応答器はC1の係数を用いる(S1)。前段の自動利得制御電圧の微分値の絶対値とREF3の差が、所定値を越えた状態から所定値以下になると、自動利得制御応答の非線形応答器252はC2を下限としてCdecの値を用いて係数を小さくしていく(S1→S2→S3)。ここで、前段の自動利得制御電圧の微分値の絶対値とREF3の差が所定値を再び越えたときにはC1の値を用いる(S2またはS3→S1)。
(Operation of Second Embodiment)
The operation of this embodiment will be described with reference to the state transition diagram shown in FIG.
In the present embodiment, when the difference between the absolute value of the differential value of the automatic gain control voltage in the previous stage and REF3 exceeds a predetermined value, the nonlinear responder for the automatic gain control response uses the coefficient of C1 (S1). When the difference between the absolute value of the differential value of the automatic gain control voltage in the previous stage and the REF3 is less than the predetermined value from the state exceeding the predetermined value, the
(第2の実施形態の効果)
以上のように、本実施形態によれば、低歪と追従性を両立することで従来の自動利得制御よりも高速な応答が可能になる。従来の自動利得制御装置では応答速度を高速にすると歪が生じるために、本実施形態にかかる自動利得制御装置よりも低速な応答に設定される。このため、図8に示すように、ADC出力ではバーストで加えられる妨害波の合間では目的信号が観測できず、自動利得制御装置の出力においても所定の信号レベルに達しない。これに対し、図9に応答波形を示す本実施形態においては、信号レベルは大きくはないが妨害波の合間においても高速な追従性により、大きなレベルではないがADC出力において目的信号が観測可能なレベルにまで前段の利得が上がる。そして、自動利得制御装置出力においては目的レベルに制御された目的信号が観測できる。
(Effect of 2nd Embodiment)
As described above, according to the present embodiment, it is possible to respond faster than the conventional automatic gain control by satisfying both low distortion and followability. In the conventional automatic gain control apparatus, since a distortion occurs when the response speed is increased, the response is set to be slower than the automatic gain control apparatus according to the present embodiment. For this reason, as shown in FIG. 8, the target signal cannot be observed between the interference waves added in bursts at the ADC output, and the predetermined signal level is not reached even at the output of the automatic gain control device. On the other hand, in the present embodiment, which shows the response waveform in FIG. 9, the signal level is not large, but the target signal can be observed at the ADC output although it is not a large level due to the high-speed tracking capability even between the interference waves. The previous stage gain increases to the level. A target signal controlled to a target level can be observed at the output of the automatic gain control device.
また、上記第1の実施形態にわずかな修正を加えるだけで大きな改善を得られる。 Further, a great improvement can be obtained by making a slight modification to the first embodiment.
<第3の実施形態>
図10に本発明の第3の実施形態にかかる自動利得制御装置を用いた受信機を示す。また、第3の実施形態において、目的外信号としてバーストCWを加えたときのBERの特性例を図11に示す。なお、図11は、図16に示したシミュレーション条件を用いた場合である。
<Third Embodiment>
FIG. 10 shows a receiver using an automatic gain control apparatus according to the third embodiment of the present invention. FIG. 11 shows an example of BER characteristics when a burst CW is added as a non-target signal in the third embodiment. FIG. 11 shows a case where the simulation conditions shown in FIG. 16 are used.
(第3の実施形態の構成)
図10は、本実施形態にかかる自動利得制御装置30を示す説明図である。なお、本実施形態は上記第2の実施形態の応用であるため、図10において、上記第2の実施形態(図4)と実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
(Configuration of Third Embodiment)
FIG. 10 is an explanatory diagram showing an automatic
本実施形態にかかる自動利得制御装置30は、図10に示したように、第2の実施形態にかかる自動利得制御装置20(図4)に対して、アナログフロントエンド100とディジタルフロントエンド200の双方に変更を加えている。以下説明する。
As shown in FIG. 10, the automatic
アナログフロントエンド100においては、第2の実施形態の基準値レジスタ(REF3)126および演算回路128に代えて、AD変換器130を備える。AD変換器130は、微分回路124からの出力信号が入力されて、ディジタルフロントエンド200に対して、アナログ応答状態信号を出力する。一般的な受信機では受信信号レベルを知るためにアナログ自動利得制御の制御電圧のためのAD変換器が備えられていることから、アナログ部の自動利得制御電圧をディジタル変換した後に、ディジタル部で微分し、絶対値を求めることで特別なインタフェースの増加は避けられる。
The analog
一方、ディジタルフロントエンド200においては、上記のアナログ応答状態信号に対応するための構成を採用する。本実施形態のディジタルフロントエンド200は、第2の実施形態の構成に加えて、乗算器260と、スイッチ262と、比較器264と、減算器266と、遅延器268と、加算器270とを備える。
On the other hand, the digital
乗算器260は、アナログフロントエンド100内のAD変換器130の出力信号であるアナログ応答状態信号と、係数レジスタ(高速用)254が保持する係数a1、b1、c1とが入力されて乗算処理を行う。乗算器260の出力信号は、スイッチ262と比較器264に入力される。スイッチ262には、乗算器260の出力信号と、係数レジスタ258が保持する係数Cdecに所定の遅延処理が施された信号とが入力され、比較器264からの出力信号に応じて、これらを切り替える。減算器266は、係数レジスタ258が保持する係数Cdecと、遅延器268の出力信号とが入力されて、減算処理を行う。
The
スイッチ262が切り替えて出力する信号は遅延器268に出力される。遅延器268の出力信号は、比較器264と、減算器266と、加算器270に入力される。比較器264は、乗算器260の出力信号(X1)と、遅延器268の出力信号(X2)とが入力されて、その比較を行う。比較器264の比較結果である出力信号は、スイッチ262に入力される。
A signal output by switching by the
加算器270は、遅延器268の出力信号と、係数レジスタ(低速用)256が保持する係数a2、b2、c2とが入力されて加算処理を行う。加算器270の出力信号は、非線形応答器252に入力される。
The
(第3の実施形態の動作)
後段の自動利得制御応答の非線形応答器の係数は、前段の自動利得制御電圧の微分値の絶対値によって、低速時の係数(a2、b2、c2)を最小値とし、高速時の係数(a1、b1、c1)を最大値としてこの間で可変される。また、第1の実施形態から第2の実施形態への改善のように、前段の応答状態が急速に収束して後段の応答が収束していないにもかかわらず、応答速度が遅くなってしまうようなことを避けるために、高速応答から低速応答に変わるときの応答速度の変化を滑らかにする処置を行う。本実施形態では、高速係数と前段の応答状態を乗じた値とその1サンプル前の値を比較し、1サンプル前の値より小さくなっているときには1サンプル前の値に対してCdecを減じた値を非線形応答器の係数を制御する制御値として更新することで実現している。
(Operation of Third Embodiment)
The coefficient of the non-linear responder of the automatic gain control response in the subsequent stage is determined by setting the coefficient (a2, b2, c2) at the low speed to the minimum value and the coefficient at the high speed (a1) according to the absolute value of the differential value of the automatic gain control voltage in the previous stage. , B1, and c1) are set to the maximum values and are varied between them. In addition, as in the improvement from the first embodiment to the second embodiment, the response speed of the preceding stage is rapidly converged and the response speed of the latter stage is not converged, but the response speed becomes slow. In order to avoid such a situation, a process of smoothing a change in response speed when changing from a high-speed response to a low-speed response is performed. In this embodiment, the value obtained by multiplying the high-speed coefficient and the response state of the previous stage is compared with the value one sample before, and when the value is smaller than the value one sample before, Cdec is subtracted from the value one sample before. This is realized by updating the value as a control value for controlling the coefficient of the nonlinear responder.
(第3の実施形態の効果)
本実施形態の構成では、図10に示したように後段がディジタル処理の場合、前段の情報を得るためにAD変換器130が必要になるが、一般的な受信機では受信信号レベルを知るためにアナログ自動利得制御の制御電圧のためのAD変換器が備えられていることから、アナログ部の自動利得制御電圧をディジタル変換した後に、ディジタル部で微分し、絶対値を求めることで特別なインタフェースの増加は避けられる。
(Effect of the third embodiment)
In the configuration of this embodiment, when the subsequent stage is digital processing as shown in FIG. 10, the
<第4の実施形態>
図12に本発明の第4の実施形態にかかる自動利得制御装置を用いた受信機を示す。
<Fourth Embodiment>
FIG. 12 shows a receiver using an automatic gain control apparatus according to the fourth embodiment of the present invention.
(第4の実施形態の構成)
図12は、本実施形態にかかる自動利得制御装置40を示す説明図である。なお、本実施形態は上記第1〜第3の実施形態の応用であるため、図12において、上記第1〜第3の実施形態と実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
(Configuration of Fourth Embodiment)
FIG. 12 is an explanatory diagram showing an automatic
本実施形態では、複数の目的信号を同時に処理する構成となっており、同一のアナログ部に複数のディジタル部が並列に接続され、各ディジタル部は異なる周波数の信号を処理する。 In this embodiment, a plurality of target signals are processed at the same time. A plurality of digital units are connected in parallel to the same analog unit, and each digital unit processes signals of different frequencies.
図12に示した一例では、アナログフロントエンド100’は、第1の実施形態の構成(図1)のアナログフロントエンド100から、応答速度制御信号生成部123(微分回路124、基準値レジスタ(REF3)126、および演算回路128からなる)を除外した構成とする。そして、応答速度制御信号生成部123を各ディジタルフロントエンド200−1、200−2、200−3で共有して用いる場合を示している。ここで、各ディジタルフロントエンド200−1、200−2、200−3は、第1の実施形態におけるディジタルフロントエンド200と同様の構成である。すなわち、本実施形態にかかる自動利得制御装置40において、ディジタルフロントエンドが1つの場合には、第1の実施形態にかかる自動利得制御装置10の構成(図1)と同様の構成となる。
In the example shown in FIG. 12, the analog
なお、図12に示した構成は一例に過ぎず、第2の実施形態の構成(図4)または第3の実施形態の構成(図10)に基づいて、上記と同様に同一のアナログ部に複数のディジタル部が並列に接続される構成を採用することも可能である。また、ディジタル部の数についても、図12では3つの場合を示しているが、これに限定されるものではなく、2つでもよく、また4つ以上であってもよい。 Note that the configuration shown in FIG. 12 is merely an example, and based on the configuration of the second embodiment (FIG. 4) or the configuration of the third embodiment (FIG. 10) It is also possible to employ a configuration in which a plurality of digital units are connected in parallel. Also, with respect to the number of digital parts, FIG. 12 shows three cases, but the number of digital parts is not limited to this, and may be two, or may be four or more.
(第4の実施形態の効果)
以上説明したように、本実施形態によれば、後段の自動利得制御部に高速な応答が要求されるのは前段の自動利得制御部で高速な応答が生じているときだけであるので、上記第1〜第3の実施形態で説明した自動利得制御装置では、前段の自動利得制御部の応答状態に応じて後段の自動利得制御部の応答特性を切り替えるので、簡単な処理で入力信号変動に対する高速な追従性と、妨害と雑音が良いときの目的信号品位を両立することができる。
(Effect of the fourth embodiment)
As described above, according to the present embodiment, a high-speed response is required for the subsequent automatic gain control unit only when a high-speed response is generated in the previous automatic gain control unit. In the automatic gain control apparatus described in the first to third embodiments, the response characteristic of the subsequent automatic gain control unit is switched according to the response state of the previous automatic gain control unit. It is possible to achieve both high-speed tracking and target signal quality when interference and noise are good.
また、特開2004−274210号公報(特許文献3)の自動利得制御装置では、入力と出力の信号伝達遅延が大きいと入力側可変利得増幅器の利得制御の制御速度が遅くなることで、入力変動に対する途中での飽和やS/N不足が生じやすくなるが、本実施形態にかかる自動利得制御装置では、フィルタ等の大きな遅延要素前と後ろとで2段、ないしは多段に分けることが出来るので、自動利得制御ループ内の遅延が小さく、高速な応答が可能になる。 In the automatic gain control device disclosed in Japanese Patent Application Laid-Open No. 2004-274210 (Patent Document 3), if the signal transmission delay between the input and the output is large, the control speed of the gain control of the input side variable gain amplifier is slowed down. However, in the automatic gain control device according to this embodiment, it can be divided into two stages or multiple stages before and after a large delay element such as a filter. The delay in the automatic gain control loop is small, and a high-speed response is possible.
以上、添付図面を参照しながら本発明にかかる自動利得制御装置の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 The preferred embodiment of the automatic gain control device according to the present invention has been described above with reference to the accompanying drawings, but the present invention is not limited to such an example. It is obvious for those skilled in the art that various modifications or modifications can be conceived within the scope of the technical idea described in the claims, and these are naturally within the technical scope of the present invention. It is understood that it belongs.
例えば、上記実施形態では、自動利得制御部の応答速度を制御するための応答器として、非線形応答器を例に挙げて説明したが、本発明の応答器は非線形のものに限定されず線形のものであってもよい。 For example, in the above embodiment, the non-linear responder has been described as an example of the responder for controlling the response speed of the automatic gain control unit. However, the responder of the present invention is not limited to the non-linear one but is linear. It may be a thing.
本発明は、出力信号より広帯域の信号を入力して処理する自動利得制御装置に利用可能である。 The present invention can be used in an automatic gain control apparatus that inputs and processes a signal having a wider bandwidth than the output signal.
10、20、30、40 自動利得制御装置
100 アナログフロントエンド
102 RF/IF端子
104 バンドパスフィルタ
106 AGCアンプ
108 アンチエリアシングフィルタ(AAF)
110 AD変換器(ADC)
111 AGC制御部
112 検波器
114 基準値レジスタ
116 減算器
118 非線形応答器
120 減算器
122 遅延器
123 応答速度制御信号生成部
124 微分回路
126 基準値レジスタ
128 演算回路
130 AD変換器
200 ディジタルフロントエンド
210 直交変換器
212 I側AGCアンプ
214 Q側AGCアンプ
220 全複素ミキサ
230 AGC制御部
232 検波器
234 基準値レジスタ
236 減算器
238 非線形応答器
240 非線形応答器
242 スイッチ
244 リミッター
246 減算器
248 遅延器
252 非線形応答器
254 係数レジスタ(高速用)
256 係数レジスタ(低速用)
258 係数レジスタ
260 乗算器
262 スイッチ
264 比較器
266 減算器
268 遅延器
270 加算器
10, 20, 30, 40 Automatic
110 AD converter (ADC)
111
256 coefficient register (for low speed)
258
Claims (10)
目的信号帯域を含む広帯域の入力信号を一定の振幅範囲内に制御する第1の自動利得制御部を備えた第1の信号処理部と、
前記第1の信号処理部の出力から目的信号を抽出する第2の信号処理部と、
前記第2の信号処理部の出力を一定の振幅にして出力する第2の自動利得制御部と、
前記第1の自動利得制御部の応答状態に応じて前記第2の自動利得制御部の応答速度を制御するための応答速度制御信号を生成する応答速度制御信号生成部と、
を備えたことを特徴とする、自動利得制御装置。 In an automatic gain control apparatus that inputs and processes a signal having a wider bandwidth than the output signal,
A first signal processing unit including a first automatic gain control unit that controls a wide-band input signal including a target signal band within a certain amplitude range;
A second signal processing unit for extracting a target signal from the output of the first signal processing unit;
A second automatic gain control unit that outputs the second signal processing unit with a constant amplitude, and
A response speed control signal generating unit that generates a response speed control signal for controlling a response speed of the second automatic gain control unit according to a response state of the first automatic gain control unit;
An automatic gain control device comprising:
前記第1の自動利得制御部の出力である自動利得制御電圧の微分値の絶対値と所定の基準値との差が所定値を越えたとき、前記第1の自動利得制御部の変動が大きいと判断し、前記第2の自動利得制御部の応答速度を速くするための応答速度制御信号を生成することを特徴とする、請求項1に記載の自動利得制御装置。 The response speed control signal generator is
When the difference between the absolute value of the differential value of the automatic gain control voltage, which is the output of the first automatic gain control unit, and a predetermined reference value exceeds a predetermined value, the fluctuation of the first automatic gain control unit is large. The automatic gain control apparatus according to claim 1, wherein a response speed control signal for increasing the response speed of the second automatic gain control unit is generated.
前記第2の自動利得制御部の応答速度を高速にするための第1の応答器と、
前記第2の自動利得制御部の応答速度を低速にするための第2の応答器と、
前記応答速度制御信号に応じて前記第1、第2の応答器を切り替えるスイッチと、
を備えたことを特徴とする、請求項1または2に記載の自動利得制御装置。 The second automatic gain controller is
A first responder for increasing the response speed of the second automatic gain control unit;
A second responder for lowering a response speed of the second automatic gain control unit;
A switch for switching the first and second responders in response to the response speed control signal;
The automatic gain control device according to claim 1 or 2, further comprising:
前記第2の自動利得制御部の応答速度を制御するための応答器と、
前記応答器で用いられる高速用係数を保持する高速用係数レジスタと、
前記応答器で用いられる低速用係数を保持する低速用係数レジスタと、
を備えたことを特徴とする、請求項1または2に記載の自動利得制御装置。 The second automatic gain controller is
A responder for controlling a response speed of the second automatic gain control unit;
A high-speed coefficient register for holding a high-speed coefficient used in the responder;
A low-speed coefficient register for holding a low-speed coefficient used in the responder;
The automatic gain control device according to claim 1 or 2, further comprising:
前記第1の自動利得制御部の応答状態に応じて、応答速度を連続的に変化させることを特徴とする、請求項1または2に記載の自動利得制御装置。 The second automatic gain controller is
The automatic gain control device according to claim 1 or 2, wherein a response speed is continuously changed according to a response state of the first automatic gain control unit.
目的信号帯域を含む広帯域の入力信号を一定の振幅範囲内に制御する第1の自動利得制御部を備えた第1の信号処理部と、
前記第1の信号処理部の出力から目的信号を抽出する複数の第2の信号処理部と、
前記各第2の信号処理部に対応して設けられ、前記第2の信号処理部の出力を一定の振幅にして出力する第2の自動利得制御部と、
前記第1の自動利得制御部の応答状態に応じて前記各第2の自動利得制御部の応答速度を制御するための応答速度制御信号を生成する応答速度制御信号生成部と、
を備えたことを特徴とする、自動利得制御装置。 In an automatic gain control apparatus that inputs and processes a signal having a wider bandwidth than the output signal,
A first signal processing unit including a first automatic gain control unit that controls a wide-band input signal including a target signal band within a certain amplitude range;
A plurality of second signal processing units for extracting a target signal from the output of the first signal processing unit;
A second automatic gain control unit provided corresponding to each of the second signal processing units and outputting the output of the second signal processing unit with a constant amplitude;
A response speed control signal generator for generating a response speed control signal for controlling the response speed of each of the second automatic gain controllers according to the response state of the first automatic gain controller;
An automatic gain control device comprising:
前記第1の自動利得制御部の出力である自動利得制御電圧の微分値の絶対値と所定の基準値との差が所定値を越えたとき、前記第1の自動利得制御部の変動が大きいと判断し、前記第2の自動利得制御部の応答速度を速くするための応答速度制御信号を生成することを特徴とする、請求項6に記載の自動利得制御装置。 The response speed control signal generator is
When the difference between the absolute value of the differential value of the automatic gain control voltage, which is the output of the first automatic gain control unit, and a predetermined reference value exceeds a predetermined value, the fluctuation of the first automatic gain control unit is large. The automatic gain control apparatus according to claim 6, wherein a response speed control signal for increasing the response speed of the second automatic gain control unit is generated.
前記第2の自動利得制御部の応答速度を高速にするための第1の応答器と、
前記第2の自動利得制御部の応答速度を低速にするための第2の応答器と、
前記応答速度制御信号に応じて前記第1、第2の応答器を切り替えるスイッチと、
を備えたことを特徴とする、請求項6または7に記載の自動利得制御装置。 Each of the second automatic gain controllers is
A first responder for increasing the response speed of the second automatic gain control unit;
A second responder for lowering a response speed of the second automatic gain control unit;
A switch for switching the first and second responders in response to the response speed control signal;
The automatic gain control device according to claim 6 or 7, further comprising:
前記第2の自動利得制御部の応答速度を制御するための応答器と、
前記応答器で用いられる高速用係数を保持する高速用係数レジスタと、
前記応答器で用いられる低速用係数を保持する低速用係数レジスタと、
を備えたことを特徴とする、請求項6または7に記載の自動利得制御装置。 Each of the second automatic gain controllers is
A responder for controlling a response speed of the second automatic gain control unit;
A high-speed coefficient register for holding a high-speed coefficient used in the responder;
A low-speed coefficient register for holding a low-speed coefficient used in the responder;
The automatic gain control device according to claim 6 or 7, further comprising:
前記第1の自動利得制御部の応答状態に応じて、応答速度を連続的に変化させることを特徴とする、請求項6または7に記載の自動利得制御装置。 Each of the second automatic gain controllers is
8. The automatic gain control apparatus according to claim 6, wherein a response speed is continuously changed according to a response state of the first automatic gain control unit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006243250A JP4898360B2 (en) | 2005-11-16 | 2006-09-07 | Automatic gain controller |
KR1020060111098A KR100805454B1 (en) | 2005-11-16 | 2006-11-10 | Automatic Gain Control |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005362459 | 2005-11-16 | ||
JP2005362459 | 2005-11-16 | ||
JP2006243250A JP4898360B2 (en) | 2005-11-16 | 2006-09-07 | Automatic gain controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007166588A true JP2007166588A (en) | 2007-06-28 |
JP4898360B2 JP4898360B2 (en) | 2012-03-14 |
Family
ID=38248915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006243250A Expired - Fee Related JP4898360B2 (en) | 2005-11-16 | 2006-09-07 | Automatic gain controller |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4898360B2 (en) |
KR (1) | KR100805454B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101225678B1 (en) * | 2012-09-17 | 2013-01-24 | (주)알고코리아 | Auto-steering directional hearing aid and method of operation thereof |
KR101419343B1 (en) * | 2013-01-25 | 2014-07-15 | (주)에프씨아이 | Automatic Gain Controller and Method for Controlling the Same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59128806A (en) * | 1983-01-13 | 1984-07-25 | Oki Electric Ind Co Ltd | Agc circuit |
JPH0851329A (en) * | 1994-08-09 | 1996-02-20 | Fujitsu Ltd | Agc circuit |
JPH10247856A (en) * | 1997-02-03 | 1998-09-14 | Ford Motor Co | Radio receiver with under-path detector |
JPH10303665A (en) * | 1997-04-30 | 1998-11-13 | Matsushita Electric Ind Co Ltd | Automatic gain control circuit |
JPH11274949A (en) * | 1998-03-25 | 1999-10-08 | Fujitsu Ltd | Transmission output stabilizing device |
JP2000059158A (en) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | Automatic digital gain control method and device and radio communication equipment provided with automatic gain control function |
JP2004072644A (en) * | 2002-08-09 | 2004-03-04 | Sony Corp | Reception circuit and radio communication equipment using the same |
JP2006517770A (en) * | 2003-02-01 | 2006-07-27 | クゥアルコム・インコーポレイテッド | Method and apparatus for automatic gain control of multicarrier signals in a communication receiver |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3086060B2 (en) * | 1992-05-26 | 2000-09-11 | アイコム株式会社 | AGC circuit |
JP3240458B2 (en) * | 1995-08-24 | 2001-12-17 | 株式会社ケンウッド | Automatic gain control device |
JP4163531B2 (en) * | 2003-03-06 | 2008-10-08 | 三星電子株式会社 | Automatic gain controller |
JP2005192060A (en) | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Automatic gain control apparatus |
-
2006
- 2006-09-07 JP JP2006243250A patent/JP4898360B2/en not_active Expired - Fee Related
- 2006-11-10 KR KR1020060111098A patent/KR100805454B1/en not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59128806A (en) * | 1983-01-13 | 1984-07-25 | Oki Electric Ind Co Ltd | Agc circuit |
JPH0851329A (en) * | 1994-08-09 | 1996-02-20 | Fujitsu Ltd | Agc circuit |
JPH10247856A (en) * | 1997-02-03 | 1998-09-14 | Ford Motor Co | Radio receiver with under-path detector |
JPH10303665A (en) * | 1997-04-30 | 1998-11-13 | Matsushita Electric Ind Co Ltd | Automatic gain control circuit |
JPH11274949A (en) * | 1998-03-25 | 1999-10-08 | Fujitsu Ltd | Transmission output stabilizing device |
JP2000059158A (en) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | Automatic digital gain control method and device and radio communication equipment provided with automatic gain control function |
JP2004072644A (en) * | 2002-08-09 | 2004-03-04 | Sony Corp | Reception circuit and radio communication equipment using the same |
JP2006517770A (en) * | 2003-02-01 | 2006-07-27 | クゥアルコム・インコーポレイテッド | Method and apparatus for automatic gain control of multicarrier signals in a communication receiver |
Also Published As
Publication number | Publication date |
---|---|
KR100805454B1 (en) | 2008-02-20 |
JP4898360B2 (en) | 2012-03-14 |
KR20070052200A (en) | 2007-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2207264B1 (en) | Analogue to digital converting | |
US6904274B2 (en) | System and method for inverting automatic gain control (AGC) and soft limiting | |
JP4016206B2 (en) | Audio signal processing apparatus and audio signal processing method | |
JP5433327B2 (en) | Peak factor reduction device and base station | |
JP2671595B2 (en) | Demodulator | |
KR102260034B1 (en) | Multi-path analog front end with adaptive path | |
JP2007329766A (en) | Distortion compensating device and amplifying device, and transmission device | |
CN109787656B (en) | Automatic gain control device for OFDM power line communication | |
KR20190039552A (en) | Multipath ground splitting based on input signal fidelity and output requirements | |
US9991906B2 (en) | System and method for low-power digital signal processing | |
US20110150237A1 (en) | Signal processing device and signal processing method | |
JP5681531B2 (en) | Automatic gain control device and automatic gain control method | |
JP4898360B2 (en) | Automatic gain controller | |
JP4847838B2 (en) | Transmitter | |
JP2007274396A (en) | Optical transmission system | |
TWI451699B (en) | Signal processing circuit capable of selectively adjusting gain factor of sample-and-hold circuit and signal processing method thereof | |
JP4288458B2 (en) | Amplitude limiting circuit and CDMA communication apparatus | |
US7889810B2 (en) | Method and apparatus for a nonlinear feedback control system | |
CN109525264B (en) | Adaptive signal compressor for AM radio | |
US8687471B2 (en) | Method and apparatus for offset and gain correction | |
KR101887824B1 (en) | Analog to digital converting device and microphone including the same | |
JP2011171963A (en) | Communication equipment | |
JP2005236715A (en) | Distortion compensating circuit | |
KR100625238B1 (en) | Apparatus for automatically controlling gain in orthogonal frequency division multiple access system | |
JP2006013998A (en) | Automatic gain controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090706 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090707 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |