KR20070049745A - Wafer for inspecting defects and method of inspecting defects using the same - Google Patents

Wafer for inspecting defects and method of inspecting defects using the same Download PDF

Info

Publication number
KR20070049745A
KR20070049745A KR1020050106844A KR20050106844A KR20070049745A KR 20070049745 A KR20070049745 A KR 20070049745A KR 1020050106844 A KR1020050106844 A KR 1020050106844A KR 20050106844 A KR20050106844 A KR 20050106844A KR 20070049745 A KR20070049745 A KR 20070049745A
Authority
KR
South Korea
Prior art keywords
wafer
defect
light
back side
defects
Prior art date
Application number
KR1020050106844A
Other languages
Korean (ko)
Inventor
이영철
박환식
김진성
윤주병
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050106844A priority Critical patent/KR20070049745A/en
Publication of KR20070049745A publication Critical patent/KR20070049745A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8861—Determining coordinates of flaws
    • G01N2021/8864—Mapping zones of defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼의 뒷면에 존재하는 결함의 위치를 검출 할 수 있는 결함 검사용 웨이퍼 및 이를 이용한 웨이퍼 결함 검출 방법에 있어서는, 웨이퍼의 전면에 패턴 및 막을 형성하는 공정시 상기 웨이퍼의 뒷면에 발생되는 결함의 위치를 검출하기 위해 뒷면에 얼라인 패턴이 형성된 상기 웨이퍼의 측면을 파지한다. 광을 이용하여 상기 웨이퍼의 뒷면을 스캐닝한다. 상기 스캐닝의 결과를 이용하여 상기 웨이퍼의 뒷면에 존재하는 결함을 각각 검출한다. 상기 웨이퍼의 뒷면에 존재하는 결함의 위치를 상기 얼라인 패턴을 이용하여 매핑함으로써 상기 웨이퍼 뒷면에 존재하는 결함의 위치, 결함의 종류를 정확하게 검출할 수 있다. In the defect inspection wafer which can detect the position of the defect which exists in the back side of a wafer, and the wafer defect detection method using the same, the position of the defect which generate | occur | produces in the back side of the said wafer in the process of forming a pattern and a film in the front side of a wafer The side surface of the wafer is gripped to form an alignment pattern on the back side for detection. The back side of the wafer is scanned using light. The defects present on the back side of the wafer are detected using the scanning results. By mapping the positions of the defects on the back side of the wafer using the alignment pattern, the positions of the defects and the types of the defects on the back side of the wafer can be accurately detected.

Description

결함 검사용 웨이퍼 및 이를 이용한 결함 검출 방법{WAFER FOR INSPECTING DEFECTS AND METHOD OF INSPECTING DEFECTS USING THE SAME}Wafer for defect inspection and defect detection method using same {{WAFER FOR INSPECTING DEFECTS AND METHOD OF INSPECTING DEFECTS USING THE SAME}

도 1은 본 발명의 일 실시예에 따른 결함 검사용 웨이퍼의 뒷면을 나타내는 평면도이다.1 is a plan view showing a rear surface of a defect inspection wafer according to an embodiment of the present invention.

도 2는 도 1에 도시된 결함 검사용 웨이퍼에 존재하는 결함을 검출하기 위한 장치를 나타내는 개략적인 구성도이다.FIG. 2 is a schematic block diagram showing an apparatus for detecting a defect present in the defect inspection wafer shown in FIG.

도 3은 도 2에 도시된 웨이퍼 결함 검출 장치를 이용하여 결함을 검출하기 위한 웨이퍼 결함 검출 방법을 설명하기 위한 흐름도이다.3 is a flowchart illustrating a wafer defect detection method for detecting defects using the wafer defect detection apparatus shown in FIG. 2.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 파지수단 120 : 광원부110: holding means 120: light source

130 : 결함 검출부 132 : 수광 유닛130: defect detection unit 132: light receiving unit

134 : 판단 유닛 160 : 구동부134: judgment unit 160: drive unit

170 : 매핑부 180 : 표시부170: mapping unit 180: display unit

190 : 결함 검사용 웨이퍼 192 : 얼라인 패턴190: wafer for defect inspection 192: alignment pattern

본 발명은 결함을 검출하기 위한 결함 검출용 웨이퍼 및 웨이퍼 결함 검출 방법에 관한 것으로, 보다 상세하게는 웨이퍼의 뒷면에 존재하는 결함을 위치별로 정 검출하기 위한 결함 검출용 웨이퍼 및 이를 이용한 웨이퍼 결함 검출 방법에 관한 것이다.The present invention relates to a wafer for detecting defects and a wafer defect detecting method for detecting defects, and more particularly, a wafer for detecting defects and a wafer defect detecting method using the same for detecting defects existing on a back surface of a wafer for each position. It is about.

일반적으로 반도체 장치는 반도체 웨이퍼으로 사용되는 실리콘웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a Fab process for forming an electrical circuit including electrical elements on a silicon wafer used as a semiconductor wafer, and an EDS (electrical) for inspecting electrical characteristics of the semiconductor devices formed in the fab process. die sorting) and a package assembly process for encapsulating and individualizing the semiconductor devices with an epoxy resin.

상기 팹 공정은 웨이퍼 상에 막을 형성하기 위한 증착 공정과, 상기 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴을 형성하기 위한 포토리소그래피 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 웨이퍼의 소정 영역에 특정 이온을 주입하기 위한 이온 주입 공정과, 웨이퍼 상의 불순물을 제거하기 위한 세정 공정과, 상기 막 또는 패턴이 형성된 웨이퍼의 표면을 검사하기 위한 검사 공정 등을 포함한다.The fab process includes a deposition process for forming a film on a wafer, a chemical mechanical polishing process for planarizing the film, a photolithography process for forming a photoresist pattern on the film, and the photoresist pattern using the photoresist pattern. An etching process for forming the film into a pattern having electrical characteristics, an ion implantation process for implanting specific ions into a predetermined region of the wafer, a cleaning process for removing impurities on the wafer, and a process for forming the film or pattern Inspection process for inspecting the surface;

상기 반도체 웨이퍼 상에 잔류하는 이물질이나 패턴의 불량 등과 같은 반도체 웨이퍼의 결함은 반도체 장치의 고집적화에 따라 반도체 장치의 신뢰도 및 생산성을 저하시키는 중요한 요인으로 인식되고 있다. 그러므로 상기 결함을 검출하기 위한 검사 공정의 중요성이 더욱 부각되고 있다.Defects of semiconductor wafers, such as foreign matters remaining on the semiconductor wafer, defects in patterns, and the like, are recognized as an important factor for lowering reliability and productivity of semiconductor devices due to high integration of semiconductor devices. Therefore, the importance of the inspection process for detecting the defect is becoming more important.

상기 검사 공정은 일반적으로 패턴이 형성된 웨이퍼의 전면의 결함을 검사하는 것을 의미한다. 최근에는 상기 패턴이 형성되지 않은 웨이퍼의 뒷면에 대한 결함의 검사도 이루어지고 있다. 특히 로컬 포커스(local focus) 등과 같은 결함은 상기 웨이퍼의 뒷면의 결함에 의해 기인된다.The inspection process generally means inspection of defects on the entire surface of the patterned wafer. In recent years, inspection of defects on the back surface of the wafer on which the pattern is not formed has also been made. In particular, defects such as local focus and the like are caused by defects on the back side of the wafer.

상기 웨이퍼 전면에 발생되는 결함(Defect 또는 Particle)을 제어하기 위해서는 웨이퍼 결함 검출장비를 이용하여 상기 웨이퍼 전면을 검사(Inspection)한 후 리뷰(Review)장비(SEM 또는 SCOPE)를 이용하여 검출된 결함의 종류를 분류해야 한다. 즉, 결함을 모양이나 원인별로 분류를 해야지 반도체 제조공정에서 결함을 용이하게 제어할 수 있기 때문이다.In order to control the defect (Defect or Particle) generated on the front surface of the wafer to inspect the front surface of the wafer using a wafer defect detection equipment (Inspection) and then the review (SEM or SCOPE) of the detected defects You must classify the types. That is, it is necessary to classify defects by shape or cause so that the defects can be easily controlled in the semiconductor manufacturing process.

보통 SEM을 이용하여 결함을 리뷰할 경우에는 결함 검출장비에서 수득된 결함 지도(Defect Map)을 SEM에서 로딩하여 자동으로 결함의 위치를 찾음으로써 용이하게 결함을 리뷰하는 작업을 수행할 수 있다. 이는 웨이퍼 전면에 형성된 패턴들을 얼라인 패턴으로 이용함으로써 특정위치(수 nm이내)의 결함을 정확히 찾을 수 있기 때문이다.In general, when a defect is reviewed using an SEM, a defect map obtained from a defect detection device may be loaded from the SEM and the position of the defect may be automatically found to easily review the defect. This is because by using the patterns formed on the front surface of the wafer as alignment patterns, defects at a specific position (within a few nm) can be accurately found.

그러나, 웨이퍼 뒷면에 존재하는 결함을 상기 결함 검출장비를 이용하여 검출하더라도 상기 웨이퍼 뒷면에는 얼라인 패턴으로 이용할 패턴이 전혀 형성되어 있지 않기 때문에 검출된 결함에 대한 정확한 리뷰를 진행할 수 없는 문제점을 갖는다. 즉 상기 웨이퍼 뒷면에 존재하는 결함의 종류, 크기, 원인별로 구분하기 어려다.However, even if a defect existing on the back side of the wafer is detected using the defect detection apparatus, since no pattern to be used as an alignment pattern is formed on the back side of the wafer, there is a problem that an accurate review of the detected defect cannot be performed. That is, it is difficult to distinguish the type, size, and cause of defects existing on the back surface of the wafer.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 웨이퍼 뒷면에 존재하는 결함의 위치, 결함의 종류, 결함의 원인을 용이하게 구분할 수 있는 결함 검사용 웨이퍼를 제공하는데 있다.An object of the present invention for solving the above problems is to provide a defect inspection wafer that can easily distinguish the location of the defect, the type of defect, the cause of the defect present on the back surface of the wafer.

상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은 결함 검사용 웨이퍼를 이용한 상기 웨이퍼 결함 검사 방법을 제공하는데 있다.Another object of the present invention for solving the above problems is to provide a wafer defect inspection method using a defect inspection wafer.

상기 본 발명의 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 결함 검사용 웨이퍼는 상기 웨이퍼의 전면에 패턴을 형성하는 공정시 상기 웨이퍼의 뒷면에 존재하는 결함의 위치를 정밀하게 관찰 가능한 웨이퍼로써, 상기 웨이퍼의 뒷면에 얼라인 패턴이 형성되어 있는 것을 특징으로 한다.The defect inspection wafer according to a preferred embodiment of the present invention for achieving the object of the present invention is a wafer capable of precisely observing the position of the defect on the back of the wafer during the process of forming a pattern on the front of the wafer In this case, the alignment pattern is formed on the back side of the wafer.

본 실시예에서 상기 패턴은 상기 격자 형상을 갖는 것이 바람직하고, 상기 패턴은 포토레지스트 패턴을 이용한 식각 공정을 수행하여 형성할 수 있다. 또한, 상기 패턴은 레이저를 이용한 식각 공정을 수행하여 형성할 수 있다.In the present embodiment, the pattern preferably has the lattice shape, and the pattern may be formed by performing an etching process using a photoresist pattern. In addition, the pattern may be formed by performing an etching process using a laser.

상기 본 발명의 다른 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 웨이퍼 결함 검출 방법에 의하면, 상기 웨이퍼의 전면에 패턴을 형성하는 공정시 상기 웨이퍼의 뒷면에 발생되는 결함의 위치를 검출하기 위해 뒷면에 얼라인 패턴이 형성된 상기 웨이퍼의 측면을 파지한다. 광을 이용하여 상기 웨이퍼의 뒷면(back side)을 스캐닝한다. 상기 스캐닝의 결과를 이용하여 상기 웨이퍼의 뒷면에 존재하는 결함을 각각 검출한다. 상기 웨이퍼의 뒷면에 존재하는 결함의 위치를 상기 얼라인 패턴을 이용하여 매핑함으로써 상기 웨이퍼 뒷면에 존재하는 결함의 위 치, 결함의 종류를 정확하게 검출할 수 있다.According to a wafer defect detection method according to a preferred embodiment of the present invention for achieving another object of the present invention, detecting the position of a defect generated on the back side of the wafer during the process of forming a pattern on the front side of the wafer In order to hold the side of the wafer on which the alignment pattern is formed. Light is used to scan the back side of the wafer. The defects present on the back side of the wafer are detected using the scanning results. By mapping the positions of the defects on the back side of the wafer using the alignment pattern, the location of the defects and the types of the defects on the back side of the wafer can be accurately detected.

본 실시예어서 상기 스캐닝은 상기 웨이퍼가 이동 또는 광의 이동에 의해 수행되는 것을 특징으로 한다. 상기 웨이퍼를 스캐닝하는 광은 레이저 광 또는 램프 광이다. In the present embodiment, the scanning is characterized in that the wafer is performed by movement or movement of light. The light scanning the wafer is laser light or lamp light.

이와 같이 구성된 본 발명에 따른 결함 검출용 웨이퍼 및 이를 이용한 결함검출 방법은 상기 웨이퍼의 뒷면에 광을 조사하여 결함을 검출한 후 검출된 결함의 위치 및 종류를 상기 웨이퍼 뒷면에 형성된 얼라인 패턴을 이용하여 맵핑할 수 있다. 따라서 상기 웨이퍼의 뒷면에 존재하는 결함의 위치, 결함의 종류를 정확하게 구분할 수 있어 반도체 제조 공정의 생성되는 결함의 원인을 용이하게 제어할 수 있다. The defect detecting wafer and the defect detecting method using the same according to the present invention configured as described above use an alignment pattern formed on the back side of the wafer after detecting the defect by irradiating light on the back side of the wafer. Can be mapped. Therefore, the location of the defect and the kind of the defect existing on the back surface of the wafer can be accurately distinguished, and thus the cause of the defect generated in the semiconductor manufacturing process can be easily controlled.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 결함 검출용 웨이퍼 및 이를 이용한 웨이퍼 결함 검출 방법에 대해 상세히 설명한다.Hereinafter, a wafer for detecting a defect and a wafer defect detecting method using the same according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 결함 검출용 웨이퍼의 뒷면을 나타내는 평면도이다.1 is a plan view showing a back side of a defect detecting wafer according to an embodiment of the present invention.

도 1을 참조하면, 결함 검출용 웨이퍼(190)는 반도체 제조 공정에 사용되는 실리콘 기판으로써, 상기 웨이퍼의 전면에 막 또는 패턴을 형성하는 공정시 상기 웨이퍼의 뒷면에 발생되는 결함의 위치를 정확하게 검출하기 위한 얼라인 패턴(192)을 포함한다. 특히, 상기 얼라인 패턴(192)은 상기 웨이퍼의 뒷면에 형성된다. 상기 얼라인 패턴(192)은 SEM을 이용하여 상기 웨이퍼퍼 뒷면에 존재하는 결함을 재 관찰할 경우시 상기 결함의 해당 위치를 정확하게(수 nm이내로) 찾아내 결함 의 종류, 크기, 원인별로 구분할 수 있는 척도로 사용된다. Referring to FIG. 1, the defect detection wafer 190 is a silicon substrate used in a semiconductor manufacturing process, and accurately detects a position of a defect generated on a back surface of the wafer during a process of forming a film or a pattern on the front surface of the wafer. The alignment pattern 192 is included. In particular, the alignment pattern 192 is formed on the back side of the wafer. When the alignment pattern 192 is used to re-observe the defects on the back side of the wafer by using SEM, the corresponding position of the defects can be accurately found (within several nm) and classified according to the type, size, and cause of the defects. It is used as a measure.

상기 얼라인 패턴은 상기 격자 형상을 갖는 것이 바람직하다. 일 예로서, 얼라인 패턴은 상기 웨퍼의 뒷면에 포토레지스트 패턴을 형성한 후 포토레지스트 패턴을 식각 마스크로 이용하여 상기 웨이퍼를 식각함으로써 형성할 수 있다. 다른 예로서, 상기 얼라인 패턴은 상기 웨이퍼 뒷면을 레이저 빔을 이용하여 식각함으로써 형성할 수 있다.Preferably, the alignment pattern has the lattice shape. For example, the alignment pattern may be formed by forming a photoresist pattern on the back side of the wafer and then etching the wafer using the photoresist pattern as an etching mask. As another example, the alignment pattern may be formed by etching the back side of the wafer using a laser beam.

상기 얼라인 패턴이 형성된 웨이퍼를 반도체 제조공정에 적용할 경우 상기 웨이퍼의 뒷면에 존재하는 결함의 위치, 결함의 종류를 정확하게 구분할 수 있어 반도체 제조 공정의 생성되는 결함의 원인을 용이하게 제어할 수 있다.When the wafer on which the alignment pattern is formed is applied to a semiconductor manufacturing process, the locations of defects and the types of defects existing on the back surface of the wafer can be accurately distinguished, so that the cause of the defects generated in the semiconductor manufacturing process can be easily controlled. .

도 2는 도 1에 도시된 결함 검출용 웨이퍼에 존재하는 결함을 검출하기 위한 장치를 나타내는 개략적인 구성도이다.FIG. 2 is a schematic block diagram showing an apparatus for detecting a defect present in the defect detecting wafer shown in FIG.

도 2를 참조하면, 상기 웨이퍼 결함 검출 장치(100)는 파지 수단(110), 광원부(120), 결함 검출부(130), 구동부(160), 매핑부(170) 및 표시부(180)로 구성된다. Referring to FIG. 2, the wafer defect detection apparatus 100 includes a gripping means 110, a light source unit 120, a defect detection unit 130, a driving unit 160, a mapping unit 170, and a display unit 180. .

상기 파지 수단(110)은 상기 웨이퍼(190)의 측면 부위를 파지한다. 구체적으로 상기 파지 수단(110)은 상기 웨이퍼(190)의 측면과 전면 및 뒷면의 가장자리 약 1mm 정도를 감싸도록 고정한다. 상기 파지 수단(110)의 얼라인 패턴이 형성된 웨이퍼의 뒷면을 위로 향하고, 상기 웨이퍼의 전면이 아래를 향하도록 상기 웨이퍼(190)의 파지한다. 상기 파지 수단(110)으로는 클램프가 사용될 수 있다. 상기 파지 수단(110)에 의해 파지되는 웨이퍼(190)는 프리 얼라이너(미도시)에서 미리 정 렬될 수 있다. 상기 웨이퍼(190)는 도 1에 도시된 결함 검사용 웨이퍼로서 그 뒷면에 얼라인 패턴(미도시)이 형성되어 있다.The gripping means 110 gripping the side portions of the wafer 190. Specifically, the holding means 110 is fixed to surround about 1mm of the edge of the side and front and back of the wafer 190. The wafer 190 is gripped so that the rear surface of the wafer on which the alignment pattern of the gripping means 110 is formed is upward, and the front surface of the wafer is downward. A clamp may be used as the gripping means 110. The wafer 190 held by the gripping means 110 may be pre-aligned in a pre-aligner (not shown). The wafer 190 is a defect inspection wafer illustrated in FIG. 1, and an alignment pattern (not shown) is formed on a rear surface of the wafer 190.

상기 광원부(120)는 상기 웨이퍼(190)의 뒷면의 상부에 구비된다. 상기 광원부(120)는 상기 웨이퍼(190)의 뒷면으로 광을 조사한다. 상기 웨이퍼(190) 뒷면에 존재하는 미세한 결함을 검출하기 위해 상기 광원부(120)로는 레이저 또는 램프가 사용될 수 있다. 본 실시예의 광원부(120)로는 약 488nm 파장의 레이저 광을 방출할 수 있는 레이저를 사용하는 것이 바람직하다. 하지만, 상기 광원부(120)는 다른 파장 또는 다른 종류의 광을 방출할 수 있다. The light source unit 120 is provided on an upper side of the back surface of the wafer 190. The light source unit 120 irradiates light onto the back surface of the wafer 190. A laser or a lamp may be used as the light source unit 120 to detect minute defects existing on the back surface of the wafer 190. As the light source unit 120 of the present embodiment, it is preferable to use a laser capable of emitting laser light having a wavelength of about 488 nm. However, the light source unit 120 may emit different wavelengths or different kinds of light.

상기 광원부(120)는 상기 웨이퍼(190)의 뒷면으로부터 수직하게 구비되거나, 소정의 각도로 기울어지게 구비될 수 있다. 상기 광원부(120)는 상기 웨이퍼(190)의 전면으로부터 약 45 내지 90도 각도로 기울어지게 구비되는 것이 바람직하다. The light source unit 120 may be provided vertically from the rear surface of the wafer 190 or may be provided to be inclined at a predetermined angle. The light source unit 120 may be inclined at an angle of about 45 to 90 degrees from the front surface of the wafer 190.

상기 광원부(120)와 상기 웨이퍼(190)의 전면 사이에 광의 경로를 전환할 수 있는 경로 전환 부재가 더 구비될 수 있다. 상기 경로 전환 부재는 상기 웨이퍼(190) 전면에 대한 광의 입사각을 조절할 수도 있다.A path switching member may be further provided between the light source unit 120 and the front surface of the wafer 190 to switch the path of light. The path switching member may adjust an incident angle of light with respect to the entire surface of the wafer 190.

또한 상기 광원부(120)와 상기 웨이퍼(190)의 뒷면 사이에는 제1 편광 필터가 구비될 수 있다. 상기 제1 편광 필터는 1/2 파장 또는 1/4 파장용 플레이트 등과 같은 편광 플레이트를 포함한다. 상기 제1 편광 필터는 상기 광원부(120)로부터 방출된 광을 P 편광, S 편광, C(circular polarization) 편광 또는 이들이 조합된 편광으로 변환하는 역할을 갖는다.In addition, a first polarization filter may be provided between the light source unit 120 and the back surface of the wafer 190. The first polarizing filter includes a polarizing plate such as a plate for half wavelength or quarter wavelength. The first polarizing filter has a role of converting light emitted from the light source unit 120 into P-polarized light, S-polarized light, C (circular polarization) polarized light, or a combination thereof.

상기 결함 검출부(130)는 상기 웨이퍼(190)의 뒷면의 상부에 구비되며, 상기 광의 반사광을 수광하여 상기 웨이퍼(190)의 뒷면에 존재하는 결함을 검출한다. 상기 결함 검출부(130)는 수광 유닛(132) 및 판단 유닛(134)으로 구성된다.The defect detector 130 is provided on an upper side of the rear surface of the wafer 190 and receives the reflected light of the light to detect a defect present on the rear surface of the wafer 190. The defect detector 130 includes a light receiving unit 132 and a determination unit 134.

상기 웨이퍼(190)의 뒷면으로 조사된 광은 입사된 각과 동일한 각도로 반사되거나, 입사각과 상이한 각도로 산란된다. 이때, 상기 수광 유닛(132)은 상기 웨이퍼(190)의 뒷면으로부터 반사되는 광 또는 산란된 광을 수집하여 상기 판단 유닛(134)으로 전달한다. 상기 수광 유닛(132)의 예로서는 광전 증배관(photo multiplier tube; PMT), 증폭기, A/D 컨버터(analog/digital convertor) 등을 들 수 있다.The light irradiated to the backside of the wafer 190 is reflected at the same angle as the incident angle or scattered at an angle different from the incident angle. In this case, the light receiving unit 132 collects the light reflected from the backside of the wafer 190 or scattered light and transmits the light to the determination unit 134. Examples of the light receiving unit 132 include a photo multiplier tube (PMT), an amplifier, an analog / digital converter, and the like.

구체적으로 상기 광전 증배관(photo multiplier tube; PMT)은 상기 웨이퍼(190)의 뒷면으로부터 반사된 광 또는 산란된 광을 수집하여 이를 전류로 변환한다. 상기 증폭기는 전류를 변환된 광 신호를 증폭한다. 상기 A/D 컨버터는 광 신호를 디지털 신호로 변환한다. In detail, the photo multiplier tube (PMT) collects light or scattered light reflected from the back side of the wafer 190 and converts the light into current. The amplifier amplifies the current converted optical signal. The A / D converter converts an optical signal into a digital signal.

상기 수광 유닛(132)은 상기 웨이퍼(190)의 뒷면으로부터 반사된 광 또는 산란된 광을 수집하기 적당한 위치에 구비된다. 본 발명의 일 실시예에 따르면, 상기 수광 유닛(132)은 상기 웨이퍼(190)의 뒷면을 기준으로 상기 광원부(120)에 반대되는 위치에 구비된다. 본 발명의 다른 실시예에 따르면, 상기 제1 광원부(120)의 둘레를 따라서 복수 개가 구비된다. The light receiving unit 132 is provided at a suitable position to collect light reflected or scattered light from the backside of the wafer 190. According to an embodiment of the present invention, the light receiving unit 132 is provided at a position opposite to the light source unit 120 based on the back surface of the wafer 190. According to another embodiment of the present invention, a plurality of dogs are provided along the circumference of the first light source unit 120.

본 발명의 일 실시예에 따르면, 상기 수광 유닛(132)은 상기 웨이퍼(190)의 뒷면으로부터 상방으로 약 30 내지 60도 내에서 구비되고, 상기 웨이퍼(190)의 뒷면으로 입사되는 광의 입사방향을 기준으로 좌우로 약 10 내지 70도 내에서 구비된 다.According to one embodiment of the present invention, the light receiving unit 132 is provided within about 30 to 60 degrees upward from the back surface of the wafer 190, and the incident direction of light incident on the back surface of the wafer 190 is provided. It is provided within about 10 to 70 degrees to the left and right as a reference.

상기 웨이퍼(190)의 뒷면으로부터 산란된 광이나 반사된 광 어느 것을 이용하든지 상기 웨이퍼(190) 뒷면의 결함 여부를 판별할 수 있다. 예를 들어, 상기 얼라인 패턴이 형성된 웨이퍼(190)의 영역들 중 결함이 없는 영역에서는 입사각과 동일한 각도로 광이 반사된다. 하지만, 상기 웨이퍼(190)의 뒷면의 영역들 중 결함이 있는 영역에서는 입사각과 상이한 각도로 광이 산란된다. 거의 모든 광이 입사각과 동일한 각도로 반사될 경우 해당 영역에 결함이 없는 것으로 예측할 수 있으며, 산란되는 광이 일정 수준이상 검출될 경우 해당 영역에 결함이 있는 것으로 예측할 수 있다. 따라서 산란된 광이나 반사된 광 어느 것을 이용하든지 결함 여부를 확인할 수 있다. 산란된 광과 반사된 광 중 어느 것을 이용할 지는 당업자가 용이하게 선택할 수 있을 것이며, 바람직하게는 산란된 광이나 반사된 광 모두 이용한다. 여기서, 상기 영역은 상기 웨이퍼 뒷면에 형성된 얼라인 패턴에 의해 정의된다.Whether the light scattered from the back surface of the wafer 190 or the reflected light is used, it is possible to determine whether the back surface of the wafer 190 is defective. For example, light is reflected at an angle equal to an incident angle in regions without defects among regions of the wafer 190 on which the alignment pattern is formed. However, light is scattered at an angle different from the incident angle in the defective area among the areas on the back surface of the wafer 190. If almost all light is reflected at the same angle as the incident angle, it can be predicted that there is no defect in the corresponding area, and when scattered light is detected at a predetermined level or more, it can be predicted that the area is defective. Therefore, whether scattered light or reflected light is used, it is possible to check whether there is a defect. It will be readily apparent to those skilled in the art whether to use either scattered light or reflected light, preferably both scattered light and reflected light are used. Here, the region is defined by an alignment pattern formed on the back surface of the wafer.

본 발명의 일 실시예에 따르면, 상기 수광 유닛(132)과 상기 웨이퍼(190)의 전면 사이에는 다크 필드(미도시)가 구비될 수 있다. 상기 다크 필드는 투명 아크릴이나 유리에 투과성막을 코팅하여 형성되며, 필터와 유사한 역할을 한다. 상기 다크 필드는 광의 산란광 또는 반사광의 발생 부위만이 밝은 점(bright spot)으로 보이게 되므로, 결함 검출에 대한 감도(sensitivity)를 향상시킬 수 있다.According to an embodiment of the present invention, a dark field (not shown) may be provided between the light receiving unit 132 and the front surface of the wafer 190. The dark field is formed by coating a permeable membrane on transparent acrylic or glass, and plays a role similar to a filter. In the dark field, only a portion where scattered light or reflected light of light is seen as a bright spot may improve sensitivity to defect detection.

본 발명의 다른 일 실시예에 따르면, 상기 수광 유닛(132)과 상기 웨이퍼(190)의 전면 사이에는 제2 편광 필터가 구비될 수 있다. 상기 제2 편광 필터는 1/2 파장 또는 1/4 파장용 플레이트 등과 같은 편광 플레이트를 포함한다. 상기 제 2 편광 필터는 상기 웨이퍼(190)의 전면으로부터 반사 또는 산란된 광을 P 편광, S 편광, C 편광 또는 이들의 조합으로 변환하여 상기 수광 유닛(132)에 전달한다. According to another embodiment of the present invention, a second polarization filter may be provided between the light receiving unit 132 and the front surface of the wafer 190. The second polarizing filter includes a polarizing plate such as a plate for half wavelength or quarter wavelength. The second polarization filter converts the light reflected or scattered from the front surface of the wafer 190 into P-polarized light, S-polarized light, C-polarized light, or a combination thereof and transmits the light to the light receiving unit 132.

상기 판단 유닛(134)은 상기 수광 유닛(132)으로부터 전달되는 디지털 신호를 이용하여 결함을 판단한다. 상기 판단 유닛(134)은 여러 가지 특성 파라미터를 이용하여 결함을 검출한다. The determination unit 134 determines a defect using the digital signal transmitted from the light receiving unit 132. The determination unit 134 detects a defect using various characteristic parameters.

상기 구동부(160)는 제1 구동부(162) 및 제2 구동부(164)를 포함한다. 상기 제1 구동부(162)는 상기 파지 수단(110)과 연결되며, 상기 파지 수단(110)에 파지된 웨이퍼(190)를 포함하는 평면에 대해 X축 및 Y축 방향으로 상기 파지 수단(110)을 이동시킨다. 상기 구동부(162)에 의해 상기 웨이퍼(190)가 X축 및 Y축 방향으로 이동되므로, 상기 광에 의해 상기 웨이퍼(190)의 뒷면이 스캐닝된다. 일 예로서, 상기 제2 구동부(164)는 상기 광원부(120)와 연결되며, 상기 광원부(120)를 X축 및 Y축 방향으로 이동시킨다. 상기 광원부(120)의 이동으로 인해 상기 광에 의해 상기 웨이퍼(190)의 뒷면이 스캐닝된다.The driver 160 includes a first driver 162 and a second driver 164. The first driving unit 162 is connected to the holding means 110, and the holding means 110 in the X-axis and Y-axis directions with respect to a plane including the wafer 190 held by the holding means 110. Move it. Since the wafer 190 is moved in the X-axis and Y-axis directions by the driving unit 162, the back surface of the wafer 190 is scanned by the light. As an example, the second driving unit 164 is connected to the light source unit 120 and moves the light source unit 120 in the X-axis and Y-axis directions. Due to the movement of the light source unit 120, the back surface of the wafer 190 is scanned by the light.

상기 매핑부(170)는 상기 판단 유닛(134)의 검출 결과를 지도 상에 표시한다. 즉, 상기 매핑부(170)는 판단 유닛(134)에서 검출된 결함의 위치를 상기 웨이퍼(190) 뒷면의 지도 상에 표시한다. 즉, 상기 웨이퍼(190) 뒷면의 지도는 상기 웨이퍼의 뒷면에 형성될 얼라인 패턴의 존재로 인해 표시될 수 있다.The mapping unit 170 displays the detection result of the determination unit 134 on a map. That is, the mapping unit 170 displays the location of the defect detected by the determination unit 134 on the map on the back surface of the wafer 190. That is, the map of the back surface of the wafer 190 may be displayed due to the existence of the alignment pattern to be formed on the back surface of the wafer.

상기 표시부(180)는 상기 매핑부(170)의 매핑 결과를 디스플레이 한다. 상기 표시부(180)는 상기 웨이퍼(190) 뒷면의 결함 지도를 디스플레이 한다. 따라서 작업자는 상기 웨이퍼(190) 뒷면에 존재하는 결함의 위치 및 결함의 크기를 정확하게 확인할 수 있다. 그 결과 작업자는 반도체 제조 공정시 상기 웨이퍼의 뒷면에 생성되는 결함의 원인을 용이하게 제어할 수 있다.The display unit 180 displays the mapping result of the mapping unit 170. The display unit 180 displays a defect map on the back surface of the wafer 190. Therefore, the operator can accurately check the position of the defect and the size of the defect existing on the back surface of the wafer 190. As a result, the operator can easily control the cause of the defects generated on the back side of the wafer during the semiconductor manufacturing process.

도 3은 도 2에 도시된 웨이퍼 결함 검출 장치를 이용하여 결함을 검출하기 위한 웨이퍼 결함 검출 방법을 설명하기 위한 흐름도이다.3 is a flowchart illustrating a wafer defect detection method for detecting defects using the wafer defect detection apparatus shown in FIG. 2.

도 3을 참조하면, 상기 파지 수단(110)을 이용하여 뒷면에 얼라인 패턴이 형이 형성된 웨이퍼(190)의 측면 부위를 고정한다.(S110) 상기 파지 수단(110)에 웨이퍼(190)가 고정되기 전에 상기 웨이퍼(W)의 위치를 정렬될 수 있다.Referring to FIG. 3, the side surface of the wafer 190 on which an alignment pattern is formed is fixed to the rear surface by using the holding means 110 (S110). The wafer 190 is attached to the holding means 110. The position of the wafer W may be aligned before it is fixed.

이후 광원부(120)에서 웨이퍼(190)의 뒷면의 제1 지점으로 광을 조사한다. 상기 광은 레이저 광이다. 상기 광이 조사되는 상태에서 제1 구동부(162)를 이용하여 상기 웨이퍼(190)를 X축 및 Y축 방향으로 이동시킨다. 따라서 상기 광은 상기 웨이퍼(190)의 뒷면을 스캐닝한다. 상기 웨이퍼(190)의 전면 및 뒷면을 동시에 스캐닝하므로 스캐닝에 소요되는 시간을 단축할 수 있다. Thereafter, light is radiated from the light source unit 120 to the first point on the rear surface of the wafer 190. The light is laser light. In the state where the light is irradiated, the wafer 190 is moved in the X-axis and Y-axis directions using the first driver 162. Thus, the light scans the back side of the wafer 190. Since scanning the front and rear of the wafer 190 at the same time it can reduce the time required for scanning.

한편, 상기 광이 조사되는 상태에서 제2 구동부(164)를 이용하여 상기 광원부(120)를 X축 및 Y축 방향으로 이동시킨다. 따라서 상기 광원부(120)가 이동함에 따라 상기 광을 상기 웨이퍼(190)의 뒷면을 스캐닝한다. (S120)Meanwhile, the light source unit 120 is moved in the X-axis and Y-axis directions using the second driver 164 in the state where the light is irradiated. Therefore, as the light source unit 120 moves, the light is scanned on the back side of the wafer 190. (S120)

결함 검출부(130)는 상기 광에 의해 상기 웨이퍼(190) 뒷면으로부터 반사된 광 또는 산란되는 광을 이용하여 웨이퍼(190) 뒷면의 결함을 검출한다.(S130)The defect detector 130 detects a defect on the back surface of the wafer 190 by using the light reflected from the back surface of the wafer 190 or the scattered light by the light (S130).

이어서, 결함 검출부(130)의 검출 결과를 매핑부(170)를 이용하여 상기 웨이퍼(190) 뒷면을 맵핑함으로서 결함 지도를 만든다.(S140)Subsequently, a defect map is generated by mapping the detection result of the defect detector 130 to the back surface of the wafer 190 using the mapping unit 170 (S140).

이어서, 이후 SEM을 이용한 상기 지도에서 결함을 재확인 할 경우 상기 웨이 퍼 뒷면에 형성된 결함의 해당 위치를 정확하게(수 nm이내로) 찾아가 결함의 종류, 결함의 크기, 결함의 생성 원인별로 구분할 수 있다.Subsequently, when the defect is reconfirmed on the map using the SEM, the corresponding position of the defect formed on the back surface of the wafer may be accurately found (within several nm) and classified according to the type of the defect, the size of the defect, and the cause of generation of the defect.

상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 결함 검출용 웨이퍼 및 이를 이용한 웨이퍼 결함 검출 방법은 상기 웨이퍼의 뒷면에 광을 조사하여 결함을 검출한 후 검출된 결함의 위치 및 종류를 상기 웨이퍼 뒷면에 형성된 얼라인 패턴을 이용하여 정확하게 맵핑할 수 있다. 따라서 상기 웨이퍼의 뒷면에 존재하는 결함의 위치, 결함의 종류를 정확하게 구분할 수 있어 반도체 제조 공정의 생성되는 결함의 원인을 용이하게 제어할 수 있다.As described above, the defect detecting wafer and the wafer defect detecting method using the same according to an exemplary embodiment of the present invention detect the defect by irradiating light on the back side of the wafer and then detect the position and type of the detected defect. The alignment pattern formed in the can be accurately mapped. Therefore, the location of the defect and the kind of the defect existing on the back surface of the wafer can be accurately distinguished, and thus the cause of the defect generated in the semiconductor manufacturing process can be easily controlled.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (8)

웨이퍼의 뒷면에 존재하는 결함의 위치를 관찰 가능한 웨이퍼에 있어서,In the wafer which can observe the position of the defect which exists in the back surface of a wafer, 상기 웨이퍼의 전면에 패턴을 형성하는 공정시 상기 웨이퍼의 뒷면에 발생되는 결함의 위치를 검출하기 상기 웨이퍼의 뒷면에 형성된 얼라인 패턴을 포함하는 것을 특징으로 하는 결함 검사용 웨이퍼.Wafer for defect inspection, characterized in that it comprises an alignment pattern formed on the back side of the wafer to detect the position of the defect generated on the back side of the wafer during the process of forming a pattern on the front side of the wafer. 제1항에 있어서, 상기 얼라인 패턴은 상기 격자 형상을 갖는 것을 특징으로 하는 결함 검사용 웨이퍼.The defect inspection wafer according to claim 1, wherein the alignment pattern has the lattice shape. 제2항에 있어서, 상기 얼라인 패턴은 상기 웨이퍼의 뒷면을 포토레지스트 패턴을 이용한 식각 공정을 수행하여 형성하는 것을 특징으로 하는 결함 검사용 웨이퍼.The defect inspection wafer of claim 2, wherein the alignment pattern is formed by performing an etching process using a photoresist pattern on a rear surface of the wafer. 제2항에 있어서, 상기 얼라인 패턴은 상기 웨이퍼의 뒷면을 레이저를 이용한 식각 공정을 수행하여 형성하는 것을 특징으로 하는 결함 검사용 웨이퍼.The wafer of claim 2, wherein the alignment pattern is formed by performing an etching process using a laser on a rear surface of the wafer. 웨이퍼의 전면에 막 또는 패턴을 형성하는 공정시 상기 웨이퍼의 뒷면에 발생되는 결함의 위치를 검출하기 위해 뒷면에 얼라인 패턴이 형성된 상기 웨이퍼의 측면을 파지하는 단계;Gripping a side of the wafer on which an alignment pattern is formed on a back side to detect a position of a defect occurring on a back side of the wafer during a process of forming a film or a pattern on the front side of the wafer; 광을 이용하여 상기 웨이퍼의 뒷면(back side)을 스캐닝하는 단계;Scanning the back side of the wafer using light; 상기 스캐닝의 결과를 이용하여 상기 웨이퍼의 뒷면의 결함을 각각 검출하는 단계; 및Detecting defects on the back side of the wafer using the results of the scanning; And 상기 웨이퍼의 뒷면에 존재하는 결함의 위치를 상기 얼라인 패턴을 이용하여 매핑하는 단계를 포함하는 웨이퍼 결함 검출 방법.Wafer defect detection method comprising the step of mapping the position of the defect present on the back surface of the wafer using the alignment pattern. 제5항에 있어서, 상기 스캐닝은 상기 웨이퍼가 이동에 의해 이루어지는 것을 특징으로 하는 웨이퍼 결함 검출 방법.The method of claim 5, wherein the scanning is performed by moving the wafer. 제5항에 있어서, 상기 스캐닝은 상기 광의 이동에 의해 이루어지는 것을 특징으로 하는 웨이퍼 결함 검출 방법.The method of claim 5, wherein the scanning is performed by movement of the light. 제5항에 있어서, 상기 광은 레이저 광 또는 램프 광인 것을 특징으로 하는 웨이퍼 결함 검출 방법.The method of claim 5, wherein the light is laser light or lamp light.
KR1020050106844A 2005-11-09 2005-11-09 Wafer for inspecting defects and method of inspecting defects using the same KR20070049745A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050106844A KR20070049745A (en) 2005-11-09 2005-11-09 Wafer for inspecting defects and method of inspecting defects using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106844A KR20070049745A (en) 2005-11-09 2005-11-09 Wafer for inspecting defects and method of inspecting defects using the same

Publications (1)

Publication Number Publication Date
KR20070049745A true KR20070049745A (en) 2007-05-14

Family

ID=38273576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106844A KR20070049745A (en) 2005-11-09 2005-11-09 Wafer for inspecting defects and method of inspecting defects using the same

Country Status (1)

Country Link
KR (1) KR20070049745A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124566B1 (en) * 2010-02-25 2012-03-20 에이티아이 주식회사 Apparatus for examining a wafer
CN112927192A (en) * 2021-01-29 2021-06-08 中芯集成电路制造(绍兴)有限公司 Method for marking ink dots on wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124566B1 (en) * 2010-02-25 2012-03-20 에이티아이 주식회사 Apparatus for examining a wafer
CN112927192A (en) * 2021-01-29 2021-06-08 中芯集成电路制造(绍兴)有限公司 Method for marking ink dots on wafer

Similar Documents

Publication Publication Date Title
KR100516405B1 (en) Apparatus for inspecting an edge exposure area of wafer
KR101735403B1 (en) Inspection method, templet substrate and focus offset method
KR101993936B1 (en) Substrate inspection method, substrate inspection device, exposure system, and manufacturing method for semiconductor device
JP2020025126A (en) Imaging system
JP2005033177A (en) Inspection for edge-bead removal by measuring reflectance
US8319959B2 (en) System and method for quality assurance for reticles used in manufacturing of integrated circuits
JP5830229B2 (en) Wafer defect inspection system
KR20070002249A (en) Method of detecting a defect of wafer
JP2011122990A (en) Defect inspection apparatus and defect inspection method
KR20070001301A (en) Method of inspecting defects of a wafer and apparatus for performing the same
KR20070049745A (en) Wafer for inspecting defects and method of inspecting defects using the same
JP2007128738A (en) Charging control device and charged particle beam application apparatus having same
KR20060107196A (en) Method for inspecting an edge exposure area of wafer and apparatus for performing the same
KR20070021832A (en) Apparatus and method for inspecting defects of a wafer
KR20050117710A (en) Method of detecting defect of a wafer
KR20070010619A (en) Apparatus for inspecting a wafer
JPH05215696A (en) Method and apparatus for inspecting defect
KR100769790B1 (en) Method for detecting a defect of dark field apparatus
WO2022209263A1 (en) Inspection method, conductive member, and inspection device
JP5074058B2 (en) Foreign matter inspection method and foreign matter inspection device
KR100807254B1 (en) Defect inspecting apparatus
KR102326680B1 (en) Apparatus for inspecting material property
JP3796101B2 (en) Foreign object inspection apparatus and method
JP2005017168A (en) External appearance inspection apparatus, external appearance inspection method, and method for manufacturing semiconductor chip
KR20050086155A (en) Method and apparatus for inspecting an edge exposure area of wafer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination