KR20070046514A - 스페이서 및 이를 구비한 전자 방출 표시 디바이스 - Google Patents

Abstract

본 발명은 전자빔 왜곡을 억제하여 화면의 표시 품질 저하를 방지할 수 있는 스페이서 및 이를 구비한 전자 방출 표시 디바이스를 제공한다.

본 발명에 따른 스페이서는 진공 용기를 이루는 제1 기판과 제2 기판 사이에 배치되고, 모체, 모체의 일부 측면을 둘러싸는 편향 전극층, 편향 전극층 및 모체의 나머지 측면을 둘러싸는 2차 전자 방출 방지층을 포함한다.

진공용기, 전자방출표시디바이스, 편향전극층, 스페이서, 2차전자방출방지층

Description

스페이서 및 이를 구비한 전자 방출 표시 디바이스{SPACER AND ELECTRON EMISSION DISPLAY DEVICE HAVING THE SAME}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 본 발명의 제2 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 4는 본 발명의 제3 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 5는 본 발명의 제4 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

본 발명은 전자 방출 표시 디바이스에 관한 것으로, 보다 상세하게는 진공 용기 내부에 설치되는 스페이서 및 이를 구비한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로, 전자 방출 소자(electron emission element)는 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 구분된다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE, 이하 SCE라 칭함)형, 금속-절연체-금속(Metal-Insulator-Metal; MIM, 이하 MIM이라 칭함)형 및 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS, 이하 MIS라 칭함)형 등이 알려져 있다.

전자 방출 소자는 전자 방출부와 더불어 전자 방출부의 전자 방출을 제어하는 구동 전극들로 이루어져 구동 전극들에 인가되는 전압에 따라 전자 방출부에서 전자들을 방출하며, 이러한 전자 방출 소자들이 일 기판에 어레이를 이루어 전자 방출 디바이스(electron emission device)를 구성한다. 그리고, 전자 방출 디바이스의 일 기판은 일면에 형광층과 애노드 전극으로 이루어진 발광 유닛이 구비된 다른 기판에 대향 배치되어 진공 용기를 형성하여 전자 방출 소자에서 방출되는 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 하는 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

상술한 전자 방출 표시 디바이스에서는, 진공 용기를 형성할 때 일 기판과 다른 기판 사이의 간격을 일정하기 유지시키고 진공 용기 내, 외부 압력 차이에 의한 기판의 변형 및 파손을 방지하기 위해 진공 용기 내부에 스페이서를 설치하고 있다.

이러한 스페이서는 주로 유리나 세라믹과 같이 도전성이 없는 물질로 미세하게 제작되며, 전자 방출 소자에서 방출되는 전자들이 형광층으로 향하는 이동 경로를 방해하지 않도록 형광층 사이의 비발광 영역에 대응하여 배치된다.

그런데, 상기 전자 방출 표시 디바이스에서는 애노드 전극에 의해 야기되는 높은 전계에 의해 일 기판의 전자 방출 소자로부터 방출되는 전자들이 다른 기판의 해당 형광층으로 향할 때 전자빔 퍼짐이 발생하며, 이러한 현상은 전자 방출 표시 디바이스가 집속 전극을 구비하더라도 완벽히 억제되지 못하고 디바이스의 구동 시 계속 발생하게 된다.

이와 같이 전자 방출 표시 디바이스에서 전자빔 퍼짐이 발생하면, 전자 방출 소자로부터 방출되는 전자들 중 일부는 해당 형광층에 도달하지 못하고 스페이서에 충돌하게 되는데, 스페이서를 이루는 유리나 세라믹이 1 이상의 2차 전자 방출 계수를 가지기 때문에 전자가 충돌하면 더 많은 2차 전자를 방출하게 되어 스페이서가 양전하로 대전되게 된다. 그리고, 대전된 스페이서는 스페이서 주위의 전계를 변화시켜 전자빔 경로를 왜곡시키게 된다.

이러한 전자빔 왜곡은 전자 방출 소자에서 방출되는 전자들의 방향을 스페이서 쪽으로 변경시켜 화면에 스페이서의 위치가 눈으로 확인되는 등의 표시 품질 저하를 유발하게 된다.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 전자빔 왜곡을 억제하여 화면의 표시 품질 저하를 방지할 수 있는 스페이서 및 이를 구비한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은, 진공 용기를 이루는 제1 기판과 제2 기판 사이에 배치되고, 모체, 모체의 일부 측면을 둘러싸는 편향 전극층, 편향 전극층 및 모체의 나머지 측면을 둘러싸는 2차 전자 방출 방지층을 포함하는 스페이서를 제공한다.

상기의 목적을 달성하기 위하여 본 발명은, 진공 용기를 이루는 제1 기판 및 제2 기판, 제1 기판에 제공되는 전자 방출 유닛, 제2 기판에 제공되는 발광 유닛, 및 제1 기판 및 제2 기판 사이에 배치되는 스페이서를 포함하고, 스페이서가 모체, 모체의 일부 측면을 둘러싸는 편향 전극층, 및 편향 전극층 및 모체의 나머지 측면을 둘러싸는 2차 전자 방출 방지층을 포함하는 전자 방출 표시 디바이스를 제공한다.

여기서, 편향 전극층이 모체의 상부 측면 또는 하부 측면을 둘러쌀 수도 있고, 모체의 상부 측면 및 하부 측면을 모두 둘러쌀 수도 있다.

또한, 편향 전극층이 도전성 금속, 일례로 크롬(Cr), 니켈(Ni) 등으로 이루어질 수 있다.

또한, 스페이서가 2차 전자 방출 방지층 하부에 형성되는 저항층을 더욱 포함할 수 있다.

또한, 스페이서의 상면 및 하면에 형성되는 접촉 전극층을 더욱 포함할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1 및 도 2는 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도 및 부분 단면도로서, 본 실시예에서는 FEA형 전자 방출 표시 디비이스 를 나타낸다.

도 1 및 도 2를 참조하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(20)을 포함한다. 제1 기판(10)과 제2 기판(20)의 가장자리에는 밀봉 부재(미도시)가 배치되어 두 기판을 접합시키며 제1 기판(10), 제2 기판(20) 및 밀봉 부재가 진공 용기를 구성한다.

제1 기판(10) 중 제2 기판(20)과의 대향 면에는 제2 기판(20)을 향해 전자들을 방출하는 전자 방출 유닛(100)이 제공되고, 제2 기판(20) 중 제1 기판(10)과의 대향 면에는 상기 전자들에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 발광 유닛(200)이 제공된다.

보다 구체적으로, 먼저 제1 기판(10) 위에는 전자 방출을 제어하기 위한 제1 전극으로서 캐소드 전극들(110)이 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극(110) 위로 제1 기판(10) 전체에 제1 절연층(120)이 형성되며, 제1 절연층(120) 위로 제2 전극으로서 게이트 전극들(130)이 캐소드 전극(110)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

그리고, 캐소드 전극(110)과 게이트 전극(130)이 교차하는 영역마다 캐소드 전극(110) 위로 전자 방출부(160)가 형성되고, 제1 절연층(120)과 게이트 전극(130)에는 각 전자 방출부(160)에 대응하는 개구부(120a, 130a)가 각각 형성되어 제1 기판(10) 위로 전자 방출부(160)가 노출된다.

전자 방출부(160)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질, 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C₆₀(fullerene), 실리콘 나노와이어 중 선택되는 어느 하나 또는 이들의 조합 물질로 이루어질 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

도면에서는 평면 형상이 원형인 전자 방출부(160)가 캐소드 전극(110)의 길이 방향을 따라 캐소드 전극(110)과 게이트 전극(130)의 교차 영역 당 3개씩 일렬로 배열되는 경우를 도시하였으나, 전자 방출부(160)의 형상, 교차 영역 당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

또한, 본 실시예에서는 게이트 전극(130)이 제1 절연층(120)을 사이에 두고 캐소드 전극(110) 위로 위치하는 구조에 대해 설명하였지만, 캐소드 전극이 게이트 전극 위로 위치하는 구조도 가능하며, 이 경우 전자 방출부는 캐소드 전극의 일 측면과 접촉하면서 제1 절연층 위로 형성될 수 있다.

상술한 전자 방출 표시 디바이스에서 하나의 캐소드 전극(110), 하나의 게이트 전극(130), 및 이들의 교차 영역에 위치하는 제1 절연층(120)과 전자 방출부(160)가 하나의 전자 방출 소자를 이루게 되며, 이러한 전자 방출 소자가 제1 기판 (10)에 어레이(array)를 이루어 전자 방출 디바이스를 형성하게 된다.

또한, 상기 전자 방출 표시 디바이스에서는 게이트 전극(130) 위로 제2 절연층(140)과 집속 전극(150)이 순차적으로 형성될 수 있다. 이 경우 제2 절연층(140)과 집속 전극(150)에도 전자빔 통과를 위한 개구부(140a, 150a)가 마련되는데, 일례로 이 개구부(140a, 150a)는 전자 방출 소자 당 하나로 구비되어 집속 전극(150)이 하나의 전자 방출 소자에서 방출되는 전자들을 포괄적으로 집속하도록 한다. 이때, 집속 전극(150)은 전자 방출부(160)와의 높이 차이가 클수록 우수한 집속 효과를 발휘하므로, 제2 절연층(140)의 두께를 제1 절연층(130)의 두께보다 크게 형성하는 것이 바람직하다.

도면에서는 집속 전극(150)이 제1 기판(10)의 전체에 하나로 형성되는 경우를 도시하였으나, 소정의 패턴으로 나뉘어서 복수 개로 형성될 수 있다.

또한, 집속 전극(150)은 제2 절연층(140) 위에 코팅된 도전막으로 이루어지거나 개구부(150a)를 구비한 금속 플레이트로 이루어질 수 있다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(20)의 일면에는 형광층(210)과 흑색층(220)이 형성되고, 형광층(210)과 흑색층(220) 위로 알루미늄과 같은 금속으로 이루어진 애노드 전극(230)이 형성된다. 애노드 전극(230)은 외부로부터 전자빔 가속에 필요한 고전압을 인가 받으며, 형광층(210)에서 방사된 가시광 중 제 1 기판(10)을 향해 방사된 가시광을 제2 기판(20) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극(230)은 제2 기판(20)을 향한 형광층(210)과 흑색층(220) 의 일면에 형성될 수 있으며, 이 경우 형광층(210)에서 방사된 가시광을 투과시킬 수 있도록 애노드 전극이 ITO와 같은 투명 도전 물질로 이루어진다.

다른 한편으로는, 제2 기판(20) 상에 투명 도전 물질의 애노드 전극과 반사 효과에 의해 휘도를 높이는 금속 박막이 모두 형성될 수 있다.

형광층(210)은 제1 기판(10) 상에 정의된 화소 영역에 일대일로 대응하여 배치되거나 화면의 수직 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성될수 있고, 흑색층(220)은 크롬 또는 크롬 산화물과 같은 불투명 물질로 이루어질 수 있다.

상술한 전자 방출 표시 디바이스에서 형광층(210)은 전자 방출 소자에 대응하여 형성되며, 이때 서로 대응하는 하나의 형광층(210)과 하나의 전자 방출 소자가 상기 전자 방출 표시 디바이스의 실질적인 화소를 이루게 된다.

다음으로, 제1 기판(10)과 제2 기판(20) 사이에는 복수의 스페이서들(300)이 배치되어 두 기판(10, 20) 사이의 간격을 일정하게 유지시킨다. 이때, 스페이서들(300)은 흑색층(220)이 위치하는 비발광 영역에 대응하여 배치되며, 도면에서는 일례로 벽체형(wall-type) 스페이서를 도시하였다.

스페이서(300)는 유리나 세라믹과 같이 도전성이 없는 물질로 제작되는 모체(310)와, 모체(310)의 하부 측면을 덮는 편향 전극층(321)과, 편향 전극층(321) 및 모체(310)의 나머지 측면 모두를 둘러싸는 2차 전자 방출 방지층(340)으로 이루어질 수 있다.

여기서, 편향 전극층(321)은 전자빔 퍼짐으로 인해 스페이서(300)로 향하는 전자들의 방향을 편향시켜 스페이서(300)의 하부 측면에 전자들이 충돌하는 것을 억제하여 스페이서(300) 측면에 충돌하는 전자들의 양을 감소시키면서 동시에 스페이서(300)에 대전되는 전하들의 이동 경로를 제공한다. 이러한 편향 전극층(321)은 도전성 금속, 일례로 크롬(Cr), 니켈(Ni) 등으로 이루어질 수 있다.

다른 한편으로 도 3과 같이 스페이서(300)의 상부 측면을 덮도록 편향 전극층(323)이 형성될 수도 있고, 도 4와 같이 스페이서(300)의 상부 측면 및 하부 측면을 덮도록 편향 전극층(321, 323)이 형성될 수도 있다.

2차 전자 방출 방지층(340)은 스페이서(300)의 측면에 전자들이 충돌할 경우 스페이서(300)에서 2차 전자가 방출하는 것을 최소화시킨다. 이러한 2차 전자 방출 방지층(340)은 2차 전자 방출 계수가 1인 물질, 일례로 다이아몬드상 탄소(DLC)로 이루어질 수 있다.

또한, 스페이서(300)의 모체(310) 측면에 스페이서(300)에 대전되는 전하들의 이동 경로를 제공하여 스페이서(300)에 전하가 축적되는 것을 방지하도록 저항층(320)이 더 형성될 수 있다. 이 경우 저항층(320)은 약한 도전성을 가지는 고저항 물질, 일례로 크롬산화물(Cr₂O₃)로 이루어질 수 있으며 2차 전자 방출 방지층(340) 하부에 형성될 수 있다.

또한, 스페이서(300)의 상면 및 하면에 저저항 물질, 일례로 니켈(Ni)로 이루어지는 접촉 전극층(331, 332)이 더 형성될 수 있다.

이 경우 스페이서(300)가 접촉 전극층(331, 332)을 통해 애노드 전극(230) 및 집속 전극(150)과 전기적으로 연결되어, 스페이서(300)에 대전되는 전자들을 스페이서(300) 외부로 이동시킬 수 있게 된다.

또한, 스페이서(300)는 도면에 도시한 벽체형 이외에도 원기둥형, 십자 기둥형 등 다양한 형상으로 이루어질 수 있다.

이와 같이 구성되는 전자 방출 표시 디바이스에서는, 일례로 애노드 전극(230)에 수백 내지 수천 볼트의 (＋) 전압을 인가하고, 캐소드 전극(110)과 게이트 전극(130) 중 어느 하나의 전극에 주사 신호 전압을 인가함과 동시에 다른 하나의 전극에 데이터 신호 전압을 인가하며, 집속 전극(150)에는 수 내지 수십 볼트의 (－) 전압을 인가하여 구동한다.

그러면, 캐소드 전극(110)과 게이트 전극(130) 사이의 전압차가 임계치 이상인 전자 방출 소자들에서 전자 방출부(160) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 집속 전극(150)의 개구부(150a)를 통과하면서 전자빔 다발의 중심부로 집속되어 애노드 전극(230)에 인가된 고전압에 이끌려 해당 형광층(210)에 충돌하여 이를 발광시킨다.

이 과정에서 본 실시예의 전자 방출 표시 디바이스는, 집속 전극(150)의 작용에도 불구하고 전자빔 퍼짐이 발생하여 전자들의 일부가 해당 형광층에 도달하지 못하고 스페이서(300)에 충돌하게 된다. 이때, 스페이서(300) 표면에 전자들이 충돌하더라도 2차 전자 방출 방지층(340)에 의해 스페이서(300)로부터 2차 전자가 방출되는 것이 최소화될 수 있다. 또한, 편향 전극층(321)에 의해 스페이서(300) 표면에 충돌하는 전자량이 감소될 뿐만 아니라 스페이서(300) 표면에 전하가 대전되 면 편향 전극층(321) 및 접촉 전극층(331, 332)을 통해 전하들이 이동하므로 스페이서(300) 표면에 전하가 축적되지 않는다.

즉, 게이트 라인을 따라 나타나는 휘도 특성은 통상적으로 스페이서가 없는 경우 형광층에 대응하는 게이트 라인 부분에서 전자빔의 피크(peak)치가 나타나는데, 편향 전극층이 구비되는 않는 종래 스페이서가 적용되는 경우 상기 피크치로부터 약 80㎛ 정도 이동하게 되어 화면에 스페이서의 위치가 눈으로 확인된다. 그러나, 본 실시예와 같이 편향 전극층(321)을 스페이서(30) 하부에 일례로 약 200㎛의 높이로 적용할 경우 상기 피크치로부터 전자빔이 약 30㎛ 정도만 이동하였고, 이 경우 화면에 스페이서의 위치가 눈으로 확인되지 않게 됨을 예상할 수 있다.

또한, 본 실시예의 전자 방출 표시 디바이스에서는 편향 전극층(321)이 표면에 형성되는 2차 전자 방출 방지층(340)에 의해 전자의 직접적인 충돌로부터 보호될 수 있다.

이로써 본 실시예의 전자 방출 표시 디바이스는 스페이서(300) 주변의 전계 왜곡 및 이로 인한 전자빔 왜곡을 방지할 수 있다.

상기 실시예에서는 FEA형 전자 방출 표시 디바이스에 대해 설명하였지만, 본 발명은 FEA형에 한정되지 않고 스페이서를 구비하는 다른 형태의 전자 방출 표시 디바이스, 즉 SCE형, MIM형 및 MIS형 등의 전자 방출 표시 디바이스에도 적용하여 실시할 수 있다.

이 중 SCE형 전자 방출 표시 디바이스의 경우를 도 5를 참조하여 설명하는데, 도 5에서 도 1 및 도 2에서와 동일한 구성 요소에 대해서는 동일한 도면 부호 를 부여하고 이에 대한 상세한 설명은 생략한다.

도 3을 참조하면, 제1 기판(40)과 제2 기판(20)이 소정의 간격을 두고 서로 평행하게 대향 배치되고, 제1 기판(40)에 전자 방출 유닛(400)이 제공되며, 제2 기판(20)에 발광 유닛(200)이 제공된다.

제1 기판(40) 위에는 제1 전극들(421)과 제2 전극들(422)이 이격되어 배치되고, 제1 전극(421)과 제2 전극(422) 사이에 전자 방출부(440)가 형성되며, 제1 전극(421)과 전자 방출부(440) 사이 및 제2 전극(422)과 전자 방출부(440) 사이에는 제1 전극(421) 및 제2 전극(422)의 일부를 덮으면서 제1 도전 박막(431)과 제2 도전 박막(432)이 각각 형성되어 이들을 통해 제1 전극(421) 및 제2 전극(422)이 전자 방출부(440)에 각각 전기적으로 연결된다.

본 실시예에서 제1 전극(421)과 제2 전극(422)은 도전성을 갖는 다양한 재료로 이루어질 수 있으며, 제1 도전 박막(431)과 제2 도전 박막(432)은 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd) 등의 도전성 재료를 이용한 미립자 박막으로 이루어질 수 있다. 전자 방출부(440)는 흑연형 탄소나 탄소화합물 등으로 이루어질 수도 있고, 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C₆₀(fullerene), 실리콘 나노와이어 중 선택되는 어느 하나 또는 이들의 조합 물질로 이루어질 수도 있다.

이와 같이 구성되는 전자 방출 표시 디바이스에서는 제1 전극(421)과 제2 전극(422)에 각각 전압을 인가하면, 제1 도전 박막(431)과 제2 도전 박막(432)을 통 해 전자 방출부(440)의 표면과 수평한 방향으로 전류가 흐르면서 표면 전도형 전자 방출이 이루어지고, 방출된 전자들은 애노드 전극(230)에 인가되는 고전압에 이끌려 해당 형광층(210)에 충돌하여 이를 발광시킨다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 전자 방출 표시 디바이스는 스페이서가 편향 전극층, 2차 전자 방출 방지층 및 접촉 전극층을 구비함에 따라 스페이서 주변에서 야기될 수 있는 전계 왜곡 및 이로 인한 전자빔 왜곡을 방지할 수 있다.

그 결과, 본 발명에 따른 전자 방출 표시 디바이스는 화면에 스페이서의 위치가 눈으로 확인되는 등의 표시 품질 저하를 방지할 수 있다.

Claims (16)

1. 진공 용기를 이루는 제1 기판과 제2 기판 사이에 배치되고,

   모체;

   상기 모체의 일부 측면을 둘러싸는 편향 전극층; 및

   상기 편향 전극층 및 상기 모체의 나머지 측면을 둘러싸는 2차 전자 방출 방지층을 포함하는 스페이서.
2. 제1 항에 있어서,

   상기 편향 전극층이 상기 모체의 상부 측면 또는 하부 측면을 둘러싸는 스페이서.
3. 제1 항에 있어서,

   상기 편향 전극층이 상기 모체의 상부 측면 및 하부 측면을 모두 둘러싸는 스페이서.
4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,

   상기 편향 전극층이 도전성 금속으로 이루어지는 스페이서.
5. 제4 항에 있어서,

   상기 편향 전극층이 크롬(Cr), 니켈(Ni) 등으로 이루어지는 스페이서.
6. 제1 항에 있어서,

   상기 2차 전자 방출 방지층 하부에 형성되는 저항층을 더욱 포함하는 스페이서.
7. 진공 용기를 이루는 제1 기판 및 제2 기판;

   상기 제1 기판에 제공되는 전자 방출 유닛;

   상기 제2 기판에 제공되는 발광 유닛; 및

   상기 제1 기판 및 상기 제2 기판 사이에 배치되는 스페이서

   를 포함하고,

   상기 스페이서가

   모체;

   상기 모체의 일부 측면을 둘러싸는 편향 전극층; 및

   상기 편향 전극층 및 상기 모체의 나머지 측면을 둘러싸는 2차 전자 방출 방지층을 포함하는 전자 방출 표시 디바이스.
8. 제7 항에 있어서,

   상기 편향 전극층이 상기 모체의 상부 측면 또는 하부 측면을 둘러싸는 전자 방출 표시 디바이스.
9. 제7 항에 있어서,

   상기 편향 전극층이 상기 모체의 상부 측면 및 하부 측면을 모두 둘러싸는 전자 방출 표시 디바이스.
10. 제7 항 내지 제9 항 중 어느 한 항에 있어서,

    상기 편향 전극층이 도전성 금속으로 이루어지는 전자 방출 표시 디바이스.
11. 제10 항에 있어서,

    상기 편향 전극층이 크롬(Cr), 니켈(Ni) 등으로 이루어지는 전자 방출 표시 디바이스.
12. 제7 항에 있어서,

    상기 스페이서가 상기 2차 전자 방출 방지층 하부에 형성되는 저항층을 더욱 포함하는 전자 방출 표시 디바이스.
13. 제7 항에 있어서,

    상기 스페이서의 상면 및 하면에 형성되는 접촉 전극층을 더욱 포함하는 전자 방출 표시 디바이스.
14. 제7 항에 있어서,

    상기 전자 방출 유닛이 전자 방출부와 상기 전자 방출부를 구동하는 전극들을 포함하는 전자 방출 표시 디바이스.
15. 제14 항에 있어서,

    상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C₆₀(fullerene), 실리콘 나노와이어 중 선택되는 어느 하나 또는 이들의 조합 물질로 이루어지는 전자 방출 표시 디바이스.
16. 제7 항에 있어서,

    상기 제1 기판과 상기 제2 기판 사이에 제공되는 집속 전극을 더욱 포함하는 전자 방출 표시 디바이스.

Images