KR20070045861A - Apparatus for plasma display - Google Patents
Apparatus for plasma display Download PDFInfo
- Publication number
- KR20070045861A KR20070045861A KR1020050102624A KR20050102624A KR20070045861A KR 20070045861 A KR20070045861 A KR 20070045861A KR 1020050102624 A KR1020050102624 A KR 1020050102624A KR 20050102624 A KR20050102624 A KR 20050102624A KR 20070045861 A KR20070045861 A KR 20070045861A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- voltage value
- capacitor
- sustain
- switch
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
- G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 플라즈마 디스플레이 장치에 관한 것이다. The present invention relates to a plasma display device.
본 발명인 플라즈마 디스플레이 장치는 제 1 서스테인 전압원과 제 2 서스테인 전압원, 제 1 서스테인 전압원의 전압 값과 제 2 서스테인 전압원의 전압 값을 충전하는 제 1 배압부, 제 1 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전한 후, 제 1 서스테인 전압원의 전압 값의 4배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부 및 제 2 배압부와 패널 커패시터 사이에 접속되어 제 2 배압부에서 공급되는 상기 배압 전압 값을 상기 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부를 포함한다. The plasma display device according to the present invention includes a first sustain voltage source, a second sustain voltage source, a first back voltage unit charging a voltage value of the first sustain voltage source and a voltage value of the second sustain voltage source, a voltage value of the first sustain voltage source, and a first back voltage. After charging the negatively charged voltage value, the second back pressure part and the second back pressure part supplying a back voltage value of four times the voltage value of the first sustain voltage source to the panel capacitor are connected between the second back voltage part and the panel capacitor to make the second back voltage. And a sustain pulse supply control unit configured to supply the back voltage value supplied from the unit to the panel capacitor.
제 1 배압부, 제 2 배압부, 서스테인 전압원, 커패시터 1st back-pressure part, 2nd back-pressure part, sustain voltage source, capacitor
Description
도 1 은 종래의 플라즈마 디스플레이 패널의 에너지 회수장치를 나타내는 회로도이다. 1 is a circuit diagram showing an energy recovery apparatus of a conventional plasma display panel.
도 2는 도 1 에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력파형을 나타내는 타이밍도 및 파형도이다.FIG. 2 is a timing diagram and waveform diagrams illustrating on / off timings of the switches illustrated in FIG. 1 and output waveforms of panel capacitors.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다. 3 is a circuit diagram illustrating a plasma display device according to an embodiment of the present invention.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍을 나타내는 타이밍도이다. 4 is a timing diagram illustrating on / off timing of the switches illustrated in FIG. 3.
도 5 내지 도 6은 도 4에 도시된 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다. 5 to 6 are circuit diagrams illustrating current paths formed according to on / off timings of the switches illustrated in FIG. 4.
도 7은 본 발명의 또 다른 일실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다. 7 is a circuit diagram illustrating a plasma display device according to another embodiment of the present invention.
도 8 내지 도 11은 도 7의 플라즈마 디스플레이 장치의 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다.8 to 11 are circuit diagrams illustrating current paths formed according to on / off timings of switches of the plasma display apparatus of FIG. 7.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
30: 제 1 서스테인 전압원 31: 제 2 서스테인 전압원 30: first sustain voltage source 31: second sustain voltage source
32: 제 2 배압부 33: 제 1 배압부32: second back pressure part 33: first back pressure part
34: 서스테인 펄스 공급 제어부34: sustain pulse supply control unit
본 발명은 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것으로, 보다 상세하게는 저용량 소자를 사용가능하게 함으로써 제조비용을 절감할 수 있도록 한 플라즈마 디스플레이 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device and a driving method thereof, and more particularly, to a plasma display device capable of reducing manufacturing costs by enabling the use of low capacitance devices.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한, 평판표시장치는 액정표시장치(Liquid Crystal Display: LCD), 전계방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: 이하 "PDP"라 함) 및 일렉트로 루미네센스(Electro-Luminescence: EL) 표시장치 등이 있다. 이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. 현재 대부분의 PDP는 상부기판에 스캔전극 및 서스테인전극이 형성되고, 하부기판에 어드레스전극이 형성된 3전극 교류 면방전형 PDP가 주로 사용된다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such a flat panel display includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (hereinafter referred to as "PDP"), and an electroluminescence ( Electro-Luminescence (EL) display. PDP is a display device using a gas discharge has the advantage that it is easy to manufacture a large panel. Currently, most PDPs use a three-electrode AC surface discharge type PDP in which a scan electrode and a sustain electrode are formed on an upper substrate, and an address electrode is formed on a lower substrate.
이, 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드 기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 이때, 서브필드는 다시 초기화기간, 어드레스기간 및 서스테인기간으로 분할되어 구동된다.The three-electrode AC surface discharge type PDP is driven by being divided into a plurality of subfields, and gray scale display is performed by emitting light a number of times proportional to the weight of video data in each subfield period. At this time, the subfield is again divided into an initialization period, an address period, and a sustain period and driven.
여기서, 초기화기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레 스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스 방전을 발생하는 기간이며, 서스테인기간은 어드레스 방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다.Here, the initialization period is a period during which uniform wall charges are formed in the discharge cells, the address period is a period during which selective address discharge is generated according to the logic value of the video data, and the sustain period is in the discharge cell where the address discharge is generated. It is a period in which discharge is maintained.
이와 같이 구동되는 3전극 교류 면방전형 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, PDP에서는 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다.The high-voltage of several hundred volts or more is required for the address discharge and the sustain discharge of the three-electrode AC surface discharge type PDP driven as described above. Therefore, in the PDP, an energy recovery apparatus is used to minimize the driving power required for the address discharge and the sustain discharge.
도 1은 종래의 PDP의 에너지 회수장치를 나타내는 회로도이다.1 is a circuit diagram showing a conventional PDP energy recovery device.
도 1을 참조하면, 'Weber(USP-5081400)'에 의해 제안된 플라즈마 디스플레이 패널의 에너지 회수장치는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서 패널 커패시터(Cp)는 PDP의 스캔전극(Y)과 서스테인전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다.Referring to FIG. 1, the energy recovery apparatus of the plasma display panel proposed by 'Weber (USP-5081400)' is installed symmetrically with each other with a panel capacitor Cp interposed therebetween. The panel capacitor Cp equivalently represents the capacitance formed between the scan electrode Y and the sustain electrode Z of the PDP.
종래 PDP의 제 1 에너지 회수장치(10)는 스캔 전극(Y)에 서스테인 펄스를 공급한다. 제 2 에너지 회수장치(12)는 서스테인 전극(Z)에 서스테인 펄스를 공급한다. The first
도 2는 도 1에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이며, FIG. 2 is a timing diagram and waveform diagrams illustrating on / off timings of the switches illustrated in FIG. 1 and output waveforms of panel capacitors.
도 2를 참조하면, t2 기간에는 제 2 스위치(SW2)가 턴온되면서 서스테인 전압원(Vs) 의 전압이 스캔 전극(Y)으로 공급된다. 스캔 전극(Y)에 공급되는 서스테인 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 서스테인 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 제 2 에너지 회수장치(12)는 제 1 회수장치(10)와 교번적으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다. Referring to FIG. 2, the voltage of the sustain voltage source Vs is supplied to the scan electrode Y while the second switch SW2 is turned on in the t2 period. The voltage of the sustain voltage source Vs supplied to the scan electrode Y prevents the voltage of the panel capacitor Cp from falling below the sustain voltage source Vs so that sustain discharge occurs normally. Meanwhile, the second
하지만, 입력전원인 서스테인 전압원의 크기만큼 각 스위치의 전압 스트레스(stress)가 발생한다. 따라서, 고내압, 고용량의 스위치를 사용함으로써 제조비용이 추가된다는 문제점이 있다. However, voltage stress of each switch is generated by the size of the sustain voltage source, which is an input power source. Therefore, there is a problem that the manufacturing cost is added by using a switch with high breakdown voltage and high capacity.
따라서 본 발명이 이루고자 하는 기술적 과제는 저용량 소자를 사용할 수 있게 하여 제조비용을 절감할 수 있는 플라즈마 디스플레이 장치에 관한 것이다. Therefore, the technical problem to be achieved by the present invention relates to a plasma display device that can reduce the manufacturing cost by enabling the use of low-capacity devices.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 제 1 서스테인 전압원과 제 2 서스테인 전압원, 제 1 서스테인 전압원의 전압 값과 제 2 서스테인 전압원의 전압 값을 충전하는 제 1 배압부, 제 1 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전한 후, 제 1 서스테인 전압원의 전압 값의 4배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부 및 제 2 배압부와 패널 커패시터 사이에 접속되어 제 2 배압부에서 공급되 는 배압 전압 값을 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부를 포함한다. According to an aspect of the present invention, there is provided a plasma display device including a first back voltage for charging voltage values of a first sustain voltage source, a second sustain voltage source, a first sustain voltage source, and a voltage value of a second sustain voltage source. The second back pressure unit and the second back voltage unit and the second voltage supply unit supplying the back voltage value of four times the voltage value of the first sustain voltage source to the panel capacitor after charging the voltage value of the first sustain voltage source and the first back voltage unit. And a sustain pulse supply controller connected between the second back pressure unit and the panel capacitor to control the back capacitor voltage value supplied from the second back pressure unit to the panel capacitor.
또한, 배압 전압 값은 서스테인 전압 값(Vs)인 것이 바람직하다. In addition, the back pressure voltage value is preferably the sustain voltage value Vs.
또한, 제 1 서스테인 전압원의 전압 값은 서스테인 전압 값의 1/4배(1/4Vs) 인 것이 바람직하다. Further, the voltage value of the first sustain voltage source is preferably 1/4 times (1 / 4Vs) of the sustain voltage value.
또한, 제 2 서스테인 전압 값은 서스테인 전압 값의 -1/4배(-1/4Vs) 인 것이 바람직하다. In addition, the second sustain voltage value is preferably -1/4 times (-1 / 4Vs) of the sustain voltage value.
또한, 제 1 배압부는 제 1 서스테인 전압원의 전압 값과 제 2 서스테인 전압원의 전압 값을 충전하고, 충전된 전압 값을 제 2 배압부에 공급하는 제 2 커패시터, 제 1 배압부에 충전된 전압 값을 제 2 배압부에 공급되도록 턴온되는 제 4 스위치 및 제 4 스위치와 병렬로 접속된 제 5 스위치를 포함한다. In addition, the first back voltage unit charges the voltage value of the first sustain voltage source and the voltage value of the second sustain voltage source, and the second capacitor supplying the charged voltage value to the second back voltage part, and the voltage value charged in the first back voltage part. And a fourth switch turned on to be supplied to the second back pressure part and a fifth switch connected in parallel with the fourth switch.
또한, 제 1 배압부는 제 4 스위치와 제 2 커패시터의 공통단자와 기저전압원 사이에 접속된 제 2 다이오드 및 제 5 스위치와 제 2 커패시터의 공통단자와 제 2 배압부 사이에 접속된 제 3 다이오드를 더 포함한다. The first back voltage unit may include a second diode connected between the common terminal of the fourth switch and the second capacitor and the base voltage source, and a third diode connected between the common terminal of the fifth switch and the second capacitor and the second back voltage unit. It includes more.
또한, 제 2 배압부는 제 1 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전하고, 배압 전압 값을 패널 커패시터에 공급하는 제 1 커패시터 및 제 2 커패시터에 제 1 서스테인 전압원의 전압 값을 충전되록 하면서, 제 1 커패시터의 전압이 배압 전압 값으로 상승되도록 턴온되는 제 3 스위치를 포함한다. In addition, the second back voltage unit charges the voltage value of the first sustain voltage source and the voltage value charged in the first back voltage unit, and supplies the back voltage value to the panel capacitor and the voltage of the first sustain voltage source to the second capacitor. And a third switch that is turned on such that the voltage of the first capacitor is raised to a back voltage value while charging the value.
또한, 제 2 배압부는 제 1 서스테인 전압원과 제 3 스위치의 공통단자와 제 1 커패시터 사이에 접속된 제 1 다이오드를 더 포함한다. The second back voltage unit may further include a first diode connected between the first sustain voltage source and the common terminal of the third switch and the first capacitor.
또한, 서스테인 펄스 공급 제어부는 제 2 배압부와 패널 커패시터 사이에 접속되어, 배압 전압 값을 패널 커패시터에 공급되도록 턴온되는 제 1 스위치와 패널 커패시터와 기저전압원 사이에 접속되어, 패널 커패시터에 기저전압이 공급되도록 턴온되는 제 2 스위치를 포함한다. In addition, the sustain pulse supply control unit is connected between the second back pressure unit and the panel capacitor, and is connected between the first switch and the panel capacitor and the base voltage source, which are turned on to supply the back voltage value to the panel capacitor, so that the base voltage is applied to the panel capacitor. And a second switch that is turned on to be supplied.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 제 1 서스테인 전압원과 제 2 서스테인 전압원, 제 1 서스테인 전압원의 전압 값과 제 2 서스테인 전압원의 전압 값을 충전하는 제 1 배압부, 제 1 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전한 후, 제 1 서스테인 전압원의 전압 값의 4배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부, 제 2 배압부와 패널 커패시터 사이에 접속되어 제 2 배압부에서 공급되는 배압 전압 값을 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부 및 패널 커패시터에서 방전에 기여하지 않은 무효전력의 에너지를 회수함과 아울러 회수된 에너지를 패널 커패시터에 재 공급하는 에너지 회수/공급부를 포함한다. According to another aspect of the present invention, there is provided a plasma display device including a first sustain voltage source, a second sustain voltage source, a first sustain voltage source, and a first sustain voltage source charged with a voltage value. A second back pressure part which charges the voltage value of the back voltage part, the first sustain voltage source and the voltage value charged in the first back voltage part, and then supplies a back voltage of four times the voltage value of the first sustain voltage source to the panel capacitor; A sustain pulse supply controller and a panel capacitor connected between the second back pressure unit and the panel capacitor to control the back capacitor voltage value supplied from the second back pressure unit to recover the energy of reactive power not contributing to the discharge; It also includes an energy recovery / supply unit for supplying the recovered energy back to the panel capacitor.
또한, 에너지 회수/공급부는 패널 커패시터에서 회수된 에너지를 저장하는 소스 커패시터, 소스 커패시터와 서스테인 펄스 공급 제어부 사이에 접속된 인덕터 및 소스 커패시터와 인덕터 사이에 병렬로 접속된 제 6 스위치 및 제 7 스위치를 포함한다. The energy recovery / supply unit may further include a source capacitor for storing energy recovered from the panel capacitor, an inductor connected between the source capacitor and the sustain pulse supply control unit, and a sixth switch and a seventh switch connected in parallel between the source capacitor and the inductor. Include.
또한, 배압 전압 값은 서스테인 전압 값(Vs)인 것이 바람직하다. In addition, the back pressure voltage value is preferably the sustain voltage value Vs.
또한, 제 1 서스테인 전압원의 전압 값은 서스테인 전압 값의 1/4배(1/4Vs) 인 것이 바람직하다. Further, the voltage value of the first sustain voltage source is preferably 1/4 times (1 / 4Vs) of the sustain voltage value.
또한, 제 2 서스테인 전압 값은 서스테인 전압 값의 -1/4배(-1/4Vs) 인 것이 바람직하다. In addition, the second sustain voltage value is preferably -1/4 times (-1 / 4Vs) of the sustain voltage value.
또한, 제 1 배압부는 제 1 서스테인 전압원의 전압 값과 제 2 서스테인 전압원의 전압 값을 충전하고, 충전된 전압 값을 제 2 배압부에 공급하는 제 2 커패시터, 제 1 배압부에 충전된 전압 값을 제 2 배압부에 공급되도록 턴온되는 제 4 스위치 및 제 4 스위치와 병렬로 접속된 제 5 스위치를 포함한다. In addition, the first back voltage unit charges the voltage value of the first sustain voltage source and the voltage value of the second sustain voltage source, and the second capacitor supplying the charged voltage value to the second back voltage part, and the voltage value charged in the first back voltage part. And a fourth switch turned on to be supplied to the second back pressure part and a fifth switch connected in parallel with the fourth switch.
또한, 제 1 배압부는 제 4 스위치와 제 2 커패시터의 공통단자와 기저전압원 사이에 접속된 제 2 다이오드 및 제 5 스위치와 제 2 커패시터의 공통단자와 제 2 배압부 사이에 접속된 제 3 다이오드를 더 포함한다. The first back voltage unit may include a second diode connected between the common terminal of the fourth switch and the second capacitor and the base voltage source, and a third diode connected between the common terminal of the fifth switch and the second capacitor and the second back voltage unit. It includes more.
또한, 제 2 배압부는 제 1 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전하고, 배압 전압 값을 패널 커패시터에 공급하는 제 1 커패시터 및 제 2 커패시터에 제 1 서스테인 전압원의 전압 값을 충전되록 하면서, 제 1 커패시터의 전압이 배압 전압 값으로 상승되도록 턴온되는 제 3 스위치를 포함한다. In addition, the second back voltage unit charges the voltage value of the first sustain voltage source and the voltage value charged in the first back voltage unit, and supplies the back voltage value to the panel capacitor and the voltage of the first sustain voltage source to the second capacitor. And a third switch that is turned on such that the voltage of the first capacitor is raised to a back voltage value while charging the value.
또한, 제 2 배압부는 제 1 서스테인 전압원과 제 3 스위치의 공통단자와 제 1 커패시터 사이에 접속된 제 1 다이오드를 더 포함한다. The second back voltage unit may further include a first diode connected between the first sustain voltage source and the common terminal of the third switch and the first capacitor.
또한, 서스테인 펄스 공급 제어부는 제 2 배압부와 패널 커패시터 사이에 접속되어, 배압 전압 값을 패널 커패시터에 공급되도록 턴온되는 제 1 스위치와 패널 커패시터와 기저전압원 사이에 접속되어, 패널 커패시터에 기저전압이 공급되도록 턴온되는 제 2 스위치를 포함한다. In addition, the sustain pulse supply control unit is connected between the second back pressure unit and the panel capacitor, and is connected between the first switch and the panel capacitor and the base voltage source, which are turned on to supply the back voltage value to the panel capacitor, so that the base voltage is applied to the panel capacitor. And a second switch that is turned on to be supplied.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.
이하, 도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치에 대해서 설명한다. Hereinafter, a plasma display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3 to 6.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다.3 is a circuit diagram illustrating a plasma display device according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 제 1 서스테인 전압원(30), 제 2 서스테인 전압원(31), 제 1 배압부(33), 제 2 배압부(32), 서스테인 펄스 공급 제어부(34)를 포함한다.As shown in FIG. 3, the plasma display device according to an exemplary embodiment of the present invention includes a first sustain
제 1 서스테인 전압원(30)은 제 2 배압부(32)의 일단에 접속되어 제 2 배압부(32)의 제 1 커패시터(Cr1)에 제 1 서스테인 전압원(30)의 전압 값을 충전 시키고, 제 1 배압부(33)의 제 2 커패시터(Cr2)에 제 1 서스테인 전압원(30)의 전압 값을 충전 시키며, 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 서스테인 전압 값이 되도록 제 1 커패시터(Cr1)의 전압을 배압 전압 값(Vs)으로 상승되도록 공급한다. 여기서, 제 1 서스테인 전압원(30)은 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 배압 전압 값(Vs)의 1/4배인 1/4Vs인 것이 바람직하다. 여기서, 패널 커패시터(Cp)는 플라즈마 디스플레이 패널의 스캔 전극(Y)과 서스테인 전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 그리고, 패널 커패시 터(Cp)의 서스테인 전극(Z)에는 패널 커패시터(Cp)의 스캔 전극(Y)에 설치된 플라즈마 디스플레이 장치의 회로와 동일한 구성을 갖는 플라즈마 디스플레이 장치가 패널 커패시터(Cp)를 사이에 두고 대칭되도록 설치된다.The first sustain
제 2 서스테인 전압원(31)은 제 1 배압부(33)의 일단에 접속되어 제 1 배압부(33)의 제 2 커패시터(Cr2)에 제 2 서스테인 전압원(30)의 전압 값을 충전 시킨다.The second sustain
제 1 배압부(33)는 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)을 충전하고, 충전된 전압 값(1/2Vs)을 제 2 배압부(32)에 공급한다. The first
제 2 커패시터(Cr2)는 제 3 다이오드(D3)와 제 5 스위치(SW5)의 공통단자와 제 2 다이오드(D2)와 제 4 스위치(SW4)의 공통단자 사이에 접속되어 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)을 충전하고, 충전된 전압 값(1/2Vs)을 제 2 배압부(32)에 공급한다.The second capacitor Cr2 is connected between the common terminal of the third diode D3 and the fifth switch SW5 and the common terminal of the second diode D2 and the fourth switch SW4 to connect the first sustain
제 4 스위치(SW4)는 제 1 커패시터(Cr1) 및 제 3 스위치(SW3)의 공통단자와 제 2 커패시터(Cr2) 및 제 2 다이오드(D2)의 공통단자 사이에 접속되어 제 2 커패시터(Cr2)에 충전된 전압 값(1/2Vs)을 제 2 배압부(31)에 공급되도록 턴온된다. The fourth switch SW4 is connected between the common terminal of the first capacitor Cr1 and the third switch SW3 and the common terminal of the second capacitor Cr2 and the second diode D2 so that the second capacitor Cr2 The voltage value (1 / 2Vs) charged in the is turned on to be supplied to the second
제 5 스위치(SW5)는 제 2 커패시터(Cr2) 및 제 3 다이오드(D3)의 공통단자와 제 2 서스테인 전압원(31) 사이에 제 2 커패시터(Cr2)와 병렬로 접속되어, 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)이 합쳐져 제 2 커패시터(Cr2)에 충전된 전압 값이 1/2Vs가 되도록 공급되도 록 턴온된다.The fifth switch SW5 is connected in parallel with the second capacitor Cr2 between the common terminal of the second capacitor Cr2 and the third diode D3 and the second sustain
제 2 다이오드(D2)는 제 4 스위치(SW4) 및 제 2 커패시터(Cr2)의 공통단자와 기저전압원 사이에 접속되고, 제 3 다이오드(D3)는 제 5 스위치(SW5)와 제 2 배압부(32) 사이에 접속되어, 역전류를 방지한다.The second diode D2 is connected between the common terminal of the fourth switch SW4 and the second capacitor Cr2 and the base voltage source, and the third diode D3 is connected to the fifth switch SW5 and the second back pressure unit ( 32) to prevent reverse current.
제 2 배압부(32)는 서스테인 펄스 공급 제어부(34)와 제 1 서스테인 전압원(30) 사이에 접속되어 제 1 서스테인 전압원의 전압 값(1/4Vs)과 제 1 배압부(33)에 충전된 전압 값(1/2Vs)을 충전한 후, 제 1 서스테인 전압원(30)의 전압 값의 4배의 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다. 여기서, 배압 전압 값은 패널 커패시터(Cp)에 최종적으로 공급되는 서스테인 전압 값(Vs)인 것이 바람직하다. The second
제 1 커패시터(Cr1)는 제 4 스위치(SW4) 및 제 3 다이오드(D3)의 공통단자와 제 1 스위치(SW1) 및 제 1 다이오드(D1)의 공통단자 사이에 접속되어 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 1 배압부(33)에 충전된 전압 값(1/2Vs)을 충전하고, 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다. The first capacitor Cr1 is connected between the common terminal of the fourth switch SW4 and the third diode D3 and the common terminal of the first switch SW1 and the first diode D1 so that the first sustain
제 3 스위치(SW3)는 제 1 서스테인 전압원(30) 및 제 1 다이오드(D1)의 공통단자와 제 4 스위치(SW4) 및 제 3 다이오드(D3)의 공통단자 사이에 접속되어 제 2 커패시터(Cr2)에 제 1 서스테인 전압원의 전압 값(1/4Vs)이 충전되도록 하면서, 제 1 커패시터(Cr1)의 전압이 패널 커패시터에 최종적으로 공급될 서스테인 전압 값인 배압 전압 값(Vs)으로 상승되도록 턴온된다.The third switch SW3 is connected between the common terminal of the first sustain
제 1 다이오드(D1)는 제 1 커패시터(Cr1)와 제 1 스위치(SW1)의 공통단자와 제 1 서스테인 전압원(30) 사이에 접속되어, 역전류를 방지한다.The first diode D1 is connected between the common terminal of the first capacitor Cr1 and the first switch SW1 and the first sustain
서스테인 펄스 공급 제어부(34)는 제 2 배압부(32)와 패널 커패시터(Cp)에 접속되어 제 2 배압부(32)에서 공급되는 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급하도록 제어한다. The sustain
제 1 스위치(SW1)는 제 1 다이오드(D1)와 제 1 커패시터(Cr1)의 공통단자와 패널 커패시터(Cp)사이에 접속되어, 배압 전압 값(Vs)이 패널 커패시터(Cp)에 공급되도록 턴온된다. The first switch SW1 is connected between the common terminal of the first diode D1 and the first capacitor Cr1 and the panel capacitor Cp so that the back voltage voltage Vs is supplied to the panel capacitor Cp. do.
제 2 스위치(SW2)는 패널 커패시터(Cp)와 기저전압원(GND) 사이에 접속되어 기저전압이 공급되도록 턴온된다. The second switch SW2 is connected between the panel capacitor Cp and the ground voltage source GND and turned on to supply the ground voltage.
여기서, 제 1 내지 제 5 스위치(SW1 내지 SW5)들은 턴온 및 턴오프 되면서 전류의 흐름을 제어한다. 스위치들(SW1 내지 SW5)은 반도체 스위치 소자 예를 들면, MOSFET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다. 또한, 제 1 다이오드(D1), 제 2 다이오드(D2) 및 제 3 다이오드(D3)는 제거될 수 있다. Here, the first to fifth switches SW1 to SW5 control the flow of current while being turned on and off. The switches SW1 to SW5 are used as semiconductor switch elements, for example, semiconductor switch elements such as MOSFETs, IGBTs, SCRs, and BJTs. In addition, the first diode D1, the second diode D2, and the third diode D3 may be removed.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍을 나타내는 타이밍도이고, 도 5 내지 도 6은 도 4에 도시된 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다. 4 is a timing diagram illustrating on / off timings of the switches illustrated in FIG. 3, and FIGS. 5 to 6 are circuit diagrams illustrating current paths formed according to on / off timings of the switches illustrated in FIG. 4.
도 4 내지 도 6을 참조하면, t1 기간에는 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 2 스위칭 제어신호, 제 4 스위칭 제어신호 및 제 5 스위칭 제어신호 따라 제 2 스위치(SW2), 제 4 스위치(SW4) 및 제 5 스위치(SW5)가 턴온된다. 이에 따라, 도 5에 도시된 바와 같이, 패널 커패시터(Cp), 제 2 스위치(SW2), 기저전압원으로 이어지는 전류패스(실선)가 형성되어 패널 커패시터(Cp)의 전압은 t1 기간 동안 기저전압(GND)을 유지한다. 또한, 제 1 서스테인 전압원(30), 제 1 다이오드(D1), 제 1 커패시터(Cr1), 제 4 스위치(SW4), 제 2 커패시터(Cr2), 제 5 스위치(SW4) 및 기저전압원으로 이어지는 전류패스(점선)가 형성된다. 이로 인해, t1 기간 동안에는 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)이 제 2 커패시터(Cr2)에 충전되고 후술할 t2 기간동안 제 2 커패시터(Cr2)에 충전된 전압 값(1/4Vs)과 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)이 더해져서 제 2 커패시터(Cr2)에는 서스테인 전압(Vs)의 1/2배인 1/2Vs가 제 1 커패시터(Cr1)에 공급되어 제 1 커패시터(Cr1)에는 서스테인 전압(Vs)의 3/4배인 3/4Vs의 전압 값이 충전된다.4 to 6, in the t1 period, the second switch SW2 according to the high second switching control signal, the fourth switching control signal, and the fifth switching control signal supplied from the timing controller (not shown). The fourth switch SW4 and the fifth switch SW5 are turned on. Accordingly, as shown in FIG. 5, a current path (solid line) leading to the panel capacitor Cp, the second switch SW2, and the base voltage source is formed, so that the voltage of the panel capacitor Cp becomes the base voltage during the t1 period. GND). In addition, the current leading to the first sustain
t2 기간에는 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)상태의 제 1 스위칭 제어신호 및 제 3 스위칭 제어신호에 따라 제 1 스위치(SW1) 및 제 3 스위치(SW3)는 턴온되며, 로우(LOW) 상태의 제 2 스위칭 제어 신호, 제 4 스위칭 제어 신호 및 제 5 스위칭 제어 신호에 따라 제 2 스위치(SW2), 제 4 스위치(SW4) 및 제 5 스위치(SW2)가 턴오프된다. 이에 따라, 도 6에 도시된 바와 같이, 제 1 서스테인 전압원(30), 제 3 스위치(SW3), 제 1 커패시터(Cr1), 제 1 스위치(SW1) 및 패널 커패시터(Cp)로 이어지는 전류패스가 형성되어 t1 기간에 충전된 제 1 커패시터(Cr1)의 전압 값(3/4Vs)과 t2 기간에 형성된 전류패스에 의해 제 1 서스테인 전압원(30)이 제 1 커패시터(Cr1)에 공급하는 전압 값(1/4Vs)과 합쳐져, 최종적으로 패널 커패시터(Cp)에는 서스테인 전압 값(Vs)인 배압 전압 값(Vs)이 공급된다. 따라 서, 패널 커패시터(Cp)의 전압은 t2 기간동안 서스테인 전압(Vs)을 유지하게 된다. 또한, 제 1 서스테인 전압원(30), 제 3 스위치(SW3), 제 3 다이오드(D3), 제 2 커패시터(Cr2), 제 2 다이오드(D2) 및 기저전압원으로 이어지는 전류패스(점선)가 형성된다. 이로 인해, t2 기간 동안에는 제 2 커패시터(Cr2)에 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)이 충전된다. In the t2 period, the first switch SW1 and the third switch SW3 are turned on according to the first switching control signal and the third switching control signal in a high state supplied from a timing controller (not shown), and the low ( The second switch SW2, the fourth switch SW4, and the fifth switch SW2 are turned off according to the second switching control signal, the fourth switching control signal, and the fifth switching control signal in the LOW state. Accordingly, as shown in FIG. 6, a current path leading to the first sustain
이와 같이, 종래처럼 서스테인 전압원의 전압 값이 바로 패널 커패시터(Cp)에 공급되는 것이 아니라, 제 2 배압부(32)의 제 1 커패시터(Cr1)를 거쳐 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)의 3배의 전압 값(Vs)을 공급하는 것이므로 회로의 일부 소자(SW1, SW3)의 전압 스트레스가 서스테인 전압 값(Vs)의 1/4배인 1/4Vs로 저감하여 저용량의 소자를 사용할 수 있게 된다. As described above, the voltage value of the sustain voltage source is not directly supplied to the panel capacitor Cp, but the voltage value of the first sustain
이후, 패널 커패시터(Cp)에 공급되는 서스테인 펄스는 t1 기간부터 t2까지의 동작을 반복하여 공급된다.Thereafter, the sustain pulse supplied to the panel capacitor Cp is supplied by repeating the operation from the period t1 to t2.
도 7 내지 도 11은 참조하여, 본 발명의 또 다른 일 실시예에 따른 플라즈마 디스플레이 장치에 대해서 설명한다.7 to 11, a plasma display device according to another embodiment of the present invention will be described.
도 7은 본 발명의 또 다른 일 실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다. 7 is a circuit diagram illustrating a plasma display device according to another embodiment of the present invention.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 제 1 서스테인 전압원(70), 제 2 서스테인 전압원(71), 제 1 배압부(73), 제 2 배압부(72), 서스테인 펄스 공급 제어부(74) 및 에너지 회수/공급부(75)를 포함한다.As shown in FIG. 7, the plasma display device according to an exemplary embodiment of the present invention includes a first sustain
제 1 서스테인 전압원(30)은 제 2 배압부(32)의 일단에 접속되어 제 2 배압부(32)의 제 1 커패시터(Cr1)에 제 1 서스테인 전압원(30)의 전압 값을 충전 시키고, 제 1 배압부(33)의 제 2 커패시터(Cr2)에 제 1 서스테인 전압원(30)의 전압 값을 충전 시키며, 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 서스테인 전압 값이 되도록 제 1 커패시터(Cr1)의 전압을 배압 전압 값(Vs)으로 상승되도록 공급한다. 여기서, 제 1 서스테인 전압원(30)은 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 배압 전압 값(Vs)의 1/4배인 1/4Vs인 것이 바람직하다. 여기서, 패널 커패시터(Cp)는 플라즈마 디스플레이 패널의 스캔 전극(Y)과 서스테인 전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 그리고, 패널 커패시터(Cp)의 서스테인 전극(Z)에는 패널 커패시터(Cp)의 스캔 전극(Y)에 설치된 플라즈마 디스플레이 장치의 회로와 동일한 구성을 갖는 플라즈마 디스플레이 장치가 패널 커패시터(Cp)를 사이에 두고 대칭되도록 설치된다.The first sustain
제 2 서스테인 전압원(31)은 제 1 배압부(33)의 일단에 접속되어 제 1 배압부(33)의 제 2 커패시터(Cr2)에 제 2 서스테인 전압원(30)의 전압 값을 충전 시킨다.The second sustain
제 1 배압부(33)는 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)을 충전하고, 충전된 전압 값(1/2Vs)을 제 2 배압부(32)에 공급한다. The first
제 2 커패시터(Cr2)는 제 3 다이오드(D3)와 제 5 스위치(SW5)의 공통단자와 제 2 다이오드(D2)와 제 4 스위치(SW4)의 공통단자 사이에 접속되어 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)을 충전하고, 충전된 전압 값(1/2Vs)을 제 2 배압부(32)에 공급한다.The second capacitor Cr2 is connected between the common terminal of the third diode D3 and the fifth switch SW5 and the common terminal of the second diode D2 and the fourth switch SW4 to connect the first sustain
제 4 스위치(SW4)는 제 1 커패시터(Cr1) 및 제 3 스위치(SW3)의 공통단자와 제 2 커패시터(Cr2) 및 제 2 다이오드(D2)의 공통단자 사이에 접속되어 제 2 커패시터(Cr2)에 충전된 전압 값(1/2Vs)을 제 2 배압부(31)에 공급되도록 턴온된다. The fourth switch SW4 is connected between the common terminal of the first capacitor Cr1 and the third switch SW3 and the common terminal of the second capacitor Cr2 and the second diode D2 so that the second capacitor Cr2 The voltage value (1 / 2Vs) charged in the is turned on to be supplied to the second
제 5 스위치(SW5)는 제 2 커패시터(Cr2) 및 제 3 다이오드(D3)의 공통단자와 제 2 서스테인 전압원(31) 사이에 제 2 커패시터(Cr2)와 병렬로 접속되어, 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)이 합쳐져 제 2 커패시터(Cr2)에 충전된 전압 값이 1/2Vs가 되도록 공급되도록 턴온된다.The fifth switch SW5 is connected in parallel with the second capacitor Cr2 between the common terminal of the second capacitor Cr2 and the third diode D3 and the second sustain
제 2 다이오드(D2)는 제 4 스위치(SW4) 및 제 2 커패시터(Cr2)의 공통단자와 기저전압원 사이에 접속되고, 제 3 다이오드(D3)는 제 5 스위치(SW5)와 제 2 배압부(32) 사이에 접속되어, 역전류를 방지한다.The second diode D2 is connected between the common terminal of the fourth switch SW4 and the second capacitor Cr2 and the base voltage source, and the third diode D3 is connected to the fifth switch SW5 and the second back pressure unit ( 32) to prevent reverse current.
제 2 배압부(32)는 서스테인 펄스 공급 제어부(34)와 제 1 서스테인 전압원(30) 사이에 접속되어 제 1 서스테인 전압원의 전압 값(1/4Vs)과 제 1 배압부(33)에 충전된 전압 값(1/2Vs)을 충전한 후, 제 1 서스테인 전압원(30)의 전압 값의 4배의 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다. 여기서, 배압 전압 값은 패널 커패시터(Cp)에 최종적으로 공급되는 서스테인 전압 값(Vs)인 것이 바람직하다. The second
제 1 커패시터(Cr1)는 제 4 스위치(SW4) 및 제 3 다이오드(D3)의 공통단자와 제 1 스위치(SW1) 및 제 1 다이오드(D1)의 공통단자 사이에 접속되어 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)과 제 1 배압부(33)에 충전된 전압 값(1/2Vs)을 충전하고, 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다. The first capacitor Cr1 is connected between the common terminal of the fourth switch SW4 and the third diode D3 and the common terminal of the first switch SW1 and the first diode D1 so that the first sustain
제 3 스위치(SW3)는 제 1 서스테인 전압원(30) 및 제 1 다이오드(D1)의 공통단자와 제 4 스위치(SW4) 및 제 3 다이오드(D3)의 공통단자 사이에 접속되어 제 2 커패시터(Cr2)에 제 1 서스테인 전압원의 전압 값(1/4Vs)이 충전되도록 하면서, 제 1 커패시터(Cr1)의 전압이 패널 커패시터에 최종적으로 공급될 서스테인 전압 값인 배압 전압 값(Vs)으로 상승되도록 턴온된다.The third switch SW3 is connected between the common terminal of the first sustain
제 1 다이오드(D1)는 제 1 커패시터(Cr1)와 제 1 스위치(SW1)의 공통단자와 제 1 서스테인 전압원(30) 사이에 접속되어, 역전류를 방지한다.The first diode D1 is connected between the common terminal of the first capacitor Cr1 and the first switch SW1 and the first sustain
서스테인 펄스 공급 제어부(34)는 제 2 배압부(32)와 패널 커패시터(Cp)에 접속되어 제 2 배압부(32)에서 공급되는 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급하도록 제어한다. The sustain
제 1 스위치(SW1)는 제 1 다이오드(D1)와 제 1 커패시터(Cr1)의 공통단자와 패널 커패시터(Cp)사이에 접속되어, 배압 전압 값(Vs)이 패널 커패시터(Cp)에 공급되도록 턴온된다. The first switch SW1 is connected between the common terminal of the first diode D1 and the first capacitor Cr1 and the panel capacitor Cp so that the back voltage voltage Vs is supplied to the panel capacitor Cp. do.
제 2 스위치(SW2)는 패널 커패시터(Cp)와 기저전압원(GND) 사이에 접속되어 기저전압이 공급되도록 턴온된다. The second switch SW2 is connected between the panel capacitor Cp and the ground voltage source GND and turned on to supply the ground voltage.
에너지 회수/공급부(75)는 패널 커패시터(Cp), 제 1 스위치(SW1) 및 제 2 스위치(SW2)의 공통단자에 접속되어, 패널 커패시터(Cp)에서 방전에 기여하지 않은 무효전력의 에너지를 회수함과 아울러 상술한 회수된 에너지를 패널 커패시터(Cp)에 재 공급한다. The energy recovery /
소스 커패시터(Cs)는 제 6 스위치(SW6) 및 제 7 스위치(SW7)의 공통단자에 접속되어 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 그 내부에 충전된 전압을 패널 커패시터(Cp)에 재공급한다. The source capacitor Cs is connected to the common terminals of the sixth switch SW6 and the seventh switch SW7 to recover and charge the voltage charged to the panel capacitor Cp during sustain discharge, and to charge the voltage therein. To the panel capacitor Cp.
인덕터(L)는 소스 커패시터(Cs)와 서스테인 펄스 공급 제어부(74) 사이에 접속되어 있으며, 인덕터(L)는 일정한 인덕턴스 값을 갖고, 패널 커패시터(Cp)와 함께 공진회로를 형성한다. The inductor L is connected between the source capacitor Cs and the sustain pulse
제 6 스위치(SW6) 및 제 7 스위치(SW7)는 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속되어 소스 커패시터(Cs)가 패널 커패시터(Cp)에 충전되는 전압을 회수할 때 제 6 스위치(SW6)는 턴온되고, 소스 커패시터(Cs) 내부에 충전된 전압을 패널 커패시터(Cp)에 재공급할 때 제 7 스위치(SW7)는 턴온된다. The sixth switch SW6 and the seventh switch SW7 are connected in parallel between the source capacitor Cs and the inductor L so as to recover the voltage when the source capacitor Cs is charged to the panel capacitor Cp. The sixth switch SW6 is turned on and the seventh switch SW7 is turned on when the voltage charged inside the source capacitor Cs is resupplied to the panel capacitor Cp.
제 4 다이오드(D3)는 제 6 스위치(SW6)와 인덕터(L) 사이에, 제 5 다이오드(D5)는 제 7 스위치(SW7)와 인덕터(L) 사이에 접속되어 역전류를 방지한다. The fourth diode D3 is connected between the sixth switch SW6 and the inductor L, and the fifth diode D5 is connected between the seventh switch SW7 and the inductor L to prevent reverse current.
여기서, 제 1 내지 제 7 스위치(SW1 내지 SW7)들은 턴온 및 턴오프 되면서 전류의 흐름을 제어한다. 스위치들(SW1 내지 SW7)은 반도체 스위치 소자 예를 들면, MOSFET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다. 또한, 제 1 다이오드(D1), 제 2 다이오드(D2), 제 3 다이오드(D3), 제 4 다이오드(D4) 및 제 5 다이오드(D5)는 제거될 수 있다.Here, the first to seventh switches SW1 to SW7 control the flow of current while being turned on and off. The switches SW1 to SW7 are used as semiconductor switch elements, for example, semiconductor switch elements such as MOSFETs, IGBTs, SCRs, and BJTs. In addition, the first diode D1, the second diode D2, the third diode D3, the fourth diode D4, and the fifth diode D5 may be removed.
도 8 내지 도 11은 도 7의 플라즈마 디스플레이 장치의 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다. 8 to 11 are circuit diagrams illustrating current paths formed according to on / off timings of switches of the plasma display apparatus of FIG. 7.
먼저, 패널 커패시터(Cp)에는 0V의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 1/2 서스테인 전압(1/2Vs)이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다. First, the operation process will be described in detail on the assumption that the panel capacitor Cp is charged with a voltage of 0V and the source capacitor Cs is charged with a 1/2 sustain voltage (1 / 2Vs).
도 8을 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 6 스위칭 제어신호 따라 제 6 스위치(SW6)가 턴온된다. 이에 따라, 도 8에 도시된 바와 같이, 소스 커패시터(Cs), 제 6 스위치(SW6), 제 4 다이오드(D4), 인덕터(L) 및 패널 커패시터(Cs)로 이어지는 전류패스가 형성되어 인덕터(L) 와 패널 커패시터(Cp)는 직렬공진을 발생한다. 이로 인해, 패널 커패시터(Cp)의 전압은 기저전압에서 서스테인 전압 값(Vs)까지 상승한다.Referring to FIG. 8, the sixth switch SW6 is turned on in response to a sixth switching control signal of HIGH supplied from a timing controller (not shown). Accordingly, as shown in FIG. 8, current paths leading to the source capacitor Cs, the sixth switch SW6, the fourth diode D4, the inductor L, and the panel capacitor Cs are formed to form an inductor ( L) and the panel capacitor Cp generate series resonance. As a result, the voltage of the panel capacitor Cp rises from the base voltage to the sustain voltage value Vs.
다음으로, 도 9를 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)상태의 제 1 스위칭 제어신호 및 제 3 스위칭 제어신호에 따라 제 1 스위치(SW1) 및 제 3 스위치(SW3)는 턴온된다. 이에 따라, 도 9에 도시된 바와 같이, 제 1 서스테인 전압원(30), 제 3 스위치(SW3), 제 1 커패시터(Cr1), 제 1 스위치(SW1) 및 패널 커패시터(Cp)로 이어지는 전류패스가 형성되어 후술할 도 11의 기간에 충전된 제 1 커패시터(Cr1)의 전압 값(3/4Vs)과 도 9에서 설명하는 기간에 형성된 전류패스에 의해 제 1 서스테인 전압원(30)이 제 1 커패시터(Cr1)에 공급하는 전압 값(1/4Vs)과 합쳐져, 최종적으로 패널 커패시터(Cp)에는 서스테인 전압 값(Vs)인 배압 전압 값(Vs)이 공급된다. 따라서, 패널 커패시터(Cp)의 전압은 도 9에서 설명하는 기간동안 서스테인 전압(Vs)을 유지하게 된다. 또한, 제 1 서스테인 전압원 (30), 제 3 스위치(SW3), 제 3 다이오드(D3), 제 2 커패시터(Cr2), 제 2 다이오드(D2) 및 기저전압원으로 이어지는 전류패스가 형성된다. 이로 인해, 도 9에서 설명하는 기간 동안에는 제 2 커패시터(Cr2)에 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)이 충전된다. Next, referring to FIG. 9, the first switch SW1 and the third switch SW3 according to a first switching control signal and a third switching control signal in a high state supplied from a timing controller (not shown). Is turned on. Accordingly, as shown in FIG. 9, a current path leading to the first sustain
이와 같이, 종래처럼 서스테인 전압원의 전압 값이 바로 패널 커패시터(Cp)에 공급되는 것이 아니라, 제 2 배압부(32)의 제 1 커패시터(Cr1)를 거쳐 제 1 서스테인 전압원(30)의 전압 값(1/4Vs)의 3배의 전압 값(Vs)을 공급하는 것이므로 회로의 일부 소자(SW1, SW3)의 전압 스트레스가 서스테인 전압 값(Vs)의 1/4배인 1/4Vs로 저감하여 저용량의 소자를 사용할 수 있게 된다. As described above, the voltage value of the sustain voltage source is not directly supplied to the panel capacitor Cp, but the voltage value of the first sustain
다음으로, 다음으로, 도 10을 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 7 스위칭 제어신호 따라 제 7 스위치(SW7)가 턴온된다. 이에 따라, 도 10에 도시된 바와 같이, 패널 커패시터(Cp), 인덕터(L), 제 5 다이오드(D5), 제 7 스위치(SW7) 및 소스 커패시터(Cs)로 이어지는 전류패스가 형성되고, 인덕터(L) 와 패널 커패시터(Cp)는 직렬공진을 발생한다. 이로 인해, 패널 커패시터(Cp)의 전압은 서스테인 전압(Vs)에서 기저전압까지 하강한다Next, referring to FIG. 10, the seventh switch SW7 is turned on according to the seventh switching control signal of HIGH supplied from a timing controller (not shown). Accordingly, as shown in FIG. 10, a current path leading to the panel capacitor Cp, the inductor L, the fifth diode D5, the seventh switch SW7, and the source capacitor Cs is formed. (L) and panel capacitor (Cp) generate series resonance. As a result, the voltage of the panel capacitor Cp drops from the sustain voltage Vs to the base voltage.
다음으로, 도 11을 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 2 스위칭 제어신호, 제 4 스위칭 제어신호 및 제 5 스위칭 제어신호 따라 제 2 스위치(SW2), 제 4 스위치(SW4) 및 제 5 스위치(SW5)가 턴온된다. 이에 따라, 도 11에 도시된 바와 같이, 패널 커패시터(Cp), 제 2 스위치(SW2), 기저전압원으로 이어지는 전류패스(실선)가 형성되어 패널 커패시터(Cp)의 전압은 t1 기간 동안 기저전압(GND)을 유지한다. 또한, 제 1 서스테인 전압원(30), 제 1 다이오드(D1), 제 1 커패시터(Cr1), 제 4 스위치(SW4), 제 2 커패시터(Cr2), 제 5 스위치(SW4) 및 기저전압원으로 이어지는 전류패스가 형성된다. 이로 인해, 전술한 도 9에서 설명하는 기간동안 제 2 커패시터(Cr2)에 충전된 전압 값(1/4Vs)과 도 11에서 설명하는 기간동안 제 2 서스테인 전압원(31)의 전압 값(-1/4Vs)이 제 2 커패시터(Cr2)에 충전되어 제 2 커패시터(Cr2)에는 서스테인 전압(Vs)의 1/2배인 1/2Vs가 제 1 커패시터(Cr1)에 공급되어 제 1 커패시터(Cr1)에는 서스테인 전압(Vs)의 3/4배인 3/4Vs의 전압 값이 충전된다.Next, referring to FIG. 11, the second switch SW2 and the fourth switch according to a high second switching control signal, a fourth switching control signal, and a fifth switching control signal supplied from a timing controller (not shown). The switch SW4 and the fifth switch SW5 are turned on. Accordingly, as shown in FIG. 11, a current path (solid line) leading to the panel capacitor Cp, the second switch SW2, and the base voltage source is formed, so that the voltage of the panel capacitor Cp becomes the base voltage during the t1 period. GND). In addition, the current leading to the first sustain
이후, 패널 커패시터(Cp)에 공급되는 서스테인 펄스는 도 8에 도시된 기간부터 도 11에 도시된 기간까지의 동작을 반복하여 공급된다.Thereafter, the sustain pulse supplied to the panel capacitor Cp is repeatedly supplied from the period shown in FIG. 8 to the period shown in FIG.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains can understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. will be. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 플라즈마 디스플레 이 장치는 저용량 소자를 사용할 수 있도록 회로를 구성하여 제조비용을 절감할 수 있는 효과가 있다. Plasma display device according to an embodiment of the present invention made as described above has the effect of reducing the manufacturing cost by configuring a circuit to use a low capacitance device.
Claims (19)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050102624A KR20070045861A (en) | 2005-10-28 | 2005-10-28 | Apparatus for plasma display |
JP2006292715A JP2007122060A (en) | 2005-10-28 | 2006-10-27 | Plasma display apparatus |
US11/588,231 US20070097035A1 (en) | 2005-10-28 | 2006-10-27 | Plasma display apparatus |
EP06291683A EP1780700A3 (en) | 2005-10-28 | 2006-10-27 | Plasma display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050102624A KR20070045861A (en) | 2005-10-28 | 2005-10-28 | Apparatus for plasma display |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070045861A true KR20070045861A (en) | 2007-05-02 |
Family
ID=38271523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050102624A KR20070045861A (en) | 2005-10-28 | 2005-10-28 | Apparatus for plasma display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070045861A (en) |
-
2005
- 2005-10-28 KR KR1020050102624A patent/KR20070045861A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100646220B1 (en) | Energy recovery apparatus of plasma display panel | |
KR100482348B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100538324B1 (en) | Circuit for driving electrode of plasma display panel | |
KR100503606B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100738220B1 (en) | Apparatus for Plasma Display | |
KR20070045861A (en) | Apparatus for plasma display | |
KR100738218B1 (en) | Apparatus for Plasma Display and Driving Method for Plasma Display Panel | |
KR100692822B1 (en) | Apparatus and method of energy recovery circuit for plasma display panel | |
KR100480153B1 (en) | Apparatus and method 0f sustain driver with energy recovery | |
KR100658344B1 (en) | Energy recovery apparatus of plasma display panel | |
KR100640054B1 (en) | Energy recovery apparatus and method of plasma display panel | |
CN101471027B (en) | Plasma display apparatus, driving method thereof and driving IC | |
KR101058142B1 (en) | Energy recovery device and recovery method of plasma display panel | |
KR100634684B1 (en) | Energy recovery apparatus of plasma display panel | |
KR100488451B1 (en) | Apparatus of Energy Recovery and Energy Recovering Method Using the same | |
KR100582201B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100475157B1 (en) | Plasma display panel | |
KR100508248B1 (en) | Energy recovery apparatus and method of plasma display panel | |
JP2007122060A (en) | Plasma display apparatus | |
KR100508244B1 (en) | Apparatus for Energy Recovery | |
KR100511792B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100943957B1 (en) | Plasma display and driving apparatus thereof | |
KR100547978B1 (en) | Method of Energy Recovery | |
KR100508247B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100649193B1 (en) | Plasma display device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070531 Effective date: 20080319 |