KR100640054B1 - Energy recovery apparatus and method of plasma display panel - Google Patents
Energy recovery apparatus and method of plasma display panel Download PDFInfo
- Publication number
- KR100640054B1 KR100640054B1 KR1020050017746A KR20050017746A KR100640054B1 KR 100640054 B1 KR100640054 B1 KR 100640054B1 KR 1020050017746 A KR1020050017746 A KR 1020050017746A KR 20050017746 A KR20050017746 A KR 20050017746A KR 100640054 B1 KR100640054 B1 KR 100640054B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- switch
- inductor
- energy
- electrode
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B13/00—Doors, gates, or other apparatus controlling access to, or exit from, cages or lift well landings
- B66B13/30—Constructional features of doors or gates
- B66B13/308—Details of seals and joints
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B13/00—Doors, gates, or other apparatus controlling access to, or exit from, cages or lift well landings
- B66B13/30—Constructional features of doors or gates
- B66B13/306—Details of door jambs
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법에 관한 것이다.The present invention relates to an energy recovery apparatus and a recovery method of a plasma display panel.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지회수장치는 전원이 공급되는 제1 및 제2 전극과, 상기 제1 및 제2 전극 사이에 형성된 용량성 부하와, 상기 용량성 부하 및 상기 제1 및 제2 전극 및 하나 이상의 스위치 소자를 포함하는 풀브릿지 회로와, 상기 제1 전극 및 상기 제2 전극 사이에 상기 용량성 부하와 병렬로 연결되는 인덕터 및 하나 이상의 스위치소자를 포함하는 보조회로를 구비하고, 상기 풀브릿지 회로는 상기 제1 전극과 상기 전원 사이에 접속되는 제1 스위치와, 상기 제1 전극과 접지 사이에 접속되는 제3 스위치와, 상기 제2 전극과 상기 접지 사이에 접속되는 제2 스위치와, 상기 제2 전극과 상기 전원 사이에 접속되는 제4 스위치를 구비하며, 상기 보조회로는 상기 전원과 상기 제1 전극 사이에 접속되는 제1 다이오드 및 제6 스위치와, 상기 전원과 상기 제2 전극 사이에 접속되는 제2 다이오드 및 제5 스위치와, 상기 제1 다이오드와 상기 제6 스위치의 접속점 및 상기 제2 다이오드와 상기 제5 스위치의 접속점 사이에 접속되는 인덕터를 구비하는 것을 특징으로 한다.An energy recovery apparatus of a plasma display panel according to an exemplary embodiment of the present invention includes a capacitive load formed between first and second electrodes to which power is supplied, a capacitive load formed between the first and second electrodes, and the capacitive load and the first electrode. And a full bridge circuit including a second electrode and at least one switch element, and an auxiliary circuit including at least one switch element connected in parallel with the capacitive load between the first electrode and the second electrode. The full bridge circuit may include a first switch connected between the first electrode and the power supply, a third switch connected between the first electrode and ground, and a second switch connected between the second electrode and the ground. A second switch and a fourth switch connected between the second electrode and the power supply, wherein the auxiliary circuit includes a first diode and a first connection connected between the power supply and the first electrode; A sixth switch, a second diode and a fifth switch connected between the power supply and the second electrode, a connection point of the first diode and the sixth switch and a connection point of the second diode and the fifth switch It characterized in that it comprises an inductor.
Description
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도이다. 1 is a perspective view showing a conventional three-electrode AC surface discharge type plasma display panel.
도 2는 종래의 플라즈마 디스플레이 패널의 에너지 회수장치를 나타내는 회로도이다. 2 is a circuit diagram illustrating an energy recovery apparatus of a conventional plasma display panel.
도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.3 is a timing diagram and waveform diagrams illustrating on / off timings of the switches illustrated in FIG. 2 and output waveforms of the panel capacitor.
도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수장치를 나타낸 도면이다.4 is a diagram illustrating an energy recovery apparatus of a plasma display panel according to a first embodiment of the present invention.
도 5는 도 4에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.FIG. 5 is a timing diagram and waveform diagrams illustrating on / off timings of the switches illustrated in FIG. 4 and output waveforms of the panel capacitor.
도 6 내지 도 14은 도 5의 T0 기간 이전부터 T7 기간까지 형성되는 각 에너지 흐름도를 나타낸 도면이다.6 to 14 are diagrams illustrating respective energy flow charts formed from before the T0 period to the T7 period of FIG. 5.
도 15는 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수장치를 나타낸 도면이다.FIG. 15 illustrates an energy recovery apparatus of a plasma display panel according to a second embodiment of the present invention.
도 16은 도 15에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.FIG. 16 is a timing diagram and waveform diagrams illustrating on / off timings of the switches illustrated in FIG. 15 and an output waveform of the panel capacitor.
도 17 내지 도 25는 도 16의 T0 기간에서부터 T7 기간까지 형성되는 각 에너지 흐름도를 나타낸 도면이다.17 to 25 are diagrams illustrating respective energy flow charts formed from the T0 period to the T7 period in FIG. 16.
본 발명은 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법에 관한 것으로, 특히 에너지 회수효율을 극대화하고 방전 특성을 향상시키도록 한 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법에 관한 것이다.The present invention relates to an energy recovery apparatus and a recovery method of the plasma display panel, and more particularly, to an energy recovery apparatus and a recovery method of the plasma display panel to maximize the energy recovery efficiency and improve the discharge characteristics.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, "PDP"라 함) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), plasma display panels (hereinafter referred to as "PDPs"), and electroluminescence ( Electro-Luminescence (EL) display.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.PDP is a display device using a gas discharge has the advantage that it is easy to manufacture a large panel. As a PDP, a three-electrode AC surface discharge type PDP having three electrodes and driven by an alternating voltage is typical.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1 전극(12Y) 및 제 2 전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a
제 1 전극(12Y)과 제 2 전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The upper
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1 전극(12Y) 및 제 2 전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.The lower
형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드는 다시 초기화 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다. The three-electrode AC surface discharge type PDP is driven by being divided into a plurality of subfields, and gray scale display is performed by emitting light a number of times proportional to the weight of video data in each subfield period. The subfield is driven again by being divided into an initialization period, an address period, a sustain period, and an erase period.
여기서, 초기화 기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드 레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 소거기간은 서스테인 기간에 발생된 서스테인 방전을 소거하는 기간이다.Here, the initialization period is a period during which uniform wall charges are formed in the discharge cells, and the address period is a period during which selective address discharge occurs according to the logic value of the video data, and the sustain period is a discharge in which the address discharge has occurred. It is a period in which discharge is maintained in the cell. The erasing period is a period of erasing the sustain discharge generated in the sustain period.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 제 1 전극(12Y) 및 제 2 전극(12Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다. The address discharge and the sustain discharge of the AC surface discharge PDP driven in this way require a high voltage of several hundred volts or more. Therefore, an energy recovery apparatus is used to minimize the driving power required for the address discharge and the sustain discharge. The energy recovery apparatus recovers the voltage between the
도 2를 참조하면, 'Weber(USP-5081400)'에 의해 제안된 PDP의 에너지 회수장치(30, 32)는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서, 패널 커패시터(Cp)는 제 1 전극(Y)과 제 2 전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 1 에너지 회수장치(30)는 제 1 전극(Y)에 서스테인 펄스를 공급한다. 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번되게 동작하면서 제 2 전극(Z)에 서스테인 펄스를 공급한다. Referring to FIG. 2, the
종래의 PDP의 에너지 회수장치(30, 32)의 구성을 제 1 에너지 회수장치(30)를 참조하여 설명하기로 한다. 제 1 에너지 회수장치(30)는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1, S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2, S4)를 구비한다.The configuration of the
제 2 스위치(S2)는 서스테인 전압원(VS)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 이와 같은 소스 커패시터(Cs)에는 서스테인 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압이 충전된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1 내지 S4)는 전류의 흐름을 제어한다. The second switch S2 is connected to the sustain voltage source VS, and the fourth switch S4 is connected to the ground voltage source GND. The source capacitor Cs recovers and charges the voltage charged to the panel capacitor Cp during the sustain discharge, and supplies the charged voltage to the panel capacitor Cp again. The source capacitor Cs is charged with a voltage of Vs / 2 corresponding to half of the sustain voltage source Vs. The inductor L forms a resonance circuit together with the panel capacitor Cp. The first to fourth switches S1 to S4 control the flow of current.
한편, 제 1 및 제 2 스위치(S1, S2)와 인덕터(L)의 사이에 각각 설치된 제 5 및 제 6 다이오드(D5, D6)는 전류가 역방향으로 흐르는 것을 방지한다. Meanwhile, the fifth and sixth diodes D5 and D6 provided between the first and second switches S1 and S2 and the inductor L respectively prevent current from flowing in the reverse direction.
도 3은 제 1 에너지 회수장치 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.3 is a timing diagram and waveform diagrams illustrating on / off timing of the first energy recovery device switches and an output waveform of the panel capacitor.
T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.The operation process will be described in detail assuming that the panel capacitor Cp is charged with a voltage of 0 volts and the source capacitor Cs is charged with a voltage of Vs / 2 before the T1 period.
T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)로 공급된다. 이때, 인덕터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 2배인 Vs 전압이 충전된다.In the T1 period, the first switch S1 is turned on to form a current path from the source capacitor Cs to the first switch S1, the inductor L, and the panel capacitor Cp. When the current path is formed, the voltage of Vs / 2 charged in the source capacitor Cs is supplied to the panel capacitor Cp. At this time, since the inductor L and the panel capacitor Cp form a series resonant circuit, the panel capacitor Cp is charged with a Vs voltage that is twice the voltage of the source capacitor Cs.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 서스테인 전압원(Vs)의 전압이 제 1 전극(Y)에 공급된다. 제 1 전극(Y)에 공급되는 서스테인 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 서스테인 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 T1기간에 Vs까지 상승하였기 때문에 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력은 최소화된다.In the T2 period, the second switch S2 is turned on. When the second switch S2 is turned on, the voltage of the sustain voltage source Vs is supplied to the first electrode Y. The voltage of the sustain voltage source Vs supplied to the first electrode Y prevents the voltage of the panel capacitor Cp from falling below the sustain voltage source Vs so that sustain discharge occurs normally. On the other hand, since the voltage of the panel capacitor Cp has risen to Vs in the period T1, the driving power supplied from the outside to cause the sustain discharge is minimized.
T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)된다. 이때, 제 1 전극(Y)은 T3의 기간동안 서스테인 전압원(Vs)의 전압을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2의 전압이 충전된다.In the T3 period, the first switch S1 is turned off. At this time, the first electrode Y maintains the voltage of the sustain voltage source Vs for the period of T3. In the T4 period, the second switch S2 is turned off and the third switch S3 is turned on. When the third switch S3 is turned on, a current path is formed from the panel capacitor Cp to the source capacitor Cs through the inductor L and the third switch S3 to charge the panel capacitor Cp. The voltage is recovered to the source capacitor Cs. At this time, the source capacitor Cs is charged with a voltage of Vs / 2.
T5 기간에는 제 3 스위치(S3)가 턴-오프됨과 아울러 제 4 스위치(S4)가 턴-온된다. 제 4 스위치(S4)가 턴-온되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 상태를 일정 시간동안 유지한다. 실제로, 제 1 전극(Y) 및 제 2 전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다. In the T5 period, the third switch S3 is turned off and the fourth switch S4 is turned on. When the fourth switch S4 is turned on, a current path is formed between the panel capacitor Cp and the base voltage source GND, so that the voltage of the panel capacitor Cp drops to zero volts. In the T6 period, the state of T5 is maintained for a certain time. In fact, the AC drive pulses supplied to the first electrode Y and the second electrode Z are obtained by periodically repeating the periods T1 to T6.
한편, 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번적으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다. 따라서, 패널 커패시 터(Cp)에는 서로 반대 극성을 가지는 서스테인 펄스전압(Vs)이 공급되게 된다. 이와 같이 패널 커패시터(Cp)에 서로 반대 극성을 가지는 서스테인 펄스전압(Vs)이 공급됨으로써 방전셀들에서 서스테인 방전이 일어나게 된다. Meanwhile, the second
하지만, 이와 같은 종래의 에너지 회수장치(30, 32)들은 제 1 전극(Y) 측에 설치된 제 1 에너지 회수장치(30) 및 제 2 전극(Z) 측에 설치된 제 2 에너지 회수장치(32)가 각각 동작함으로써 많은 회로부품들(스위칭 소자 등)이 필요하게 되고, 이에 따라 제조비용이 상승되는 문제점이 있다. 아울러, 전류의 패스 상의 다수의 스위치들(다이오드, 스위치소자, 인덕터)의 도통손실로 인하여 많은 소비전력이 소모되게 된다. 또한, 종래의 에너지 회수장치(30, 32)들은 패널 커패시터(Cp) 충전시 직렬 강제공진을 이용하는 방식으로 회로 내에 기생 요소들의 영향으로 완전한 소프트 스위칭이 이루어지지 않고 패널 전압의 상승 시간과 하강시간을 각각 제어할 수 없기 때문에 방전특성과 회수 효율을 적정 수준까지 확보하기가 힘들며, 방전시에 높은 온도의 열이 발생하게 되는 문제점이 있다.However, these conventional
따라서, 본 발명의 목적은 에너지 회수효율을 극대화하고, 방전특성을 향상시키도록 한 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an energy recovery apparatus and a recovery method of a plasma display panel to maximize the energy recovery efficiency and improve the discharge characteristics.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지회수장치는 전원이 공급되는 제1 및 제2 전극과, 상기 제1 및 제2 전극 사이에 형성된 용량성 부하와, 상기 용량성 부하 및 상기 제1 및 제2 전극 및 하나 이상의 스위치 소자를 포함하는 풀브릿지 회로와, 상기 제1 전극 및 상기 제2 전극 사이에 상기 용량성 부하와 병렬로 연결되는 인덕터 및 하나 이상의 스위치소자를 포함하는 보조회로를 구비하고, 상기 풀브릿지 회로는 상기 제1 전극과 상기 전원 사이에 접속되는 제1 스위치와, 상기 제1 전극과 접지 사이에 접속되는 제3 스위치와, 상기 제2 전극과 상기 접지 사이에 접속되는 제2 스위치와, 상기 제2 전극과 상기 전원 사이에 접속되는 제4 스위치를 구비하며, 상기 보조회로는 상기 전원과 상기 제1 전극 사이에 접속되는 제1 다이오드 및 제6 스위치와, 상기 전원과 상기 제2 전극 사이에 접속되는 제2 다이오드 및 제5 스위치와, 상기 제1 다이오드와 상기 제6 스위치의 접속점 및 상기 제2 다이오드와 상기 제5 스위치의 접속점 사이에 접속되는 인덕터를 구비하는 것을 특징으로 한다.In order to achieve the above object, the energy recovery device of the plasma display panel according to an embodiment of the present invention is the first and second electrodes, the capacitive load formed between the first and second electrodes, A full bridge circuit comprising a capacitive load and the first and second electrodes and at least one switch element, an inductor and at least one switch element connected in parallel with the capacitive load between the first and second electrodes And an auxiliary circuit including a first switch connected between the first electrode and the power source, a third switch connected between the first electrode and ground, and the second electrode; And a second switch connected between the ground and a fourth switch connected between the second electrode and the power source, wherein the auxiliary circuit includes the power supply and the first electrode. A first diode and a sixth switch connected to the second diode, a second diode and a fifth switch connected between the power supply and the second electrode, a connection point of the first diode and the sixth switch, the second diode and the And an inductor connected between the connection points of the fifth switch.
상기 보조회로는 상기 스위치 소자들을 이용하여 상기 인덕터에 저장되는 에너지의 양을 조절하는 것을 특징으로 한다.The auxiliary circuit may control the amount of energy stored in the inductor by using the switch elements.
상기 용량성 부하에 충방전되는 전압의 기울기는 상기 인덕터에 저장되는 에너지의 양에 대응하여 변화하는 것을 특징으로 한다.The slope of the voltage charged and discharged to the capacitive load is characterized in that it changes in accordance with the amount of energy stored in the inductor.
상기 제3 및 제4 스위치는 상기 전원으로부터의 전압을 상기 용량성 부하에 공급하되, 제1 극성의 서스테인 전압을 유지하도록 전류패스를 형성하는 것을 특징으로 한다.The third and fourth switches are configured to supply a voltage from the power supply to the capacitive load, but form a current path to maintain a sustain voltage of a first polarity.
상기 제3 스위치와 제4 스위치와 제5 스위치 및 제6 스위치는 상기 용량성 부하가 제1 극성의 서스테인 전압을 유지하는 동안 상기 인덕터에 에너지를 충전하는 전류패스를 형성하는 것을 특징으로 한다.The third switch, the fourth switch, the fifth switch, and the sixth switch may form a current path for charging energy in the inductor while the capacitive load maintains a sustain voltage of a first polarity.
상기 제1 및 제2 스위치는 상기 전원으로부터의 전압을 상기 용량성 부하에 공급하되, 제2 극성의 서스테인 전압을 유지하도록 전류패스를 형성하는 것을 특징으로 한다.The first and second switches may supply a voltage from the power supply to the capacitive load, but form a current path to maintain a sustain voltage of a second polarity.
상기 제1 스위치와 제2 스위치와 제5 스위치 및 제6 스위치는 상기 용량성 부하가 제2 극성의 서스테인 전압을 유지하는 동안 상기 인덕터에 에너지를 충전하는 전류패스를 형성하는 것을 특징으로 한다.The first switch, the second switch, the fifth switch, and the sixth switch form a current path for charging energy to the inductor while the capacitive load maintains a sustain voltage of a second polarity.
상기 제5 및 제6 스위치는 상기 인덕터와 상기 용량성 부하를 연결하여 공진회로를 형성하는 것을 특징으로 한다.The fifth and sixth switches may form a resonance circuit by connecting the inductor and the capacitive load.
상기 용량성 부하는 상기 인덕터의 에너지가 변화하는 동안 일정전압을 유지하는 것을 특징으로 한다.The capacitive load is characterized by maintaining a constant voltage while the energy of the inductor changes.
상기 용량성 부하는 상기 인덕터의 에너지가 변화하는 기간보다 짧은 기간 이내에 제1 전압에서 제2 전압으로 변화하는 것을 특징으로 한다.The capacitive load is characterized by a change from the first voltage to the second voltage within a period shorter than the change in the energy of the inductor.
상기 용량성 부하는 상기 인덕터의 에너지가 충전되는 동안 제1 전압에서 제3 전압으로 변화하고, 상기 인덕터의 에너지가 방전되는 동안 일정전압에서 제3 전압에서 제2 전압으로 변화하는 것을 특징으로 한다.The capacitive load changes from a first voltage to a third voltage while the energy of the inductor is charged, and changes from a third voltage to a second voltage from a constant voltage while the energy of the inductor is discharged.
상기 용량성 부하는 상기 인덕터에 에너지가 충전되는 동안 제1 전압에서 제2 전압으로 변화하고, 상기 인덕터의 에너지가 방전되는 동안 제2 전압을 유지하는 것을 특징으로 한다.The capacitive load changes from a first voltage to a second voltage while energy is charged in the inductor, and maintains a second voltage while the energy of the inductor is discharged.
상기 제5 스위치는 상기 제1 및 제2 스위치가 턴-오프 되기 전에 턴-온 되는 것을 특징으로 한다.The fifth switch is turned on before the first and second switches are turned off.
상기 제6 스위치는 상기 제3 및 제4 스위치가 턴-오프 되기 전에 턴-온 되는 것을 특징으로 한다.The sixth switch may be turned on before the third and fourth switches are turned off.
상기 제1 및 제2 스위치는 상기 제6 스위치가 턴-오프 되기 전에 턴-온 되는 것을 특징으로 한다.The first and second switches may be turned on before the sixth switch is turned off.
상기 제3 및 제4 스위치는 상기 인덕터가 충전되는 동안 턴-오프 되는 것을 특징으로 한다.The third and fourth switches may be turned off while the inductor is being charged.
상기 제3 및 제4 스위치는 상기 인덕터가 방전되는 동안 턴-온 되는 것을 특징으로 한다.The third and fourth switches may be turned on while the inductor is discharged.
상기 인덕터는 직렬로 연결되는 제1 및 제2 인덕터를 구비하고, 상기 전원과 상기 제1 및 제2 인덕터 접속점 사이에 접속되는 제7 스위치와, 상기 제1 및 제2 인덕터 접속점과 접지 사이에 접속되는 제3 다이오드를 더 구비하는 것을 특징으로 한다.The inductor includes first and second inductors connected in series, a seventh switch connected between the power supply and the first and second inductor connection points, and a connection between the first and second inductor connection points and ground. It further comprises a third diode to be.
상기 제2 및 제4 스위치는 상기 용량성 부하의 전압이 일정전압을 유지하도록 전류패스를 형성하는 것을 특징으로 한다.The second and fourth switches may form current paths such that the voltage of the capacitive load maintains a constant voltage.
상기 제2 스위치와 제3 스위치와 제6 스위치 및 제7 스위치는 상기 용량성 부하가 일정전압을 유지하는 동안 상기 제1 인덕터에 에너지를 충전하는 전류패스를 형성하는 것을 특징으로 한다.The second switch, the third switch, the sixth switch, and the seventh switch may form a current path for charging energy to the first inductor while the capacitive load maintains a constant voltage.
상기 제2 스위치와 제6 스위치 및 제7 스위치는 상기 제1 인덕터에 역기전력을 발생시켜 상기 용량성 부하에 공급하되, 제1 극성의 서스테인 전압을 유지하도록 전류패스를 형성하는 것을 특징으로 한다.The second switch, the sixth switch, and the seventh switch may generate a counter electromotive force to the first inductor to supply the capacitive load, and form a current path to maintain a sustain voltage of a first polarity.
상기 제2 및 제3 스위치는 상기 용량성 부하의 전압을 일정전압으로 유지시키도록 전류패스를 형성하는 것을 특징으로 한다.The second and third switches may be configured to form a current path to maintain the voltage of the capacitive load at a constant voltage.
상기 보조회로는 상기 제5 및 제6 스위치 소자들의 턴-온 및 턴-오프 시점을 조절하여 상기 인덕터에 충방전되는 에너지의 양을 조절하는 것을 특징으로 한다.The auxiliary circuit may control an amount of energy charged and discharged to the inductor by adjusting turn-on and turn-off timings of the fifth and sixth switch elements.
상기 용량성 부하에 충방전되는 전압은 상기 제3 및 제4 스위치가 턴-오프되는 시점부터 상기 제1 및 제2 스위치가 턴-온되는 시점까지 제1 전압에서 제2 전압으로 변화하고, 상기 제1 및 제2 스위치가 턴-오프되는 시점부터 상기 제3 및 제4 스위치가 턴-온 되는 시점까지 제2 전압에서 제1 전압으로 변화하는 것을 특징으로 한다.The voltage charged and discharged to the capacitive load is changed from a first voltage to a second voltage from a time point at which the third and fourth switches are turned off to a time point at which the first and second switches are turned on. The second voltage may be changed from the second voltage to the first voltage from the time when the first and second switches are turned off to the time when the third and fourth switches are turned on.
상기 용량성 부하에 충방전되는 전압은 상기 인덕터에 에너지가 일부 저장된 이후에 제1 전압에서 제2 전압으로 변화하고, 상기 인덕터에 저장된 에너지의 방전이 완료되기 전 제2 전압을 유지하는 것을 특징으로 한다.The voltage charged and discharged in the capacitive load changes from a first voltage to a second voltage after some energy is stored in the inductor, and maintains a second voltage before the discharge of the energy stored in the inductor is completed. do.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수방법은 서스테인 방전을 위한 제1 전극 및 제2 전극을 가지는 플라즈마 디스플레이 패널의 에너지 회수방법에 있어서, 서스테인전압원으로부터의 전압을 상기 제2 전극에 공급하여 상기 패널의 전압을 부극성의 서스테인전압으로 유지하는 제 1 단계와; 상기 패널의 전압이 부극성 서스테인 전압으로 유지되는 동안 상기 서스테인전압원으 로부터의 에너지를 인덕터에 저장하는 제 2 단계와; 상기 인덕터에 저장된 에너지를 상기 패널에 공급하여 상기 패널의 전압이 정극성 서스테인 전압이 되도록 충전하는 제3 단계와; 서스테인전압원으로부터의 전압을 상기 제1 전극에 공급하여 상기 패널의 전압을 정극성의 서스테인전압으로 유지하는 제 4 단계와; 상기 패널의 전압이 정극성 서스테인 전압으로 유지되는 동안 상기 서스테인전압원으로부터의 에너지를 인덕터에 저장하는 제 5 단계와; 상기 인덕터에 저장된 에너지를 상기 패널에 공급하여 상기 패널의 전압이 부극성 서스테인 전압이 되도록 충전하는 제6 단계를 구비하고, 상기 제1 내지 제6 단계가 주기적으로 반복되는 것을 특징으로 한다.In an energy recovery method of a plasma display panel according to an embodiment of the present invention, in the energy recovery method of a plasma display panel having a first electrode and a second electrode for sustain discharge, a voltage from a sustain voltage source is supplied to the second electrode. A first step of maintaining the voltage of the panel at a negative sustain voltage; Storing energy from the sustain voltage source in an inductor while the voltage of the panel is maintained at a negative sustain voltage; Supplying energy stored in the inductor to the panel to charge the panel so that the voltage of the panel becomes a positive sustain voltage; Supplying a voltage from a sustain voltage source to the first electrode to maintain the voltage of the panel at a positive sustain voltage; A fifth step of storing energy from the sustain voltage source in the inductor while the voltage of the panel is maintained at the positive sustain voltage; And a sixth step of supplying energy stored in the inductor to the panel to charge the panel so that the voltage becomes a negative sustain voltage, wherein the first to sixth steps are repeated periodically.
상기 제 2 단계는 상기 제 1 단계를 포함하는 것을 특징으로 한다.The second step is characterized by including the first step.
상기 제 5 단계는 상기 제 4 단계를 포함하는 것을 특징으로 한다.The fifth step includes the fourth step.
이하, 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수장치를 나타낸 도면이다.4 is a diagram illustrating an energy recovery apparatus of a plasma display panel according to a first embodiment of the present invention.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, "PDP"라 함)의 에너지 회수장치는 PDP의 제 1 전극(Y)과 제 2 전극(Z) 사이에 형성되는 용량성 부하 즉, 등가적인 정전용량으로 표시되는 패널 커패시터(Cp)와, 패널 커패시터(Cp)의 서스테인 전압(Vs)을 유지시키기 위한 제1 스위치와 제2 스위치와 제3 스위치 및 제4 스위치(S1, S2, S3, S4)로 이 루어진 풀 브릿지(full bridge)회로(10)와, 패널 커패시터(Cp)에 연결되어 공진회로를 구성하는 인덕터(L)와 제5 및 제6 스위치(S5, S6)로 이루어지는 보조회로(20)를 구비한다. 여기서, 보조회로(20)에는 패널 커패시터(Cp)에 연결된 제5 및 제6 스위치(S5, S6)의 전압 링잉(Ring)을 클램핑하도록 하는 제1 및 제2 다이오드(D1, D2)가 접속된다.Referring to FIG. 4, an energy recovery apparatus of a plasma display panel (hereinafter, referred to as a “PDP”) according to a first embodiment of the present invention may include a first electrode Y and a second electrode Z of a PDP. ), A first switch, a second switch, and a third switch for maintaining the panel capacitor Cp represented by the capacitive load, that is, the equivalent capacitance, and the sustain voltage Vs of the panel capacitor Cp. And an inductor L and a fifth bridge connected to the
풀 브릿지 회로(10)는 서스테인 전압원(Vs)과 제1 전극(Y) 사이에 접속되는 제1 스위치(S1)와, 제1 전극(Y)과 접지단자(GND) 사이에 접속되는 제3 스위치(S3)와, 서스테인 전압원(Vs)과 제2 전극(Z) 사이에 접속되는 제2 스위치(S2)와, 제2 전극(Z)과 접지단자(GND) 사이에 접속되는 제4 스위치(S4)를 구비한다.The
보조회로(20)는 서스테인 전압원과 제1 전극(Y) 사이에 접속되는 제1 다이오드(D1) 및 제6 스위치(S6)와, 서스테인 전압원 제2 전극(Z) 사이에 접속되는 제2 다이오드(D2) 및 제5 스위치(S5)와, 제1 다이오드(D1) 및 제6 스위치(S6)의 접속점과 제2 다이오드 (D2) 및 제5 스위치(S5)의 접속점 사이에 접속되는 인덕터(L)를 구비한다. 여기서, 제1 및 제2 다이오드(D1, D2)는 패널 커패시터(Cp)에서 서스테인 전압원(Vs) 방향으로 접속된다.The
이와 같은 구조를 가지는 본 발명의 제1 실시 예에 따른 에너지 회수장치는 보조회로(20)를 패널 커패시터(Cp) 전압의 상승과 하강 이전 시점에 도통시킴으로써 인덕터(L)에 전류를 증가시켜 패널 커패시터(Cp)에 충전되는 전압을 반전시키기 때문에 풀 브릿지 회로(10)의 스위칭 손실을 저감시킬 수 있게 된다.The energy recovery apparatus according to the first embodiment of the present invention having such a structure increases the current in the inductor L by conducting the
도 5는 도 4에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터에 인가되 는 전압을 나타내는 타이밍도 및 파형도이다.5 is a timing diagram and waveform diagrams illustrating on / off timings of the switches illustrated in FIG. 4 and voltages applied to panel capacitors.
도 5를 참조하여 본 발명의 제1 실시 예에 PDP의 에너지 회수장치 및 회수방법을 설명하면 다음과 같다.Referring to FIG. 5, an energy recovery apparatus and a recovery method of a PDP are described as follows.
T0 기간 이전에는 제3 스위치 및 제4 스위치(S3, S4)가 턴-온 상태를 유지한다. 이에 따라, 도 6에 도시된 바와 같이 서스테인전압원(Vs), 제4 스위치(S4), 패널 커패시터(Cp), 제3 스위치(S3) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 부극성 서스테인 전압(-Vs)으로 유지된다.Before the T0 period, the third switch and the fourth switch S3 and S4 remain turned on. Accordingly, as shown in FIG. 6, a current path including a sustain voltage source Vs, a fourth switch S4, a panel capacitor Cp, a third switch S3, and a ground terminal GND is formed to form a panel capacitor. The voltage of Cp is maintained at the negative sustain voltage (-Vs).
T0 기간에는 제6 스위치(S6)가 턴-온되고, 제3 및 제4 스위치(S4)는 턴-온 상태를 유지한다. 제6 스위치(S6)가 턴-온됨에 따라 인덕터(L)에는 전류 성분이 충전된다. 이를 구체적으로 설명하면, 도 7에 도시된 바와 같이 제6 스위치(S6)가 턴-온 되면서, 제4 스위치(S4), 제5 스위치(S5), 인덕터(L), 제6 스위치(S6), 제3 스위치(S3) 및 접지단자(GND)로 이루어지는 전류패스가 형성됨에 따라, 서스테인 전압원(Vs)의 전류성분이 인덕터(L)를 충전시키게 된다. 한편, 서스테인전압원(Vs), 제4 스위치(S4), 패널 커패시터(Cp), 제3 스위치(S3) 및 접지단자(GND)로 이루어지는 전류패스가 유지됨에 따라, 패널 커패시터(Cp)의 전압은 부극성 서스테인 전압(-Vs)을 유지한다.In the T0 period, the sixth switch S6 is turned on, and the third and fourth switches S4 maintain the turn-on state. As the sixth switch S6 is turned on, the inductor L is charged with a current component. Specifically, as shown in FIG. 7, while the sixth switch S6 is turned on, the fourth switch S4, the fifth switch S5, the inductor L, and the sixth switch S6. As the current path including the third switch S3 and the ground terminal GND is formed, the current component of the sustain voltage source Vs charges the inductor L. Meanwhile, as the current path including the sustain voltage source Vs, the fourth switch S4, the panel capacitor Cp, the third switch S3, and the ground terminal GND is maintained, the voltage of the panel capacitor Cp is maintained. Maintain a negative sustain voltage (-Vs).
T1 기간에는 도 8에 도시된 바와 같이 제3 스위치 및 제4 스위치(S3, S4)가 턴-오프 된다. 제3 스위치 및 제4 스위치가 턴-오프 됨에 따라 인덕터(L)에는 역기전력이 발생함과 아울러 인덕터(L) 및 패널 커패시터(Cp)의 공진에 의하여 패널 커패시터(Cp)를 충전하게 된다.In the T1 period, as shown in FIG. 8, the third switch and the fourth switch S3 and S4 are turned off. As the third switch and the fourth switch are turned off, the counter electromotive force is generated in the inductor L and the panel capacitor Cp is charged by the resonance of the inductor L and the panel capacitor Cp.
T2 기간에는 도 9에 도시된 바와 같이 T1 기간에서부터 충전되는 패널 커패시터(Cp)의 전압이 서스테인 전압(Vs)으로 충전됨에 따라 제1 스위치(S1) 및 제2 스위치(S2) 각각의 양단 전압이 영전압이 형성되어, 제1 스위치(S1) 및 제2 스위치(S2)는 영전압 스위칭이 가능하게 된다. 한편, 제1 스위치 및 제2 스위치(S1, S2)가 턴-온됨에 따라, 서스테인 전압원(Vs), 제1 스위치(S1), 패널 커패시터(Cp), 제2 스위치(S2) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어 서스테인 전압원(Vs)으로부터의 전압이 패널 커패시터(Cp)에 공급되어 패널 커패시터(Cp)의 전압이 서스테인 전압(Vs)으로 유지된다. 한편, 제6 스위치(S6)가 턴-온 상태를 유지함에 따라 인덕터(L)에 흐르는 전류는 선형적으로 감소하게 된다. In the T2 period, as shown in FIG. 9, as the voltage of the panel capacitor Cp charged from the T1 period is charged to the sustain voltage Vs, voltages at both ends of each of the first switch S1 and the second switch S2 are increased. The zero voltage is formed, so that the first switch S1 and the second switch S2 are capable of zero voltage switching. Meanwhile, as the first and second switches S1 and S2 are turned on, the sustain voltage source Vs, the first switch S1, the panel capacitor Cp, the second switch S2, and the ground terminal A current path consisting of GND is formed so that the voltage from the sustain voltage source Vs is supplied to the panel capacitor Cp so that the voltage of the panel capacitor Cp is maintained at the sustain voltage Vs. Meanwhile, as the sixth switch S6 maintains the turn-on state, the current flowing in the inductor L linearly decreases.
T3 기간에는 도 10에 도시된 바와 같이 T2 기간에서부터 감소하던 인덕터(L)의 전류가 0이 된다. 이에 따라, 제6 스위치(S6)는 턴-오프 되고, 서스테인 전압원(Vs), 제1 스위치(S1), 패널 커패시터(Cp), 제2 스위치(S2) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어 패널 커패시터(Cp)의 전압은 서스테인 전압(Vs)으로 유지된다.In the T3 period, as shown in FIG. 10, the current of the inductor L, which has decreased from the T2 period, becomes zero. Accordingly, the sixth switch S6 is turned off and includes a current path including a sustain voltage source Vs, a first switch S1, a panel capacitor Cp, a second switch S2, and a ground terminal GND. Is formed so that the voltage of the panel capacitor Cp is maintained at the sustain voltage Vs.
T4 기간에는 도 11에 도시된 바와 같이 제5 스위치(S5)가 턴-온된다. 제5 스위치(S5)가 턴-온 됨에 따라, 서스테인 전압원(Vs), 제1 스위치(S1), 제6 스위치(S6), 인덕터(L), 제5 스위치(S5), 제2 스위치(S2) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어 인덕터(L)에는 서스테인 전압원(Vs)의 전류성분이 충전된다. 이때, 충전되는 전류성분의 극성은 T0 기간에 충전되는 전류성분과 반대 극성을 가지게 된다. 한편, T3 기간에 형성된 서스테인 전압원(Vs), 제1 스위치(S1), 패널 커패시터(Cp), 제2 스위치(S2) 및 접지단자(GND)로 이루어진 전류패스가 유지됨에 따라 패널 커패시터(Cp)의 전압이 서스테인 전압(Vs)로 유지된다.In the T4 period, as illustrated in FIG. 11, the fifth switch S5 is turned on. As the fifth switch S5 is turned on, the sustain voltage source Vs, the first switch S1, the sixth switch S6, the inductor L, the fifth switch S5, and the second switch S2 are provided. ) And a ground path (GND) is formed so that the inductor (L) is charged with the current component of the sustain voltage source (Vs). At this time, the polarity of the current component to be charged has a polarity opposite to the current component to be charged in the T0 period. Meanwhile, the panel capacitor Cp is maintained as a current path including the sustain voltage source Vs, the first switch S1, the panel capacitor Cp, the second switch S2, and the ground terminal GND formed in the T3 period is maintained. Is maintained at the sustain voltage Vs.
T5 기간에는 도 12에 도시된 바와 같이 제1 및 제2 스위치(S1, S2)가 턴-오프된다. 이에 따라, 인덕터(L)에는 역기전력이 발생하고, 제6 스위치(S6), 인덕터(L), 제5 스위치(S5) 및 패널 커패시터(Cp)로 이루어진 폐루프가 형성된다. 여기서, 폐루프 내의 인덕터(L)와 패널 커패시터(Cp)는 공진하게 되며, 인덕터(L)에 저장된 에너지는 패널 커패시터(Cp)를 부극성 서스테인 전압(-Vs)으로 충전시키게 된다.In the period T5, as shown in FIG. 12, the first and second switches S1 and S2 are turned off. Accordingly, the counter electromotive force is generated in the inductor L, and a closed loop made of the sixth switch S6, the inductor L, the fifth switch S5, and the panel capacitor Cp is formed. Here, the inductor L and the panel capacitor Cp in the closed loop resonate, and the energy stored in the inductor L charges the panel capacitor Cp to the negative sustain voltage (-Vs).
T6 기간에는 도 13에 도시된 바와 같이 T5 기간에서부터 충전되던 패널 커패시터(Cp)의 전압이 부극성의 서스테인 전압(-Vs)로 충전완료된다. 이에 따라, 제3 및 제4 스위치(S3, S4)의 양단의 전압이 영전압이 됨에 따라 제3 및 제4 스위치(S3, S4)의 영전압 스위칭이 가능하게 된다. 한편, 제3 및 제4 스위치(S3, S4)가 턴-온 됨에 따라, 서스테인 전압원(Vs), 제4 스위치(S4), 패널 커패시터(Cp), 제3 스위치(S3) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어, 패널 커패시터(Cp)의 전압을 부극성 서스테인 전압(-Vs)로 유지시키게 된다. 또한, 제5 스위치(S5)가 턴-온 상태를 유지함에 따라 인덕터(L)에 흐르는 전류가 선형적으로 감소하게 된다.In the T6 period, as shown in FIG. 13, the voltage of the panel capacitor Cp charged from the T5 period is charged to the negative sustain voltage (-Vs). Accordingly, zero voltage switching of the third and fourth switches S3 and S4 becomes possible as the voltages at both ends of the third and fourth switches S3 and S4 become zero voltages. Meanwhile, as the third and fourth switches S3 and S4 are turned on, the sustain voltage source Vs, the fourth switch S4, the panel capacitor Cp, the third switch S3, and the ground terminal GND Is formed to maintain the voltage of the panel capacitor Cp at the negative sustain voltage (-Vs). In addition, as the fifth switch S5 maintains the turn-on state, the current flowing in the inductor L linearly decreases.
T7 기간에는 도 14에 도시된 바와 같이 T6 기간에서부터 감소하던 인덕터(L)의 전류가 0이 됨에 따라, 제5 스위치(S5)는 턴-오프된다. 그리고, T6 기간에 형성된 서스테인 전압원(Vs), 제4 스위치(S4), 패널 커패시터(Cp), 제3 스위치(S3) 및 접지단자(GND)로 이루어진 전류패스에 의하여 패널 커패시터(Cp)의 전압은 부극성 서스테인 전압(-Vs)로 유지된다.In the T7 period, as shown in FIG. 14, as the current of the inductor L, which has decreased from the T6 period, becomes 0, the fifth switch S5 is turned off. The voltage of the panel capacitor Cp is formed by a current path including the sustain voltage source Vs, the fourth switch S4, the panel capacitor Cp, the third switch S3, and the ground terminal GND formed in the T6 period. Is maintained at the negative sustain voltage (-Vs).
이와 같은 방법으로 구동되는 본 발명의 제1 실시 예에 따른 에너지 회수장치는 패널 커패시터(Cp)와 인덕터(L)의 공진시점 이전에 인덕터(L)에 저장되는 에너지를 충분히 저장한 후, 패널 커패시터(Cp)에 공급하게 됨으로 패널 커패시터(Cp)에 연결된 주 스위치(S1, S2, S3, S4)의 영전압 스위칭을 가능하게 함으로써 스위칭에 의한 손실을 최소화할 수 있게 된다.The energy recovery apparatus according to the first exemplary embodiment of the present invention driven by the above method sufficiently stores the energy stored in the inductor L before the resonance time between the panel capacitor Cp and the inductor L, and then the panel capacitor. Supplying to Cp enables zero voltage switching of the main switches S1, S2, S3, and S4 connected to the panel capacitor Cp, thereby minimizing the loss due to switching.
이러한 본 발명의 제1 실시 예에 따른 PDP의 에너지 회수장치는 병렬공진을 이용하기 때문에, 첫번째 서스테인 펄스를 인가할 때와 마지막 서스테인 펄스를 인가하는 과정에서 추가적인 회로 없이는 하드 스위칭이 발생하게 된다. 이에 따라, 본 발명의 제2 실시 예에서는 상기한 문제점을 해결하기 위한 회로를 제시한다.Since the PDP energy recovery apparatus according to the first embodiment of the present invention uses parallel resonance, hard switching occurs without additional circuits when the first sustain pulse and the last sustain pulse are applied. Accordingly, the second embodiment of the present invention proposes a circuit for solving the above problems.
도 15는 본 발명의 제2 실시 예에 따른 PDP의 에너지 회수장치를 나타낸 도면이다.15 is a view showing an energy recovery apparatus of the PDP according to the second embodiment of the present invention.
도 15를 참조하면, 본 발명의 제2 실시 예에 따른 PDP의 에너지 회수장치는 PDP의 제 1 전극(Y)과 제 2 전극(Z) 사이에 형성되는 용량성 부하 즉, 등가적인 정전용량으로 표시되는 패널 커패시터(Cp)와, 패널 커패시터(Cp)의 서스테인 전압(Vs)을 유지시키기 위한 제1 스위치와 제2 스위치와 제3 스위치 및 제4 스위치(S1, S2, S3, S4)로 이루어진 풀 브릿지(full bridge)회로(60)와, 패널 커패시터(Cp)에 연결되어 공진회로를 구성하는 제1 및 제2 인덕터(L1, L2)와 제5 스위치 내지 제7 스위치(S5, S6, S7)로 이루어지는 보조회로(70)를 구비한다. 여기서, 보조회로 (70)에는 패널 커패시터(Cp)에 연결된 제5 및 제6 스위치의 전압 링잉(Ring)을 클램핑하도록 전류패스를 형성하는 제1 내지 제3 다이오드(D1, D2, D3)가 접속된다.Referring to FIG. 15, the energy recovery apparatus of the PDP according to the second embodiment of the present invention is a capacitive load formed between the first electrode Y and the second electrode Z of the PDP, that is, an equivalent capacitance. Display panel capacitor Cp and a first switch, a second switch, a third switch and a fourth switch S1, S2, S3, S4 for maintaining the sustain voltage Vs of the panel capacitor Cp. First and second inductors L1 and L2 and fifth to seventh switches S5, S6, and S7 connected to a
풀 브릿지 회로(60)는 서스테인 전압원(Vs)과 제1 전극(Y) 사이에 접속되는 제1 스위치(S1)와, 제1 전극(Y)과 접지단자(GND) 사이에 접속되는 제3 스위치(S3)와, 서스테인 전압원(Vs)과 제2 전극(Z) 사이에 접속되는 제2 스위치(S2)와, 제2 전극(Z)과 접지단자(GND) 사이에 접속되는 제4 스위치(S4)를 구비한다.The
보조회로(70)는 서스테인 전압원과 제1 전극(Y) 사이에 접속되는 제1 다이오드(D1) 및 제6 스위치(S6)와, 서스테인 전압원 제2 전극(Z) 사이에 접속되는 제2 다이오드(D2) 및 제5 스위치(S5)와, 제1 다이오드(D1) 및 제6 스위치(S6)의 접속점과 제2 다이오드(D2) 및 제5 스위치(S5)의 접속점 사이에 접속되는 제1 및 제2 인덕터(L1, L2)와, 제1 및 제2 인덕터(L1, L2)의 접속점과 서스테인 전압원(Vs) 사이에 접속되는 제7 스위치(S7)와, 제1 및 제2 인덕터(L1, L2)의 접속점과 접지단자(GND) 사이에 접속되는 제3 다이오드(D3)를 구비한다. 여기서, 제1 내지 제3 다이오드(D1, D2, D3)는 패널 커패시터(Cp)에서 서스테인 전압원(Vs) 방향으로 접속된다.The
이와 같은 구조를 가지는 본 발명의 제2 실시 예에 따른 에너지 회수장치는 본 발명의 제1 실시 예에 따른 에너지 회수장치의 구동방법에 있어서 첫번째 서스테인 펄스 및 마지막 서스테인 펄스를 구동하는 방법을 제외하고 동일한 방법으로 설명됨으로 그에 관한 설명은 생략하기로 한다. 본 발명의 제2 실시 예에 따른 에너지 회수장치를 이용하여 첫번째 서스테인 펄스 및 마지막 서스테인 펄스 이외의 서스테인 펄스를 생성할 경우, 본 발명의 제1 실시 예에 따른 에너지 회수장치와 비교하여, 제1 및 제2 인덕터(L1, L2)는 인덕터(L)로, 제7 스위치(S7)는 턴-오프 상태를 유지함으로써 첫번째 서스테인 펄스 및 마지막 서스테인 펄스 이외의 서스테인 펄스를 생성하게 된다.The energy recovery apparatus according to the second embodiment of the present invention having such a structure is identical except for the method of driving the first sustain pulse and the last sustain pulse in the driving method of the energy recovery apparatus according to the first embodiment of the present invention. Since it is described by the method, a description thereof will be omitted. When the sustain pulses other than the first sustain pulse and the last sustain pulse are generated using the energy recovery apparatus according to the second embodiment of the present invention, the first and second energy recovery apparatuses may be compared with those of the energy recovery apparatus according to the first embodiment of the present invention. The second inductors L1 and L2 are inductors L and the seventh switch S7 maintains a turn-off state to generate sustain pulses other than the first sustain pulse and the last sustain pulse.
이에 따라, 본 발명의 제2 실시 예에 다른 에너지 회수장치의 첫번째 서스테인 펄스 및 마지막 서스테인 펄스 생성에 대하여 도 16을 참조하여 살펴보기로 하자.Accordingly, the first sustain pulse and the last sustain pulse generation of the energy recovery apparatus according to the second embodiment of the present invention will be described with reference to FIG. 16.
도 16은 도 15에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터에 인가되는 전압을 나타내는 타이밍도 및 파형도이다.FIG. 16 is a timing diagram and waveform diagrams illustrating on / off timings of the switches illustrated in FIG. 15 and voltages applied to a panel capacitor.
도 16을 참조하여 본 발명의 제2 실시 예에 따른 PDP의 에너지 회수장치 및 회수방법을 설명하면 다음과 같다. 여기서, 패널 커패시터(Cp)에 저장되는 전압이 0에서 Vs 전압으로 상승하는 경우를 도 16에 도시된 T0 기간 이전부터 T3 기간까지 참고하여 살펴보면, 먼저, 제2 스위치(S2)는 지속적으로 턴-온상태를 유지하고, 제4 스위치(S4)는 지속적으로 턴-오프 상태를 유지하게 된다.An energy recovery apparatus and a recovery method of a PDP according to a second embodiment of the present invention will be described with reference to FIG. 16. Here, referring to the case where the voltage stored in the panel capacitor Cp rises from 0 to Vs, referring to the period T0 to the period T3 shown in FIG. 16, first, the second switch S2 is continuously turned on. The on state is maintained, and the fourth switch S4 is continuously turned off.
T0 기간 이전에는 도 17에 도시된 바와 같이 제2 스위치 및 제3 스위치(S2, S3)가 턴-온된다. 제2 스위치 및 제3 스위치(S2, S3)가 턴-온 됨에 따라, 제2 스위치(S2), 패널 커패시터(Cp), 제3 스위치(S3) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어 패널 커패시터(Cp)의 전압은 영전압을 유지하게 된다.Before the T0 period, the second switch and the third switch S2 and S3 are turned on as shown in FIG. 17. As the second and third switches S2 and S3 are turned on, a current path including the second switch S2, the panel capacitor Cp, the third switch S3, and the ground terminal GND is formed. Thus, the voltage of the panel capacitor Cp is maintained at zero voltage.
T0 기간에는 도 18에 도시된 바와 같이 제6 및 제7 스위치(S6, S7)가 턴-온되며, 제2 스위치(S2)가 턴-온 상태를 유지한다. 그 결과, 서스테인 전압원(Vs), 제7 스위치(S7), 제1 인덕터(L1), 제6 스위치(S6), 제3 스위치(S3) 및 접지단자로 이루어지는 전류패스가 형성되어 제1 인덕터(L1)에는 서스테인 전압원(Vs)의 전류성분이 충전된다. 여기서, 패널 커패시터(Cp)의 전압은 영전압을 유지한다.In the T0 period, as shown in FIG. 18, the sixth and seventh switches S6 and S7 are turned on, and the second switch S2 remains turned on. As a result, a current path consisting of the sustain voltage source Vs, the seventh switch S7, the first inductor L1, the sixth switch S6, the third switch S3, and the ground terminal is formed to form a first inductor ( L1) is charged with the current component of the sustain voltage source Vs. Here, the voltage of the panel capacitor Cp maintains zero voltage.
T1 기간에는 도 19에 도시된 바와 같이 제3 스위치(S8)가 턴-오프된다. 이에 따라, 제1 인덕터(L1)에는 역기전력이 발생하여 제1 인덕터(L1)에 저장된 전하량의 극성이 반전되며, 제1 인덕터(L1)와 패널 커패시터(Cp)로 이루어진 공진회로에 의하여 제1 인덕터(L1)에 저장된 에너지가 패널 커패시터(Cp)를 충전하게 된다.In the T1 period, as shown in FIG. 19, the third switch S8 is turned off. Accordingly, the counter electromotive force is generated in the first inductor L1 to reverse the polarity of the charge amount stored in the first inductor L1, and the first inductor is formed by a resonance circuit composed of the first inductor L1 and the panel capacitor Cp. Energy stored in L1 charges the panel capacitor Cp.
T2 기간에는 도 20에 도시된 바와 같이 제1 스위치(S1)가 턴-온되며, 제6 스위치 및 제7 스위치(S6, S7)는 턴-오프 된다. 이러한 T2 기간에는 T1 기간에서부터 충전되기 시작한 패널 커패시터(Cp)의 전압이 충전이 완료되어 서스테인 전압(Vs)이 된다. 이에 따라, 제1 스위치(S1) 및 제2 스위치(S2)의 양단전압이 영전압이 되어 제1 스위치(S1) 및 제2 스위치(S2)의 영전압 스위칭이 가능하게 된다. 한편, 제1 스위치(S1) 및 제2 스위치(S2)가 턴-온됨에 따라 서스테인 전압원(Vs), 제1 스위치(S1), 패널 커패시터(Cp), 제2 스위치(S2) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어 서스테인 전압원(Vs)의 전압이 패널 커패시터(Cp)에 공급되게 된다. 그리고, 제7 스위치(S7)가 턴-오프 됨에 따라, 제1 인덕터(L1)에 흐르는 전류는 제1 다이오드(D1) 및 제1 인덕터(L1) 및 접지단자(GND)로 형성되는 전류패스를 따라 선형적으로 방전하게 된다.In the T2 period, as shown in FIG. 20, the first switch S1 is turned on, and the sixth and seventh switches S6 and S7 are turned off. In this T2 period, the voltage of the panel capacitor Cp, which started to charge from the T1 period, is completed to become the sustain voltage Vs. As a result, the voltages at both ends of the first switch S1 and the second switch S2 become zero voltages, thereby enabling zero voltage switching of the first switch S1 and the second switch S2. Meanwhile, as the first switch S1 and the second switch S2 are turned on, the sustain voltage source Vs, the first switch S1, the panel capacitor Cp, the second switch S2, and the ground terminal A current path consisting of GND is formed so that the voltage of the sustain voltage source Vs is supplied to the panel capacitor Cp. In addition, as the seventh switch S7 is turned off, the current flowing in the first inductor L1 is a current path formed by the first diode D1, the first inductor L1, and the ground terminal GND. Therefore, it discharges linearly.
T3 기간에는 도 21에 도시된 바와 같이 제1 스위치(S1)가 턴-온상태를 유지함에 따라, 패널 커패시터(Cp)의 전압이 서스테인 전압(Vs)로 유지된다. 한편, T2 기간에서부터 방전하는 제1 인덕터(L1)에 흐르는 전류는 0이된다. 이와 같은 방법으로 본 발명의 제2 실시 예에 따른 에너지 회수장치는 패널 커패시터(Cp)에 저장되는 전압을 0에서 Vs 전압으로 천이시키게 된다.In the T3 period, as shown in FIG. 21, as the first switch S1 is turned on, the voltage of the panel capacitor Cp is maintained at the sustain voltage Vs. On the other hand, the current flowing in the first inductor L1 discharged from the period T2 becomes zero. In this manner, the energy recovery apparatus according to the second embodiment of the present invention transitions the voltage stored in the panel capacitor Cp from 0 to Vs.
다음으로, 패널 커패시터(Cp)에 저장되는 전압을 Vs 전압에서 0전압으로 천이시키는 과정을 도 16을 참조하여 T4 기간부터 T7 기간까지를 참고하여 살펴보기로 하자.Next, a process of transitioning the voltage stored in the panel capacitor Cp from the voltage Vs to the voltage 0 will be described with reference to the period T4 to the period T7 with reference to FIG. 16.
T4 기간에는 도 22에 도시된 바와 같이 제5 스위치(S5)가 턴-온되며, 제1 스위치(S1)는 턴-온 상태를 유지한다. 이에 따라, 서스테인 전압원(Vs), 제1 스위치(S1), 제6 스위치(S6), 제1 및 제2 인덕터(L1, L2), 제5 스위치(S5), 제2 스위치(S2) 및 접지단자(GND)로 이루어지는 전류패스가 형성되어 서스테인 전압원(Vs)에 의하여 제1 및 제2 인덕터(L1, L2)에 전류성분이 충전된다. 한편, 서스테인 전압원(Vs), 제1 스위치(S1), 패널 커패시터(Cp), 제2 스위치(S2) 및 접지단자(GND)로 이루어진 전류패스가 유지됨으로 패널 커패시터(Cp)의 전압이 서스테인 전압(Vs)으로 유지된다.In the T4 period, as shown in FIG. 22, the fifth switch S5 is turned on and the first switch S1 remains turned on. Accordingly, the sustain voltage source Vs, the first switch S1, the sixth switch S6, the first and second inductors L1 and L2, the fifth switch S5, the second switch S2, and the ground A current path formed of the terminal GND is formed to charge current components in the first and second inductors L1 and L2 by the sustain voltage source Vs. Meanwhile, the current of the sustain voltage source Vs, the first switch S1, the panel capacitor Cp, the second switch S2, and the ground terminal GND is maintained so that the voltage of the panel capacitor Cp is sustained. Is maintained at (Vs).
T5 기간에는 도 23에 도시된 바와 같이 제1 스위치(S1)가 턴-오프된다. 이에 따라, 제1 및 제2 인덕터(L1, L2)에는 역기전력이 발생하고, 제1 인덕터와 제2 인덕터(L1, L2) 및 패널 커패시터(Cp)로 이루어지는 공진회로가 형성됨으로써 패널 커패시터(Cp)에 충전된 에너지가 빠른 속도록 방전되게 된다. In the period T5, as illustrated in FIG. 23, the first switch S1 is turned off. Accordingly, the counter electromotive force is generated in the first and second inductors L1 and L2, and a resonance circuit including the first inductor, the second inductors L1 and L2, and the panel capacitor Cp is formed to form the panel capacitor Cp. The energy charged in the battery is discharged quickly.
T6 기간에는 도 24에 도시된 바와 같이 T5기간에서부터의 패널 커패시터(Cp) 방전이 완료되어 패널 커패시터(Cp)의 전압은 영전압이 된다. 여기서, 제5 스위치 (S5)가 턴-오프됨에 따라 접지단자(GND), 제3 스위치(S3), 제6 스위치(S6), 제1 인덕터(L1), 제2 인덕터(L2) 및 제2 다이오드(D2)로 형성된 전류패스가 형성되어 제1 및 제2 인덕터(L1, L2)에 흐르는 전류는 방전되게 된다. 한편, 패널 커패시터(Cp)의 전압이 영전압으로 유지됨에 따라 제3 스위치(S3)의 양단간의 전압이 영전압이 되어 제3 스위치(S3)의 영전압 스위칭이 가능해진다. 한편, 제3 스위치(S3)가 턴-온됨에 따라, 제3 스위치(S3), 패널 커패시터(Cp), 제2 스위치(S2) 및 접지단자(GND)로 이루어진 전류패스가 형성되어, 패널 커패시터(Cp)의 전압은 영전압이 유지된다.In the period T6, as shown in FIG. 24, the discharge of the panel capacitor Cp from the period T5 is completed so that the voltage of the panel capacitor Cp becomes zero voltage. Here, as the fifth switch S5 is turned off, the ground terminal GND, the third switch S3, the sixth switch S6, the first inductor L1, the second inductor L2 and the second The current path formed by the diode D2 is formed so that the current flowing through the first and second inductors L1 and L2 is discharged. Meanwhile, as the voltage of the panel capacitor Cp is maintained at zero voltage, the voltage between both ends of the third switch S3 becomes zero voltage, and thus the zero voltage switching of the third switch S3 is possible. Meanwhile, as the third switch S3 is turned on, a current path including the third switch S3, the panel capacitor Cp, the second switch S2, and the ground terminal GND is formed, thereby forming the panel capacitor. The voltage at Cp is maintained at zero voltage.
T7 기간에서는 도 25에 도시된 바와 같이 제5 스위치(S5)가 턴-오프 상태를 유지함에 따라, T6 기간에서부터 방전된 제1 및 제2 인덕터(L1, L2)에 흐르는 전류가 0이 된다. In the T7 period, as shown in FIG. 25, as the fifth switch S5 maintains the turn-off state, currents flowing through the first and second inductors L1 and L2 discharged from the T6 period become zero.
상술한 바와 같이 본 발명의 제2 실시 예에 따른 에너지 회수장치는 제2 전극(Z)을 접지시키고 제1 전극(Y)을 이용하는 즉, 패널 커패시터(Cp)에 저장되는 전압을 0에서 Vs 전압으로, Vs 전압에서 0전압으로 천이시키게 된다. 또한, 본 발명의 제2 실시 예에 따른 에너지 회수장치는 제1 전극(Y)을 접지시키고 제2 전극(Z)을 이용하는 즉, 부극성 서스테인 전압(-Vs)를 형성하는 방법은 전술한 T1 내지 T3 과정과 T4 내지 T7과정에서 제1 스위치(S1)를 제4 스위치(S4)로 대체하고, 제3 스위치(S3)를 제2 스위치(S2)로 대체함과 아울러, 제5 및 제6 스위치(S5, S6)의 타이밍을 상반되게 공급함으로써 실시가 가능하다. 이에 따라, 부극성 서스테인 전압(-Vs) 생성시 제3 스위치(S3)는 턴-온 상태를 지속적으로 유지하며, 제1 스위치 (S1)는 턴-오프 상태를 지속적으로 유지하게 된다.As described above, the energy recovery apparatus according to the second embodiment of the present invention grounds the second electrode Z and uses the first electrode Y, that is, the voltage stored in the panel capacitor Cp is 0 to Vs. As a result, the voltage transitions from the voltage Vs to the voltage zero. In addition, the energy recovery apparatus according to the second embodiment of the present invention grounds the first electrode (Y) and using the second electrode (Z), that is, the method of forming the negative sustain voltage (-Vs) is described above T1 In steps T3 and T4 to T7, the first switch S1 is replaced with the fourth switch S4, the third switch S3 is replaced with the second switch S2, and the fifth and sixth This can be done by supplying the timings of the switches S5 and S6 in opposition. Accordingly, when generating the negative sustain voltage (−Vs), the third switch S3 continuously maintains the turn-on state, and the first switch S1 continuously maintains the turn-off state.
이와 같은 구조를 가지는 본 발명의 제2 실시 예에 따른 에너지 회수장치는 본 발명의 제1 실시 예에 따른 에너지 회수장치와 동일한 효과를 가지는 한편, 첫번째 서스테인 펄스 및 마지막 서스테인 펄스를 생성하기 위한 소프트 스위칭이 가능하여 패널 커패시터(Cp)에 연결된 주회로의 스위칭시 스위칭 손실을 줄임으로써 병렬공진의 문제점을 개선할 수 있다.The energy recovery device according to the second embodiment of the present invention having such a structure has the same effect as the energy recovery device according to the first embodiment of the present invention, while soft switching for generating the first sustain pulse and the last sustain pulse. This can improve the problem of parallel resonance by reducing the switching loss when switching the main circuit connected to the panel capacitor (Cp).
한편, 본 발명의 제2 실시 예에 따른 에너지 회수장치를 이용하여 부극성 서스테인 전압(-Vs)을 형성하는 방법은 전술한 T1 내지 T7과정에서 제1 스위치(S1)를 제4 스위치(S4)로 대체하고, 제3 스위치(S3)를 제2 스위치(S2)로 대체함과 아울러, 제5 및 제6 스위치(S5, S6)의 타이밍을 상반되게 공급함으로써 실시가 가능하다. 이에 따라, 부극성 서스테인 전압(-Vs) 생성시 제3 스위치(S3)는 턴-온 상태를 지속적으로 유지하며, 제1 스위치(S1)는 턴-오프 상태를 지속적으로 유지하게 된다.Meanwhile, in the method of forming the negative sustain voltage (-Vs) by using the energy recovery device according to the second embodiment of the present invention, the first switch S1 is replaced by the fourth switch S4 in the aforementioned T1 to T7 processes. The present invention can be implemented by replacing the third switch S3 with the second switch S2 and supplying the timings of the fifth and sixth switches S5 and S6 in opposition. Accordingly, when generating the negative sustain voltage (-Vs), the third switch S3 continuously maintains the turn-on state, and the first switch S1 continuously maintains the turn-off state.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법은 패널 커패시터의 서스테인 파형의 상승 및 하강 시점 이전에 인덕터에 전류를 증가시켜 에너지 회수효율을 증가시킴과 아울러, 패널 전압을 반전 시킴으로써 패널 커패시터와 직접연결된 스위치의 스위칭 손실을 저감할 수 있으며, 병렬공진시 발생하는 첫번째 및 마지막 서스테인 펄스 생성을 위한 하드 스위칭을 소프트 스위칭으로 전환함으로써 스위칭 손실을 대폭적으로 저감할 수 있게된다.As described above, the energy recovery device and recovery method of the plasma display panel according to the embodiment of the present invention increases the energy recovery efficiency by increasing the current in the inductor before the rising and falling time of the sustain waveform of the panel capacitor, By inverting the panel voltage, the switching losses of the switch directly connected to the panel capacitor can be reduced, and switching losses can be greatly reduced by converting hard switching to soft switching for the first and last sustain pulses generated in parallel resonance. do.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (27)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050017746A KR100640054B1 (en) | 2005-03-03 | 2005-03-03 | Energy recovery apparatus and method of plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050017746A KR100640054B1 (en) | 2005-03-03 | 2005-03-03 | Energy recovery apparatus and method of plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060098579A KR20060098579A (en) | 2006-09-19 |
KR100640054B1 true KR100640054B1 (en) | 2006-10-31 |
Family
ID=37629973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050017746A KR100640054B1 (en) | 2005-03-03 | 2005-03-03 | Energy recovery apparatus and method of plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100640054B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100811141B1 (en) * | 2006-12-08 | 2008-03-07 | 엘지전자 주식회사 | Plasma display device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11344952A (en) * | 1998-06-02 | 1999-12-14 | Fujitsu Ltd | Driving circuit for display device |
-
2005
- 2005-03-03 KR KR1020050017746A patent/KR100640054B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11344952A (en) * | 1998-06-02 | 1999-12-14 | Fujitsu Ltd | Driving circuit for display device |
Also Published As
Publication number | Publication date |
---|---|
KR20060098579A (en) | 2006-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100482348B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100538324B1 (en) | Circuit for driving electrode of plasma display panel | |
JP4356024B2 (en) | Energy recovery circuit and energy recovery method using the same | |
KR100588019B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100503606B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100640054B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100480153B1 (en) | Apparatus and method 0f sustain driver with energy recovery | |
KR100649724B1 (en) | Energy recovery apparatus of plasma display panel | |
KR100582201B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100505982B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
KR101058142B1 (en) | Energy recovery device and recovery method of plasma display panel | |
KR100508244B1 (en) | Apparatus for Energy Recovery | |
KR100641734B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100475157B1 (en) | Plasma display panel | |
KR100539006B1 (en) | Apparatus and method 0f energy recovery | |
KR100511792B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100508248B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100488451B1 (en) | Apparatus of Energy Recovery and Energy Recovering Method Using the same | |
KR100508247B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100452690B1 (en) | Plasma display panel | |
KR100649725B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100547978B1 (en) | Method of Energy Recovery | |
KR100472357B1 (en) | Plasma display panel | |
KR20060056156A (en) | Energy recovery apparatus and method of plasma display panel | |
KR20060056164A (en) | Energy recovery apparatus and method of plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090929 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |