KR20070044252A - 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판 - Google Patents

부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판 Download PDF

Info

Publication number
KR20070044252A
KR20070044252A KR1020050100333A KR20050100333A KR20070044252A KR 20070044252 A KR20070044252 A KR 20070044252A KR 1020050100333 A KR1020050100333 A KR 1020050100333A KR 20050100333 A KR20050100333 A KR 20050100333A KR 20070044252 A KR20070044252 A KR 20070044252A
Authority
KR
South Korea
Prior art keywords
package
plating
package substrate
degating
molding
Prior art date
Application number
KR1020050100333A
Other languages
English (en)
Inventor
박경수
이도우
이병천
엄태석
강희철
지승학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050100333A priority Critical patent/KR20070044252A/ko
Publication of KR20070044252A publication Critical patent/KR20070044252A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 디게이팅을 위한 도금부가 부분적으로 형성된 패키지 기판에 관한 것이다. 도금부가 일 측 가장자리의 패키지 그룹 영역에 대응되는 길이로 형성되는 종래의 패키지 기판은 도금부로 인한 불필요한 원가 상승의 문제점을 가진다. 이와 같은 문제를 개선하기 위하여, 본 발명은 게이트와 런너에 대응되는 일 부분에만 도금막이 형성된 패키지 기판을 제공한다. 본 발명에 패키지 기판에 의하면, 디게이팅용 도금부의 면적이 종래에 비하여 크게 감소되기 때문에 패키지 기판의 제조원가가 절감될 수 있다.
몰딩, 디게이팅, 도금, 기판, 인쇄회로기판, 트랜스퍼 몰딩

Description

부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판{package substrate having partially formed plating part for degating}
도 1은 종래 기술에 따른 패키지 기판으로 수지 성형 공정이 진행되는 상태를 보여주는 단면도,
도 2는 수지 성형 공정 후 종래 기술에 따른 패키지 기판 상태를 보여주는 평면도,
도 3은 본 발명에 따른 패키지 기판을 보여주는 평면도, 그리고
도 4는 수지 성형 공정 후의 도 3의 패키지 기판 상태를 보여주는 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100; 패키지 기판 101; 반도체 칩
110; 개별 패키지 영역 120; 패키지 어레이 영역
130; 도금부 131; 게이트 도금부
133; 런너 도금부 300; 트랜스퍼 몰딩 장치
301; 성형금형 302; 하부금형
303; 상부금형 311; 포트
313; 램 315; 런너
317; 게이트 319; 컬(cull)
321; 캐버티 350; 성형수지
본 발명은 반도체 칩 패키지의 제조에 사용되는 패키지 기판에 관한 것으로서, 더욱 상세하게는 수지 성형 공정 후의 디게이팅(degating)을 위하여 제공되는 도금부를 갖는 패키지 기판에 관한 것이다.
반도체 칩 패키지의 일반적인 제조 공정은 웨이퍼로부터 분리된 반도체 칩을 리드 프레임 또는 인쇄회로기판(PCB; Printed Circuit Board)과 같은 패키지 기판에 부착하는 칩 부착(die attach) 공정, 금속 와이어를 이용하여 집적회로 칩과 패키지 기판을 전기적으로 연결하는 와이어 연결(wire bonding) 공정, 성형 수지를 이용하여 패키지의 외형을 형성하는 수지 성형(resing molding) 공정 등을 포함한다.
특히, 수지 성형 공정은 충격, 열, 습기 등의 외부 환경으로부터 집적회로 칩과 금속 와이어를 보호함과 동시에 금속 와이어의 전기적 연결 상태를 유지하기 위하여 성형 수지로 둘러싸는 공정이다. 가장 보편적으로 사용되는 성형 수지는 에폭시 몰딩 컴파운드(epoxy molding compound; EMC)로, 에폭시 수지에 경화제, 경화 촉매, 기타 첨가제, 무기 충진제 등의 각종 성분들이 혼합된 합성수지이다.
성형 수지는 타블렛(tablet)이라 불리는 원통형의 고체 상태로 공급된다. 성 형수지 타블렛은 수지 성형 설비 안에서 용융 상태로 바뀌면서 패키지 외형을 형성하고, 이후 경화 과정을 거쳐 다시 고체 상태로 바뀐다. 성형 수지는 패키지의 유형, 몰딩 설비의 종류에 따라 규격화되어 있다.
도 1은 종래 기술에 따른 패키지 기판으로 수지 성형 공정이 진행되는 상태를 보여주는 단면도이다.
도 1을 참조하면, 수지 성형 공정은 상부 금형(303)과 하부 금형(302)으로 이루어진 성형금형(301)에 반도체 칩(101)의 부착이 완료된 패키지 기판(200)을 개재하고, 포트(pot; 311)에서 용융된 성형 수지(350)가 램(ram; 313)의 가압에 의해 런너(runner; 315)와 게이트(317)를 거쳐 캐버티(321) 내로 주입된다. 이에 따라 패키지 기판(100) 위에는 패키지 몸체(105)가 형성된다. 패키지 몸체(105)는 컬(319)을 중심으로 양쪽에 패키지 어레이 영역(120)별로 형성된다.
수지 성형이 완료되면 성형 수지의 경화에 따라 런너(315)와 게이트(317) 및 컬(319) 부분에 성형 수지(350)가 형성된다. 런너(315)와 게이트(317) 및 컬(319)의 성형 수지(350)는 이후 시행되는 디게이팅(degating) 공정에서 제거된다.
도 2는 수지 성형 공정 후 종래 기술에 따른 패키지 기판 상태를 보여주는 평면도이다.
도 2에 도시된 바와 같이, 종래의 패키지 기판(200)은 원활한 디게이팅을 위하여 각 패키지 어레이 영역(220)에 대응하여 일 측 가장자리에 도금부(230)가 형성되어 있다. 각 도금부(230)는 패키지 어레이 영역(220)의 한 쪽 가장자리 일 변 전체에 일자 형태로 형성된다. 수지 성형 과정에서 런너(315)와 게이트(317)가 도 금부(230)에 수용된다. 도금부(230)에 의해 패키지 몸체(105) 외에 형성되는 성형 수지가 용이하게 분리 및 제거될 수 있다.
그런데 종래의 패키지 기판은 도금부가 필요 이상으로 크게 형성된다. 디게이팅에 이용되는 도금부 외에 게이트와 런너 부분에도 형성된다. 수지 성형 공정 후에 성형 수지가 덮여지지 않는 부분이 많이 남는다. 통상적으로 도금부는 금으로 도금되어 형성된다. 따라서, 불필요하게 형성된 도금부로 인하여 패키지 기판의 제조 원가가 상승된다.
본 발명의 목적은 디게이팅을 위하여 제공되는 도금부의 구조를 개선하여 원가를 절감시킬 수 있는 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 성형 수지가 용융되는 포트, 패키지 몸체가 형성되는 캐버티, 상기 포트에서 상기 게이트로 성형 수지를 안내하는 런너, 및 상기 런너와 상기 캐버티가 연결 부분에 형성되는 게이트를 포함하는 트랜스퍼 몰딩 장치에 의해 수지 성형되는 패키지 기판에 있어서, 상기 포트에 인접하는 상기 패키지 어레이 기판의 가장자리 부분에 상기 런너와 상기 게이트에 실질적으로 정합되는 도금부가 형성된 것을 특징으로 하는 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판을 제공한다.
본 발명에 따른 패키지 기판에 있어서, 상기 패키지 기판은 개별 패키지 영 역들이 하나의 그룹화 된 패키지 어레이 복수 개가 형성된 패키지 기판일 수 있다.
본 발명에 따른 패키지 기판에 있어서, 상기 도금부는 금 도금으로 형성된 것이 바람직하다.
본 발명에 따른 패키지 기판에 있어서, 상기 도금부는 상기 게이트들에 대응되는 부분이 복수의 개별 패키지 영역들을 하나의 단위로 하여 형성되고 런더들에 대응되는 부분들이 서로 이격되어 형성된 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판의 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 3은 본 발명에 따른 패키지 기판을 보여주는 평면도이고, 도 4는 수지 성형 공정 후의 도 3의 패키지 기판 상태를 보여주는 평면도이다.
도 3과 도 4를 참조하면, 본 실시예의 패키지 기판(100)은 복수의 개별 패키지 영역(110)이 하나의 그룹화 된 복수의 패키지 어레이 영역(120)이 연속적으로 배열된 구조이다. 한쪽 가장자리 변에 인접하여 부분적으로 형성된 복수의 도금부(130)가 형성된다.
패키지 어레이 영역(120) 내의 각 개별 패키지 영역(110)은 서로 인접한다. 각각의 패키지 어레이 영역(120)은 소정 거리만큼 이격되어 배치된다. 각 패키지 어레이 영역(120)의 개별 패키지 영역(110)들이 한꺼번에 수지 성형된다. 여기서, 패키지 기판(100)은 인쇄회로기판일 수 있다.
도금부(130)는 포트에 인접하는 패키지 기판(100)의 한쪽 가장자리 변에 형 성된다. 각각의 도금부(130)는 패키지 어레이 영역(120) 단위로 형성된다. 도금부(130)는 게이트(317)에 대응되는 게이트 도금부(131)와 런너(315)들에 대응되는 런너 도금부(133)들을 갖는다. 게이트 도금부(131)는 패키지 기판(100)의 길이 방향으로 형성된다. 런너 도금부(133)는 패키지 기판(100)의 폭 방향으로 형성된다. 각각의 런더 도금부(133)는 서로 소정 거리 이격된다. 게이트 도금부(131)와 런너 도금부(133)는 실질적으로 게이트(317)와 패키지 기판(100) 위의 런너(315) 부분과 정합되게 형성된다.
도금부(130)는 금 도금에 의해 형성될 수 있으며, 트랜스퍼 몰딩 장치(300)의 게이트(317)나 런너(315)를 고려하여 형상이나 위치 면적 등이 변형될 수 있다.
한편 본 발명은 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 예를 들어, 전술한 실시예에서는 개별 패키지 영역 복수 개가 패키지 어레이 영역을 형성하는 예를 소개하였으나, 개별 패키지 영역이 패키지 어레이 영역을 형성하지 않고 소정 간격으로 배열된 형태의 패키지 기판일 수 있다.
이상과 같은 본 발명에 따른 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판에 의하면, 디게이팅용 도금부의 면적이 종래에 비하여 감소되기 때문에 패키지 기판의 제조원가가 절감될 수 있다.

Claims (4)

  1. 성형 수지가 용융되는 포트, 패키지 몸체가 형성되는 캐버티, 상기 포트에서 상기 게이트로 성형 수지를 안내하는 런너, 및 상기 런너와 상기 캐버티가 연결 부분에 형성되는 게이트를 포함하는 트랜스퍼 몰딩 장치에 의해 수지 성형되는 패키지 기판에 있어서, 상기 포트에 인접하는 상기 패키지 어레이 기판의 가장자리 부분에 상기 런너와 상기 게이트에 실질적으로 정합되는 도금부가 형성된 것을 특징으로 하는 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판.
  2. 제1 항에 있어서,
    상기 패키지 기판은 개별 패키지 영역들이 하나의 그룹화 된 패키지 어레이 복수 개가 형성된 패키지 기판인 것을 특징으로 하는 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판.
  3. 제1 항에 있어서,
    본 발명에 따른 패키지 기판에 있어서, 상기 도금부는 금 도금으로 형성된 것을 특징으로 하는 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판.
  4. 제1 항에 있어서,
    상기 도금부는 상기 게이트들에 대응되는 부분이 복수의 개별 패키지 영역들 을 하나의 단위로 하여 형성되고 런더들에 대응되는 부분들이 서로 이격되어 형성된 것을 특징으로 하는 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판.
KR1020050100333A 2005-10-24 2005-10-24 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판 KR20070044252A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050100333A KR20070044252A (ko) 2005-10-24 2005-10-24 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100333A KR20070044252A (ko) 2005-10-24 2005-10-24 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판

Publications (1)

Publication Number Publication Date
KR20070044252A true KR20070044252A (ko) 2007-04-27

Family

ID=38178281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100333A KR20070044252A (ko) 2005-10-24 2005-10-24 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판

Country Status (1)

Country Link
KR (1) KR20070044252A (ko)

Similar Documents

Publication Publication Date Title
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US5197183A (en) Modified lead frame for reducing wire wash in transfer molding of IC packages
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US20060281229A1 (en) Method for molding a small form factor digital memory card
US7271036B2 (en) Leadframe alteration to direct compound flow into package
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JPH10284525A (ja) 半導体装置の製造方法
US11538742B2 (en) Packaged multichip module with conductive connectors
US6372553B1 (en) Disposable mold runner gate for substrate based electronic packages
US6921967B2 (en) Reinforced die pad support structure
KR20070044252A (ko) 부분적으로 형성된 디게이팅용 도금부를 갖는 패키지 기판
US7084003B2 (en) Method for manufacturing semiconductor device packages
JP3601985B2 (ja) 半導体パッケージの製造方法
US20030183910A1 (en) Encapsulation method and leadframe for leadless semiconductor packages
KR100572393B1 (ko) 비지에이 패키지용 인쇄회로기판_
KR0151899B1 (ko) 범퍼가 형성된 볼 그리드 어레이용 성형금형 및 그를 이용한 패키지
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
KR100611438B1 (ko) 반도체 패키지 몰딩시 금선의 오버랩 방지장치
KR0171975B1 (ko) 게이트와 접하는 부분이 절단된 볼 그리드 어레이용 인쇄회로기판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination