KR20070042834A - 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법에 관한 것으로, 종래 애노드 고전계에 의한 영향이 작은 노멀 게이트형 전계방출 소자는 좁고 깊은 게이트홀 내부에 에미터 물질이 정밀하게 형성되어야 하므로 희생층을 적용하거나 캐소드층 상부에 별도의 차폐층을 적용하고, 감광성 에미터 물질을 형성한 후 배면 노광하는 것으로 상기 게이트홀 내부에 에미터 물질을 형성하였으나, 희생층을 이용하는 경우에는 정렬 문제와 희생층 제거 문제로 인해 소자 특성이 열화될 수 있고, 상기 차폐층을 적용하는 경우에는 감광성 페이스트를 고난이도 정렬을 통한 패턴 인쇄로 적용해야 하므로 공정이 어려워지는 문제점이 있었다. 상기와 같은 문제점을 해결하기 위해 본 발명은 캐소드 전극 상부에 하부 자외선 차폐층을 형성하고, 그 상부에 차례로 절연층, 박막 절연층 및 게이트 전극을 형성한 후, 그 상부 전면에 희생층을 성막한 다음 게이트홀을 형성하도록 하여 상기 희생층이 직접 절연층 상에 형성되는 부분이 없도록 하고 하부 자외선 차폐층이 자기정렬방식으로 식각되어 노광창을 형성하도록 함으로써, 상기 박막 절연층에 의해 희생층의 제거를 용이하게 하고, 노광창 형성 공정 역시 용이하게 함과 아울러 감광성 에미터 페이스트를 소자 전면에 적용할 수 있도록 하여 공정 난이도를 크게 줄이고 수율을 높이며 소자 품질을 균일화 할 수 있는 뛰어난 효과가 있다.

Description

자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법{FIELD EMISSION DEVICE WITH ULTRAVIOLET PROTECTION LAYER AND MANUFACTURING METHOD THEREOF}

도 1은 종래 노멀형 3전극 전계방출소자의 구조를 보인 단면도.

도 2는 종래 평면형 3전극 전계방출소자들의 구조를 보인 단면도.

도 3은 종래 배면 노광 방식으로 형성된 노멀형 3전극 전계방출소자의 구조를 보인 단면도.

도 4a 내지 도 4c는 상기 도 3에 도시된 배면 노광방식 전계방출 소자를 제조하는 과정을 보인 수순 단면도.

도 5a 내지 도 5d는 상기 도 4a 내지 도 4c와 상이한 방식으로 배면 노광방식 전계방출 소자를 제조하는 과정을 보인 수순 단면도.

도 6a 내지 도 6d는 이종게이트를 이용하는 배면 노광방식 전계방출 소자를 제조하는 과정을 보인 수순 단면도.

도 7a 내지 도 7e는 본 발명 일 실시예의 제조 과정을 보인 수순 단면도.

***도면의 주요부분에 대한 부호의 설명***

100: 투명 기판 101: 캐소드 전극

102: 하부 자왜선 차폐층 103: 절연층

104: 박막 절연층 105: 게이트 전극

106: 희생층 107: 감광성 에미터 페이스트

본 발명은 전계방출소자 및 그 제조 방법에 관한 것으로, 특히 감광성 에미터를 이용하여 노멀 게이트형 전계방출 소자를 구현하는 배면 노광 방식에 적용되는 자외선 차폐층을 게이트 전극 하부 및 상부에 형성하도록 하여 정렬이나 공정 잔류물에 의한 악영향을 피하고 감광성 에미터 페이스트를 전면 증착할 수 있도록 하여 공정 용이성을 개선할 수 있도록 한 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이의 모습 또한 다양해 지고 있다. 그 예로 휴대형 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보 전달매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한, 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서, 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 디스플레이 장치의 개발이 절실히 필요하게 되었다. 이러한 다양한 표시 소자의 요구에 따라 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해 상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

상기 전계방출소자는 현재 개발 혹은 양산중인 평판 디스플레이들(LCD와 PDP, VFD등)의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다. 전계방출소자 디스플레이는 전극 구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 무한대의 칼라, 무한대의 그레이 스케일, 높은 휘도, 높은 비디오(video rate) 속도 등 디스플레이가 가져야 할 장점들을 고루 갖추고 있다.

전계방출 표시소자는 진공 속의 금속 또는 도체 표면(에미터)상에 고전계가 인가될 때 전자들이 금속 또는 도체로부터 진공 밖으로 나오는 양자역학적 터널링 현상을 이용한 것이다. 이 때 소자는 파울러-노드하임(Fowler-Nordheim) 법칙에 의하여 전류-전압 특성을 나타내게 된다. 전계방출 표시소자는 전자 방출 원인 에미터와 방출된 전자가 충돌하여 발광하는 애노드 부, 상하판 사이를 지지하는 스패이서, 그리고 진공기밀을 유지하기 위한 실링부 등으로 구성되어 있다.

최근 들어 탄소 나노튜브가 비교적 낮은 진공도에서 전자방출특성이 우수한 이유로 인해 이를 이용한 전계방출소자의 중요성이 인식되고 있다. 탄소 나노튜브는 하나의 탄소원자가 3개의 다른 탄소와 결합되어 형성된 육각형 벌집 무늬의 구조가 둥굴게 말려 튜브 형태로 된 것으로서, 튜브의 직경이 수 내지 수백 나노미터 정도로 극히 작으며, 단일벽(single wall) 구조나 다중벽(multi-wall)구조 등으로 성장한다. 이러한 탄소 나노튜브는 감긴 형태 및 직경에 따라 금속과 같은 전기적 도체가 되기도 하며, 전기가 잘 통하지 않는 반도체의 성질을 갖기도 하며, 속이 비어 있고 길이가 길기 때문에 기계적, 전기적, 화학적 특성이 우수하여 전계방출 소자의 에미터 소재로 사용되고 있다.

이와같은 탄소 나노튜브는 작은 직경(약, 1.0∼ 수십[nm])을 갖기 때문에 종래의 마이크로팁형(spindt형) 전계방출 팁에 비해 전계강화효과(field enhancement factor)가 상당히 우수하여 전자방출이 낮은 임계 전계(turn-on field, 약 1∼5[V/㎛])에서 이루어질 수 있게 되므로, 전력손실 및 생산단가를 줄일 수 있는 장점이 있다.

이러한 탄소 나노튜브는 캐소드 전극 상에 페이스트 상태로 스크린 프린팅되어 형성되거나 화학 기상 증착 방법으로 성장시키는 방법으로 형성될 수 있는데, 최근에는 속도가 느린 성장법 대신 대량 생산이 용이하고 공정이 빠르도록 탄소 나노튜브 분말을 페이스트 형태로 인쇄하거나, 해당 페이스트에 감광성 특성을 부여하여 배면 노광 방식으로 노광하는 방식으로 사용하는 것이 일반화되고 있다.

종래 전계방출소자의 구조를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1 내지 도 2는 종래의 탄소 나노튜브를 이용한 전계방출소자의 3전극 구조들 중 대표적인 구조들을 나타낸 것이다.

도 1은 노멀 게이트 구조(normal gate)로서, 도시한 바와 같이 기판(1) 상부에 캐소드 전극(2), 절연층(3), 게이트 전극(4)을 형성한 후 사진 식각 공정을 통해 상기 게이트 전극(4)과 절연층(3)을 식각하여 관통홀을 형성한 다음 노출된 캐소드 전극(2) 상부에 탄소 나노튜브(5)를 형성한 것이다. 그리고, 그에 대응하여 형광체가 형성된 상판 기판(7)에 애노드 전극(8)을 형성하여 스페이서 혹은 격벽 (6)에 의해 상기 형성된 하판과 대향 배치된다. 상기 게이트 전극(4)과 캐소드 전극(2)에 전압이 인가되면, 상기 탄소 나노튜브(5) 에미터에서 전자가 방출되며, 이는 상기 고전압이 인가된 애노드 전극(8)의 높은 전계에 이끌려 상판으로 가속 충돌하게 되어 상판(7)의 형광체를 여기시켜 발광이 이루어지게 된다.

하지만, 이러한 노멀 구조는 전계가 제일 강한 홀의 주변에서만 국부적으로 전자방출이 일어날 가능성이 높고, 비대칭적인 전계분포에 의해 게이트전극(4)으로의 누설전류가 많으며, 그 공정 절차가 어렵기 때문에 대면적화가 용이하지 않은 문제점도 있어 한동안 사용이 줄어들었던 방식이다. 그러나, 최근에는 이러한 여러가지 문제점들을 해결할 수 있는 방식들이 제안됨에 따라 애노드 전극(8)의 고전계에 의해 소자가 선택되지 않은 경우에도 에미터가 전자를 방출하게 되는 오발광에 대한 내성이 가장 높은 구조라는 특성을 활용할 수 있게 되어 다시 관심을 받고 있는 구조이다.

한때, 상기 노멀 게이트 구조의 난해한 공정을 간략화하면서 대면적화에 유리하도록 게이트를 캐소드 전극 하부 혹은 동일 평면에 위치시키는 평면형 구조들이 등장하게 되었는데, 이들을 도 2에 도시하였다.

먼저 도 2a는 가장 간단한 평면형 구조인 언더 게이트(under gate)구조 전계방출소자의 단면도로서, 도시한 바와 같이 전자 방출을 일으키는 전기장을 나노 튜브(14)의 하부에 있는 게이트 전극(11)으로 인가하는 방식이다. 이는 유리기판(10) 상부에 게이트 전극(11)을 형성한 후 그 상부에 차례로 절연층(12), 캐소드 전극(13)을 형성한 다음, 상기 캐소드 전극(13) 상부에 탄소 나노튜브(14)를 형성하는 것으로 제조한다.

도 2b는 코플래너(coplanar) 구조 전계방출소자의 단면도로서, 도시한 바와 같이 게이트 전극(22)과 캐소드 전극(23)이 동일층에 형성되는 형태이다. 즉, 유리기판(20) 상부에 형성된 절연층(21) 상에 게이트 전극(22)과 캐소드 전극(23)을 형성한 후 상기 캐소드 전극(23) 상부에 탄소 나노튜브(25)를 형성한 것이다.

도 2c는 상기 코플래너 구조와 언더게이트 구조가 혼합된 카운터 전극 언더게이트 구조(undergate with counter electrode)로서, 도시한 바와 같이 캐소드 전극(35) 하부에 게이트 배선(31)을 형성하고, 상기 캐소드 전극(35)과 동일한 평면 상에 게이트 전극(34)을 배치하기 위해 관통홀을 형성하여 상기 게이트 배선(31)과 게이트 전극(34)을 연결한 형태이다.

상기 평면형 구조들은 비교적 공정이 간단하므로 대면적화가 용이한 장점이 있지만, 애노드 고전계에 에미터가 그대로 노출되어 있다는 점에서 치명적인 문제점이 존재한다. 특히, 탄소 나노튜브와 같이 낮은 전계방출 개시 전압 특성을 가지는 에미터는 이러한 상판 애노드 전계에 쉽게 영향을 받을 수밖에 없다. 일반적으로, 고전압 형광체를 사용해야 하는 상판의 특성상 애노드에 고전압이 인가되어야 하므로 이를 줄일 경우 발광 특성이 낮아져 휘도가 낮아지게 된다. 따라서, 별도의 전계 차폐 구조물을 더 형성하거나, 상하판의 거리를 조절하는 등의 추가적인 조치가 필요하며, 경우에 따라서는 구동 방식을 변경하여 여러 구동 전압들을 번갈아 제공하는 등의 복잡한 제어가 요구되기도 한다.

이러한 고려사항들로 인해, 최근 들어 애노드 고전계에 의한 영향을 피할 수 있는 종래의 노멀 게이트 구조를 이용하여, 좁고 깊은 게이트홀을 형성하더라도 용이하고 정밀하게 에미터를 형성할 수 있도록 하는 방법이 제안되어 사용되고 있는데, 바로 감광성 에미터 페이스트를 게이트홀에 적용한 후 배면에서 노광하는 것으로 정밀한 에미터를 형성하는 방식이다.

도 3은 배면 노광 방식을 이용하여 제조된 노멀 게이트 전계방출 소자 구조를 보인 것으로, 도시한 바와 같이 탄소 나노튜브 페이스트와 같은 에미터 물질이 게이트 홀 내부에 정밀하게 형성될 수 있도록, 투명 기판(50)에 투명한 캐소드 전극(51)을 형성하고, 그 상부에 게이트 홀 내부 영역만 제거된 자외선 차폐층(52)을 더 적용한 구조를 보이고 있다. 상기 자외선 차폐층(52)의 제거 영역에만 탄소 나노튜브(55)가 위치하게 된다.

도 4a 내지 도 4c를 통해 제공하는 공정 수순 단면도들을 통해 상기 도 3의 구조를 좀더 상세히 설명하도록 한다.

먼저, 도 4a에 도시한 바와 같이 투명한 기판(50) 상에 투명한 캐소드 전극(51)을 형성하고, 그 상부에 불투명한 자외선 차폐층(52)을 형성한 후 상기 캐소드 전극(51) 배선에 맞추어 패터닝 한다. 그리고, 그 상부에 차례로 유전층(53) 및 게이트 전극(54)을 형성한다. 상기 불투명한 자외선 차폐층(52)은 고온 공정이 요구되는 환경에서 주로 비정실 실리콘층이 사용된다. 상기 높게 형성되어야 하는 유전층(53)은 다양한 유사 공정들에 공통 적용될 수 있는 범용 장비로 용이하게 형성할 수 있으므로 다른 절연층 대신 유전층(53)의 이용이 일반화 되고 있다.

그리고, 도 4b에 도시한 바와 같이 전계방출 영역을 정의하기 위해 상기 게 이트 전극(54), 유전층(53) 및 자외선 차폐층(52)을 차례로 식각하여 게이트홀을 형성하고, 그 상부 전면에 감광성 에미터 페이트스(55)를 형성한 후 기판 배면에서 노광하여 상기 자외선 차폐층(52)이 일부 제거된 노광 창 부분에 위치한 감광성 에미터 페이스트(55) 부분만 노광되도록 한다. 상기 감광성 에미터 페이스트(55)는 주로 감광성 물질이 포함된 탄소 나노튜브 페이스트를 이용한다.

그리고, 도 4c에 도시한 바와 같이 상기 노광된 에미터 페이스트(55)를 현상하면 노광된 게이트홀 하부 영역의 에미터 페이스트(55)를 제외한 나머지 부분이 제거되며, 잔류하는 에미터 페이스트(55)를 소성하여 전자 방출부로 이용할 수 있게 된다.

따라서, 좁고 깊은 형태의 게이트홀을 형성하더라도 비교적 정확하게 에미터 물질을 형성할 수 있는 장점이 있으나, 완전한 절연체가 아닌 상기 하부 자외선 차폐층(52)이 하부 전면에 형성되는 것이 아니라 캐소드 전극(51)과 동일하거나 더 넓게 형성된다 할지라도 인접한 다른 캐소드 전극 패턴을 침범하지 않도록 형성되어야 하기 때문에 자외선이 상기 유전층(62) 및 박막의 게이트 전극(64)(약 200㎛)을 투과하여 그 상부까지 도달하거나 상기 게이트 전극(64) 패턴이 형성되지 않은 영역으로 투과하여 방출될 수 있으므로 감광성 에미터 페이트스(55)를 구조물 전면에 일괄적으로 적용할 수 없게 된다. 이는 하부 자외선 차폐층(61)의 범위로 상기 감광성 에미터 페이스트(55)를 패턴 인쇄해야 한다는 것을 의미하며, 이를 위해 정밀한 정렬이 요구되어 공정이 어려워지게 된다. 만일, 상기 패턴 인쇄시 정렬 오차가 발생하면 게이트 전극(64) 상부나 유전층(62) 상부에 에미터 물질이 잔류하게 되어 오발광 등이 발생할 수 있다.

도 5a 내지 도 5d는 상기 도 4a 내지 도 4c에 도시한 공정과는 다른 방식으로 배면 노광을 실시하여 에미터 페이스트를 게이트홀 하부에 형성하는 방법으로, 이 경우에는 자외선을 차폐하는 희생층을 게이트홀 상부 전면에 형성하고 에미터 영역을 정의한 후 에미터를 형성한 다음 최종적으로 상기 희생층을 제거하는 방법을 이용한다.

먼저, 도 5a에 도시한 바와 같이 투명 기판(60) 상부에 투명 캐소드 전극(61)을 형성하고, 그 상부에 절연층(62)과 게이트 전극(63)을 형성한다.

그리고, 도 5b에 도시한 바와 같이 상기 게이트 전극(63)과 절연층(62)의 일부 영역을 식각 제거하여 전계방출 영역을 정의한 후, 해당 구조물 전면에 자외선 차폐층으로 사용될 희생층(64)을 형성한다. 상기 희생층은 이후 제거되어야 할 것이므로 다른 층들과의 식각 선택성이 높아야 하기 때문에 텅스텐(W)을 주로 사용하게 된다.

그리고, 도 5c에 도시한 바와 같이, 상기 형성된 희생층(64) 중에서 에미터가 형성될 게이트홀 내부의 일부 영역 만을 선택적으로 식각하여 제거한 후 상기 구조물 전면에 감광성 에미터 페이스트(65)를 형성하고 배면 노광한다.

그리고, 도 5d에 도시한 바와 같이 상기 감광된 에미터 페이스트(65)를 현상하여 감광되지 않은 부분을 제거한 후 상기 희생층(65)을 식각하여 제거하면 게이트홀 하부의 일부 영역에 탄소 나노튜브(65)가 형성된다.

이 경우, 상기 희생층(65)이 식각에 의해 거친 표면을 가지게되는 게이트홀 의 표면 및 절연층(62)의 상부 노출면에 형성되기 때문에 희생층(65)으로 사용되는 W을 제거할 경우 게이트홀 내부면의 절연층(62) 및 소자 상부에 노출된 절연층(62)에 포집된 W이 완전히 제거되지 않아 게이트 전극(63)과 캐소드 전극(61) 사이에 단락이 발생하거나 인접 소자들에 형성된 게이트 전극들 간 단락이 발생할 위험이 있고, 게이트 홀 내부에 형성된 희생층(65)의 일정 영역을 선택적으로 제거해야 하므로 이 과정에서 정렬 오차가 발생하기 쉬워 추후 에미터가 게이트홀의 중심에 형성되지 않고 그 내부에서 편심되어 발광 균일도가 달라지는 문제가 발생할 수 있다. 특히, 미세한 게이트홀이 형성되면서 열공정에 따른 패널의 수축 및 팽창으로 전체 발광영역에서 게이트홀과 하단 에미터 형성을 위한 희생층(64)의 식각 영역 정렬이 대단히 어려워진다.

도 6a 내지 도 6d는 상기 도 5a 내지 도 5d에 도시한 희생층을 이용한 배면 노광 방식을 이용할 경우, 게이트 전극의 표면이 손상되는 것을 방지하기 위한 다른 방법(국내 공개특허 공보 제2005-0034313호 "전계방출 표시장치 및 그의 제조방법")으로, 이종 게이트 전극을 이용하는 방법에 관한 수순 단면도이다.

도 6a에 도시한 바와 같이 투명 기판(70) 상부에 캐소드 전극(71)을 형성한 후 패터닝하여 전극 패턴을 형성하고, 그 상부에 차례로 절연층(72), 제 1게이트 전극(73) 및 제 2게이트 전극(74)을 형성한다. 이러한 게이트 전극의 적층 구조는 Cr과 Ag, Cr과 Al, 또는 Al과 Ag로 형성된다.

그리고, 도 6b에 도시한 바와 같이 상기 구조물을 차례로 식각하여 게이트홀을 형성하고, 그 상부 전면에 희생층(75)을 형성한다. 그리고, 도 6c에 도시한 바 와 같이 상기 희생층(75) 중에서 게이트 홀 내부 영역의 일정 부분을 식각하여 제거한 후 그 전면에 감광성 에미터 페이스트(76)를 형성하고 후면 노광한다. 그리고, 도 6d에 도시한 바와 같이 후면 노광에 의해 경화된 부분만 남기고 상기 감광성 에미터 페이스트(76)를 현상을 통해 제거하여 미세한 에미터를 구비한 전계방출소자 하판을 완성한다. 상기 방법을 통해 제조한 전계방출소자는 비록 상기 설명한 조성을 통해 이중으로 게이트 전극들(73, 74)을 형성하므로 제 2게이트 전극(74)이 다소 손상되더라도 하부에 위치한 제 1게이트 전극(73)이 손상되지 않아 라인저항이 상승되지 않는다. 그러나, 이러한 경우라 할지라도 여전히 희생층(75)을 게이트홀을 포함한 구조물 전면에 형성한 후 게이트홀 내부의 중심 영역 일부만을 식각하는 방식을 이용하므로 정밀한 식각 정렬이 어렵고, 게이트홀 내부 및 인접 소자들 사이에 노출된 거친 유전층에 포집된 상기 희생층(75) 물질의 완전한 제거가 어려워 게이트 전극(73, 74)과 캐소드 전극 사이의 단락이나 인접 소자들 사이의 게이트 전극 단락이 발생할 수도 있다. 또한, 게이트 전극들(73, 74)의 두께가 두껍기 때문에 하부 절연층(72)과의 접착력이 좋지 않아 박리가 발생할 수 있다.

상기한 바와 같이 종래 애노드 고전계에 의한 영향이 작은 노멀 게이트형 전계방출 소자는 좁고 깊은 게이트홀이 요구되며, 상기 게이트홀 내부에 에미터 물질이 정밀하게 형성되어야 하므로 희생층을 적용하거나 캐소드층 상부에 별도의 차폐층을 적용하고 감광성 에미터 물질을 형성한 후 특정 부분만 노광하는 것으로 상기 미세한 게이트홀 내부에 에미터 물질을 형성하였으나, 희생층을 이용하는 경우에는 정렬 문제와 희생층 제거 문제로 인해 소자 특성이 열화될 수 있고, 캐소드 전극 상부에 별도의 차폐층을 적용하는 경우에는 감광성 페이스트를 전면 도포할 수 없고 패턴 인쇄를 실시해야 하므로 높은 난이도의 정렬이 필요하여 공정이 어려워지는 문제점이 있었다.

상기한 바와 같은 종래의 문제점들을 해결하기 위한 본 발명은, 캐소드 전극 상부에 하부 자외선 차폐층을 형성하고, 그 상부에 차례로 절연층, 박막 절연층 및 게이트 전극을 형성하며, 그 상부 전면에 희생층을 성막한 후 게이트홀을 형성하도록 하여 상기 희생층이 직접 절연층 상에 형성되는 부분이 없도록 하고 하부 자외선 차폐층이 자기정렬방식으로 식각되어 노광창을 형성하도록 하는 것으로, 상기 박막 절연층에 의해 희생층의 제거를 용이하게 하고, 게이트홀 내부에는 희생층이 형성되지 않도록 하면서 감광성 에미터 페이스트를 전면에 적용할 수 있도록 하여 공정 용이성 및 공정 품질을 향상시킬 수 있도록 한 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법을 제공하는데 목적이 있다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 투명 기판 상에 형성되는 캐소드 전극 패턴과; 상기 캐소드 전극 패턴 상부에 위치하며 에미터가 형성될 부분만 선택적으로 제거되어 상기 캐소드 전극을 노출시키는 자외선 차폐층과; 상기 자외선 차폐층의 제거된 부분을 노출시키는 전계방출 영역을 가지면서 상기 구조물 전면에 형성된 절연층과; 상기 절연층 상부 전면에 형성된 박막 절연층과; 상기 박막 절연층 상부에 형성된 게이트 전극과; 상기 자외선 차폐층의 제거된 부 분에 의해 노출된 상기 캐소드 전극 상부에 형성된 에미터를 포함하는 것을 특징으로 한다.

상기 자외선 차폐층은 상기 절연층을 소성하기위한 온도에 대한 내성을 가지는 금속 또는 금속 산화물로 형성된 것을 특징으로 한다.

상기 에미터는 탄소 나노튜브, 다이아몬드상 탄소, 그라파이트 나노 화이버, 그라파이트를 포함하는 탄소계 전자 방출 물질들 중 적어도 하나를 포함하는 것을 특징으로 한다.

또한, 본 발명은 투명한 기판 상에 캐소드 전극 및 자외선 차폐층을 성막하고 패터닝하는 단계와; 상기 형성된 구조물 상부에 절연층을 형성하고, 그 상부에 박막절연층을 더 형성하는 단계와; 상기 박막 절연층 상부에 게이트 전극을 형성하여 패터닝하고 그 상부에 희생층을 형성하는 단계와; 상기 희생층 하부의 층들을 상기 캐소드 전극이 노출되도록 식각하여 전계방출 영역을 형성하는 단계와; 상기 구조물의 전계방출 영역에 감광성 에미터 물질을 인쇄한 후 노광 및 현상하고 상기 희생층을 제거하는 단계를 포함하는 것을 특징으로 한다.

상기 박막절연층은 상기 희생층이 상기 절연층에 포집되는 것을 방지하기 위한 것으로, 상기 절연층의 전면에 형성되는 것을 특징으로 한다.

상기 박막절연층은 평탄도와 접착성 및 절연성이 좋은 실리콘 질화막, 실리콘 산화막, 스핀-온-글라스를 포함하는 물질들 중 하나로 형성되는 것을 특징으로 한다.

상기한 바와 같은 본 발명의 실시예들을 첨부한 도면들을 참고하여 상세히 설명하면 다음과 같다.

도 7a 내지 도 7e는 본 발명 일 실시예의 제조 과정을 보인 수순 단면도로서, 도시한 바와 같이 절연층(103) 상부에 박막 절연층(104)을 더 형성하고, 하부 자외선 차폐층(102)과 희생층(106)을 동시에 적용하는 방식을 이용한다. 이를 통해 희생층(106)이 절연층(103)에 포집되는 위험을 완전히 차단하고, 자외선 노광시 빛이 소자의 상부층으로 전혀 새어 나오지 못하도록 하여 소자 상부에 감광성 에미터 물질이 잔류하는 것 역시 원천적으로 방지할 수 있게 된다.

먼저, 도 7a에 도시한 바와 같이 투명한 기판(100) 상부에 캐소드 전극(101)과 하부 자외선 차폐층(102)을 형성하고 패터닝한다. 상기 캐소드 전극(101)과 하부 자외선 차폐층(102)은 각각 화학기상증착, 물리기상증착 등의 방법으로 증착된 후 패터닝 될 수 있고, 하부 자외선 차폐층(102)까지 증착된 다음 한꺼번에 패터닝될 수도 있다. 상기 캐소드 전극(101)은 투명한 재질을 가지고, 열에 강하며 후속 증착되는 절연층의 식각에도 영향을 받지 않는 물질로 형성되어야 하므로 ITO가 적당하다. 상기 하부 자외선 차폐층(102)은 상기 투명한 캐소드 전극(101)과 선택적 식각이 가능한 금속 및 금속산화물을 사용할 수 있다. 특히, 비정질 실리콘이나 티타늄과 같이 고온의 절연층 형성 공정에 영향을 받지 않는 물질이 주로 사용될 수 있으며, 이 중에서 비정질 실리콘은 불순물 도핑을 통해 저항성을 가변할 수 있으므로 소자의 저항층 생성에 유용하게 적용할 수 있어 적용 빈도가 높다. 상기 비정질 실리콘을 하부 자외선 차폐층(102)으로 적용할 경우 1000Å이상의 두께가 되도록 형성한다.

그리고, 도 7b에 도시한 바와 같이 상기 형성된 구조물 상부에 차례로 절연층(103)과 박막 절연층(104)을 형성한다. 통상적으로 상기 절연층(103)의 형성은 인쇄후 소성을 통하여 얻어지는 후막 절연층과 화학기상증착이나 물리기상증착 등을 통하여 형성되는 박막 절연층으로 형성된다. 후막 절연층의 경우 PbO, B₂O₃, SiO₂ 등으로 구성된 유리질 분말을 페이스트 상태로 만들어 스크린 인쇄후 400~580℃ 정도에서의 소성을 통하여 5~50㎛ 정도 두께의 후막을 얻게 되는데 이 경우에는 후공정에 의한 상기 절연층(103)의 손상을 막기 위하여 상부에 보호층을 더 형성할 수 있다. 하지만, 고속 증착을 통해 1~10㎛ 정도의 절연층을 구성하는 경우라면 상부에 별도로 보호층을 형성할 필요는 없다.

그러나, 본 발명에서는 상기 절연층(103)을 후공정으로부터 보호하고, 이후 형성될 희생층이 거친 절연층(103)에 포집되어 잘 제거되지 않는 문제점을 해결하기 위한 목적으로 어떠한 절연층(103)이 형성되던지 그 상부에 박막 절연층(104)을 더 형성하도록 한다. 따라서, 상기 박막 절연층(104)은 절연층(103)의 전면에 형성되어야 하고, 이후 형성되는 게이트 전극과 희생층에 대해 선택적 식각 특성을 가져야 하며, 상기 게이트 전극과 절연층(103) 간의 부착력 증가를 위해 접착 특성이 좋아여 할 뿐만 아니라 희생층의 용이한 제거를 위해 표면이 매끄러워야 한다. 또한, 절연층(103) 전면에 형성될 것이므로 절연특성이 뛰어나야 한다.

따라서, 상기 박막 절연층(104)은 상기 각 특성들을 모두 만족하는 실리콘 질화막, 실리콘 산화막, 스핀-온-글라스(Spin-On-Glass) 등의 박막이 사용될 수 있 다.

그리고, 도 7c에 도시한 바와 같이 상기 박막 절연층(104) 상부에 게이트 전극(105)을 형성한 후 패터닝하고, 그 상부 전면에 상기 게이트 전극(105)과 이종인 금속으로 희생층(106)을 형성한다. 상기 게이트 전극(105)으로는 Mo, Ti, Cr, Al 등의 금속층으로 구성할 수 있으며 통상적으로 1000~5000Å 정도의 두께로 형성한다. 그리고, 상기 희생층(106)은 상부 자외선 차폐층으로 사용된 후 제거될 것이므로 상기 게이트 전극(105)과 식각 선택성이 있어야할 뿐 아니라, 에미터 물질, 캐소드 전극(101) 및 절연층들(103, 104)과도 식각 선택성이 있어야 한다. 또한, 가장 큰 특징으로 자외선에 대한 차폐가 가능해야 하므로 텅스텐(W)이나 몰리브덴(Mo)등을 충분한 높이로 형성해야 한다. 하지만, 이러한 희생층(106)은 게이트 전극(106) 상부와 상기 박막 절연층(104) 상부에만 형성되므로 거친 표면을 가지는 절연층(103)에 상기 희생층(106)이 직접 접촉되는 부분은 존재하지 않는다.

그리고, 도 7d에 도시한 바와 같이 전자 방출 영역을 정의하기 위한 게이트홀을 포토레지스트 패턴(PR) 등을 이용하여 형성하고, 해당 구조물 상부 전면에 감광성 에미터 페이스트(107)를 도포한 후 배면 노광을 실시한다. 상기 게이트홀을 형성하는 공정은 순차적으로, 상기 희생층(106), 게이트 전극(105), 박막 절연층(104), 절연층(103) 및 하부 자외선 차폐층(102)을 차례로 건식 내지는 습식 식각함으로써 형성되며, 이 과정에서 상기 하부 자외선 차폐층(102)은 별도의 정렬과정 없이도 자동 정렬 방식으로 식각되어 정확한 게이트홀 하부 중심에 노광창이 형성된다. 상기의 경우, 감광성 에미터 페이스트(107)를 패턴 인쇄할 필요 없이 구조물 전면에 도포하는 것이 가능해 지는데, 이는 하부 자외선 차폐층(102)과 희생층(106)이 배면의 광원이 제공하는 자외선을 완전하게 차단하기 때문이다. 따라서, 별도의 정렬 없이 감광성 에미터 페이스트(107)를 도포하면 되기 때문에 공정이 대단히 용이해지게 된다. 상기 감광성 에미터 페이스트(107)는 탄소 나노튜브, 다이아몬드상 탄소, 그라파이트 나노 화이버, 그라파이트를 포함하는 탄소계 전자 방출 물질들 중 적어도 한가지 물질의 분말과 감광성 물질, 유기물 및 용제등으로 이루어진 것을 사용하며, 감광/현상 후 소성하면 상기 탄소계 전자 방출 물질만 부피가 줄어들면서 원하는 영역에 잔류하게 된다.

그리고, 도 7e에 도시한 바와 같이, 에미터를 현상하여 상기 감광되어 경화된 감광성 에미터 페이스트(107) 부분만 잔류시키고 나머지 부분을 제거한 후 상기 희생층(106) 역시 제거한다. 상기 희생층(106)은 산이 아닌 용액을 이용하여 제거하게 되는데, 이때, 게이트 전극(105) 외부 영역에 형성된 상기 희생층(106)은 표면의 평탄화도가 높은 박막 절연층(104) 상에 위치하므로 해당 층에 포집되지 않아 완전하게 제거될 수 있기 때문에 원하지 않는 전기적 단락의 위험성을 차단할 수 있게 된다.

상기한 바와 같은 본 발명 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법은 캐소드 전극 상부에 하부 자외선 차폐층을 형성하고, 그 상부에 차례로 절연층, 박막 절연층 및 게이트 전극을 형성한 후, 그 상부 전면에 희생층을 성막한 다음 게이트홀을 형성하도록 하여 상기 희생층이 직접 절연층 상에 형성되는 부분 이 없도록 하고 하부 자외선 차폐층이 자기정렬방식으로 식각되어 노광창을 형성하도록 함으로써, 상기 박막 절연층에 의해 희생층의 제거를 용이하게 하고, 노광창 형성 공정 역시 용이하게 함과 아울러 감광성 에미터 페이스트를 소자 전면에 적용할 수 있도록 하여 공정 난이도를 크게 줄이고 수율을 높이며 소자 품질을 균일화 할 수 있는 뛰어난 효과가 있다.

Claims (11)

1. 투명 기판 상에 형성되는 캐소드 전극 패턴과;

   상기 캐소드 전극 패턴 상부에 위치하며 에미터가 형성될 부분만 선택적으로 제거되어 상기 캐소드 전극을 노출시키는 자외선 차폐층과;

   상기 자외선 차폐층의 제거된 부분을 노출시키는 전계방출 영역을 가지면서 상기 구조물 전면에 형성된 절연층과;

   상기 절연층 상부 전면에 형성된 박막 절연층과;

   상기 박막 절연층 상부에 형성된 게이트 전극과; 상기 자외선 차폐층의 제거된 부분에 의해 노출된 상기 캐소드 전극 상부에 형성된 에미터를 포함하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
2. 제 1항에 있어서, 상기 자외선 차폐층은 상기 절연층을 소성하기위한 온도에 대한 내성을 가지는 금속 또는 금속 산화물로 형성된 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
3. 제 2항에 있어서, 상기 자외선 차폐층은 비정질 실리콘이나 티타늄인 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
4. 제 2항에 있어서, 상기 자외선 차폐층은 불순물이 포함되거나 혹은 포함되지 않은 비정질 실리콘이며, 1000Å이상의 두께를 가지는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
5. 제 1항에 있어서, 상기 에미터는 탄소 나노튜브, 다이아몬드상 탄소, 그라파이트 나노 화이버, 그라파이트를 포함하는 탄소계 전자 방출 물질들 중 적어도 하나를 포함하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자.
6. 투명한 기판 상에 캐소드 전극 및 자외선 차폐층을 성막하고 패터닝하는 단계와;

   상기 형성된 구조물 상부에 절연층을 형성하고, 그 상부에 박막절연층을 더 형성하는 단계와;

   상기 박막 절연층 상부에 게이트 전극을 형성하여 패터닝하고 그 상부에 희생층을 형성하는 단계와;

   상기 희생층 하부의 층들을 상기 캐소드 전극이 노출되도록 식각하여 전계방출 영역을 형성하는 단계와;

   상기 구조물의 전계방출 영역에 감광성 에미터 물질을 인쇄한 후 노광 및 현상하고 상기 희생층을 제거하는 단계를 포함하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자 제조 방법.
7. 제 6항에 있어서, 상기 박막절연층은 상기 희생층이 상기 절연층에 포집되는 것을 방지하기 위한 것으로, 상기 절연층의 전면에 형성되는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자 제조 방법.
8. 제 6항에 있어서, 상기 박막절연층은 평탄도와 접착성 및 절연성이 좋은 실리콘 질화막, 실리콘 산화막, 스핀-온-글라스를 포함하는 물질들 중 하나로 형성되는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자 제조 방법.
9. 제 6항에 있어서, 상기 희생층은 상기 캐소드 전극, 게이트 전극 및 절연층과 선택적 식각 특성을 가지는 금속물질로 형성되는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자 제조 방법.
10. 제 9항에 있어서, 상기 희생층은 텅스텐, 몰리브덴 중 하나로 형성되는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자 제조 방법.
11. 제 6항에 있어서, 상기 감광성 에미터 물질을 인쇄하는 단계에서, 상기 감광성 에미터 물질을 상기 구조물의 전면에 일괄적으로 도포하는 단계를 포함하는 것을 특징으로 하는 자외선 차폐층을 구비한 전계방출소자 제조 방법.

Images