KR20070041147A - High power light emitting diode fabricating method - Google Patents

High power light emitting diode fabricating method Download PDF

Info

Publication number
KR20070041147A
KR20070041147A KR20050096982A KR20050096982A KR20070041147A KR 20070041147 A KR20070041147 A KR 20070041147A KR 20050096982 A KR20050096982 A KR 20050096982A KR 20050096982 A KR20050096982 A KR 20050096982A KR 20070041147 A KR20070041147 A KR 20070041147A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
mask
light emitting
emitting device
manufacturing
Prior art date
Application number
KR20050096982A
Other languages
Korean (ko)
Other versions
KR101152072B1 (en
Inventor
최재완
배덕규
Original Assignee
엘지이노텍 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 엘지전자 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050096982A priority Critical patent/KR101152072B1/en
Publication of KR20070041147A publication Critical patent/KR20070041147A/en
Application granted granted Critical
Publication of KR101152072B1 publication Critical patent/KR101152072B1/en

Links

Images

Abstract

본 발명은 발광소자의 제조방법에 관한 것으로서, p-반도체층 상부의 일부 영역에 스크래치를 형성하고, 그 스크래치를 포함하는 p-반도체층의 일부 영역에서 n-반도체층의 일부까지 메사(Mesa) 식각하여, p-반도체층에 형성시켰던 스크래치 형상을 n-반도체층으로 그대로 전이시키는 고출력 발광소자의 제조방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a light emitting device, wherein a scratch is formed on a portion of an upper portion of a p-semiconductor layer, and a portion of the n-semiconductor layer is formed in a portion of the p-semiconductor layer including the scratch. A method of manufacturing a high power light emitting device in which the scratch shape formed on the p-semiconductor layer is etched and transferred to the n-semiconductor layer as it is.

또한, 본 발명의 제조방법에 따르면, 기존의 편평한 n-반도체층 표면으로 인해 발생하던 광의 내부 전반사 현상을 효과적으로 줄일 수 있고, 광 출력을 극대화시킬 수 있는 고출력 발광소자를 제조할 수 있다.In addition, according to the manufacturing method of the present invention, it is possible to effectively reduce the total internal reflection of the light generated due to the existing flat n-semiconductor layer surface, it is possible to manufacture a high output light emitting device that can maximize the light output.

질화갈륨, 발광소자, 수평형, CMP, 광출력 Gallium Nitride, Light Emitting Diode, Horizontal, CMP, Light Output

Description

고출력 발광소자의 제조방법{High Power Light Emitting Diode Fabricating Method}High Power Light Emitting Diode Fabricating Method

도 1은 종래기술에 따른 수평형 발광소자의 단면도.1 is a cross-sectional view of a horizontal light emitting device according to the prior art.

도 2는 도 1의 편평한 n-GaN층 표면을 포함하는 A 부분에서 광의 투과 및 전반사 양상을 설명하기 위한 개략도.FIG. 2 is a schematic diagram illustrating aspects of transmission and total reflection of light in a portion A including the flat n-GaN layer surface of FIG. 1. FIG.

도 3a 내지 도 3f는 본 발명에 따른 고출력 발광소자 제조방법의 바람직한 일 실시 예를 설명하기 위한 단면도.3A to 3F are cross-sectional views for explaining a preferred embodiment of the method of manufacturing a high output light emitting device according to the present invention.

도 4는 도 3f의 스크래치가 형성된 n-GaN층 표면을 포함하는 B 부분에서 광의 투과 양상을 설명하기 위한 개략도.FIG. 4 is a schematic diagram illustrating a transmission pattern of light in a portion B including the scratched n-GaN layer surface of FIG. 3F; FIG.

도 5는 본 발명에 따른 고출력 발광소자의 n-GaN층 표면에 형성되어 있는 스크래치의 형상을 확대한 사진.5 is an enlarged photograph of a scratch formed on a surface of an n-GaN layer of a high output light emitting device according to the present invention;

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

100. 기판 110. 버퍼층100. Substrate 110. Buffer layer

120. n-반도체층 130. 활성층120. n-semiconductor layer 130. active layer

140. p-반도체층 151. 제 1 마스크140.p-semiconductor layer 151.first mask

152. 제 2 마스크 160. 스크래치152. Second Mask 160. Scratch

170. 투명전극 180a. N-전극패드170. Transparent electrode 180a. N-electrode pad

180b. P-전극패드180b. P-electrode pad

본 발명은 발광소자의 제조방법에 관한 것으로서, 특히, 수평형 질화갈륨계 발광소자의 n-반도체층 표면에서 발생하던 광의 내부 전반사 현상을 최소화시키고, 발광소자의 광 출력을 극대화시킬 수 있는 고출력 발광소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a light emitting device, and in particular, to minimize the total internal reflection of the light generated on the surface of the n-semiconductor layer of the horizontal gallium nitride-based light emitting device, high output light emission that can maximize the light output of the light emitting device It relates to a method for manufacturing a device.

최근, 수평형 발광소자의 외부 양자 효율 또는 광 출력을 높이기 위해서, 내부 양자 효율을 극대화하는 방법과 발광소자 외부로의 광 추출 효율을 개선하는 방법이 시도되고 있다.Recently, in order to increase external quantum efficiency or light output of a horizontal light emitting device, a method of maximizing internal quantum efficiency and a method of improving light extraction efficiency to the outside of the light emitting device have been attempted.

구체적으로, 내부 양자 효율을 극대화하는 방법으로는 전류 확산층에 의한 광 손실 정도를 줄이는 방법이 있으며, 발광소자 외부로의 광 추출 효율을 개선하는 방법으로는, 발광소자 내부와 외부의 계면에서 발생하는 전반사에 의한 광 손실 정도를 줄이는 방법이 있다.Specifically, a method of maximizing the internal quantum efficiency is a method of reducing the light loss due to the current diffusion layer, and a method of improving the light extraction efficiency to the outside of the light emitting device, which is generated at the interface between the inside and the outside of the light emitting device. There is a way to reduce the amount of light loss due to total reflection.

참고로, 양자 효율이란 물질 중에서 광자 또는 전자가 다른 에너지의 광자 또는 전자로 변환되는 비율을 말하는데, 특히, 광자로 변환되는 경우에는 발광(發 光) 효율이라고도 한다.For reference, the quantum efficiency refers to the ratio of photons or electrons in the material to photons or electrons of other energy, and in particular, when converted to photons, it is also referred to as luminous efficiency.

이하, 도면을 참조하여 종래 기술에 따른 수평형 발광소자의 구조와 그에 따른 문제점에 대해 설명한다.Hereinafter, a structure and a problem thereof according to the prior art horizontal light emitting device according to the drawings will be described.

도 1은 종래 기술에 따른 수평형 질화갈륨(GaN)계 발광소자의 개략적인 구조를 도시하였다.1 shows a schematic structure of a horizontal gallium nitride (GaN) -based light emitting device according to the prior art.

도면에 도시된 바와 같이, 수평형 질화갈륨(GaN)계 발광소자는 사파이어 기판(10), 버퍼층(11), n-GaN층(12), 활성층(13), p-GaN층(14), 전류확산층(15), N-전극패드(16), P-전극패드(17)을 포함하며 이루어진다.As shown in the figure, a horizontal gallium nitride (GaN) based light emitting device includes a sapphire substrate 10, a buffer layer 11, an n-GaN layer 12, an active layer 13, a p-GaN layer 14, And a current diffusion layer 15, an N-electrode pad 16, and a P-electrode pad 17.

상기 사파이어(Al2O3) 기판은 여러 가지 기판 가운데 질화갈륨 결정을 성장시키기에 가장 적합하다고 알려져 있으며, 통상적으로 질화갈륨계 발광소자를 제조하기 위한 기판으로 흔히 사용되고 있다.The sapphire (Al 2 O 3 ) substrate is known to be most suitable for growing gallium nitride crystals among various substrates, and is commonly used as a substrate for manufacturing a gallium nitride-based light emitting device.

상기 사파이어 기판(10) 상부에는 질화갈륨 반도체층과 사파이어 기판 사이의 격자 결함을 줄이고, 보다 좋은 질화갈륨(GaN) 결정질을 유지하기 위해서, 상기 버퍼층(11)이 형성되어 있다.The buffer layer 11 is formed on the sapphire substrate 10 in order to reduce lattice defects between the gallium nitride semiconductor layer and the sapphire substrate and to maintain better gallium nitride (GaN) crystalline.

상기 n-GaN층(12)은 질화갈륨(GaN)에 n 타입의 불순물을 첨가하여, 다수의 캐리어가 전자가 되도록 형성한 반도체층으로써, 상기 활성층(13) 하부에 위치하여 활성층에 전자를 공급해준다.The n-GaN layer 12 is a semiconductor layer formed by adding n-type impurities to gallium nitride (GaN) so that a plurality of carriers become electrons. The n-GaN layer 12 is positioned below the active layer 13 to supply electrons to the active layer. Do it.

상기 활성층(13)은 전자와 정공이 재결합될 때, 여분의 에너지를 광으로 변 환시키는 역할을 한다.The active layer 13 converts excess energy into light when electrons and holes are recombined.

상기 p-GaN층(14)은 질화갈륨(GaN)에 p 타입의 불순물을 첨가하여, 다수의 캐리어가 정공이 되도록 형성한 반도체층으로써, 상기 활성층(13) 상부에 위치하여 상기 활성층에 정공을 공급해준다.The p-GaN layer 14 is a semiconductor layer formed by adding a p-type impurity to gallium nitride (GaN) so that a plurality of carriers become holes. The p-GaN layer 14 is positioned above the active layer 13 to provide holes to the active layer. Supply it.

상기 p-GaN층(14)과 n-GaN층(12) 상부에는 각각 전류확산층(15)과 N-전극패드(16)가 형성되어 있다.The current diffusion layer 15 and the N-electrode pad 16 are formed on the p-GaN layer 14 and the n-GaN layer 12, respectively.

이때, 상기 전류확산층(15)은 p-GaN층(14) 상부에서 광의 투과도를 높히고, P-전극패드(17)를 통해 들어온 전류를 p-GaN층 전면에 고르게 확산시키기 위해 형성하는 것으로서, 최근에는 산화인듐주석(Indium-Tin Oxide, ITO)이 많이 활용되고 있다.At this time, the current diffusion layer 15 is formed to increase the transmittance of light on the p-GaN layer 14 and to spread the current flowing through the P-electrode pad 17 evenly over the entire surface of the p-GaN layer. Indium tin oxide (ITO) is widely used.

상기 전류확산층(15) 상부에는 P-전극패드(17)가 형성된다.The P-electrode pad 17 is formed on the current spreading layer 15.

상기 N-전극패드(16)와 P-전극패드(17)는 발광소자 외부의 전원을 내부의 반도체층에 안정적으로 공급하는 역할을 한다.The N-electrode pad 16 and the P-electrode pad 17 serve to stably supply power from the outside of the light emitting device to the internal semiconductor layer.

도 2는 도 1의 편평한 n-GaN층 표면을 포함하는 A 부분에서 광의 투과 및 전반사 양상을 설명하기 위한 개략도이다.FIG. 2 is a schematic diagram illustrating an aspect of transmission and total reflection of light in a portion A including the flat n-GaN layer surface of FIG. 1.

앞에서도 언급했지만, 발광소자는 n-GaN층(12)과 p-GaN층(14) 사이에 위치한 활성층(13)에서 전자와 정공의 재결합을 통해 광이 생성된다.As mentioned above, the light emitting device generates light through recombination of electrons and holes in the active layer 13 positioned between the n-GaN layer 12 and the p-GaN layer 14.

이와 같이 생성된 광은 모든 방향으로 진행하지만, 도면상에는 n-GaN층(12) 상부 표면으로 진행하는 광의 일부만을 예를 들어 도시하였다.Although the light generated in this way travels in all directions, only a part of the light traveling to the upper surface of the n-GaN layer 12 is illustrated as an example.

왜냐하면, 본 발명의 발광소자에서 광 추출 효율을 향상시키고자 하는 부분이 바로 n-GaN층(12) 상부 표면이기 때문이다.This is because the portion of the light emitting device of the present invention that wants to improve light extraction efficiency is the n-GaN layer 12 upper surface.

한편, 그 진행하는 광은 굴절의 법칙 또는 스넬의 법칙(Snell's Law)에 따라서 굴절률이 다른 각 물질 사이의 계면에서 굴절하며 진행한다.On the other hand, the advancing light refracts at the interface between the materials having different refractive indices according to the law of refraction or Snell's Law.

여기서, 스넬의 법칙(Snell's Law)이란, 광을 포함한 모든 일반적인 파동에 대해서 성립하는 법칙으로써, 파동이 등방성(等方性) 매질에서 다른 등방성 매질로 입사해 굴절할 경우, 입사면(입사파의 방향과 경계면의 법선을 포함하는 면)과 굴절면(굴절파의 방향과 경계면의 법선을 포함하는 면)은 같은 평면 내에 있으며, 입사각을 θ1, 굴절각을 θ2라고 할 때, sinθ1/sinθ2 = n(일정) 이라는 관계가 반드시 성립되는 것을 말한다.Here, Snell's Law is a law that holds for all general waves, including light. When the wave enters and refracts from an isotropic medium to another isotropic medium, The plane containing the normal of the direction and the interface) and the refracting plane (the plane containing the normal of the direction of the refractive wave and the interface) are in the same plane, and sinθ 1 / sinθ 2 when the incident angle is θ 1 and the refractive angle is θ 2 . = n (scheduled) relationship must be established.

또한, 상기 n은 입사 쪽 매질에 대한 굴절 쪽 매질의 상대 굴절률로써 n2/n1와 같이 나타낼 수도 있는데, 위에서 언급한 등식의 우변에 적용하여 정리하면, n1sinθ1=n2sinθ2 라는 등식을 도출할 수 있다.In addition, n is there also expressed by n2 / n1 as the refraction relative refractive index on the side of the medium on the incident side medium, summarized by applying the right-hand side of the equation noted above, n1sinθ 1 = n2sinθ can derive the second of equations .

그러나, 만일 편평한 n-GaN층(12) 상부 계면으로 향하는 광의 입사각(θ1)이 임계각(θc) 이상일 경우에는, 도면에서 보는 바와 같이 계면을 투과하지 못하고 내부로 전반사 된다.However, if the incident angle θ 1 of light directed to the flat n-GaN layer 12 upper interface is greater than or equal to the critical angle θ c , it will not penetrate the interface and will be totally reflected inside.

다시 말해서, 기존의 n-GaN층 상부 계면이 편평한 수평형 발광소자의 구조에서는, 임계각 미만의 광들은 잘 투과하지만, 임계각 이상의 광들은 투과하지 못하고 쉽게 전반사 되는 단점이 있다.In other words, in the structure of a horizontal light emitting device having a flat upper surface of an n-GaN layer, light below a critical angle is well transmitted, but light above the critical angle is not transmitted, and it is easily totally reflected.

물론, 전반사된 광이 n-GaN층 하부 계면에서 전반사되어 다시 n-GaN층 상부 계면에 우연하게 도달할 수도 있지만, 재 입사시의 입사각 또한 임계각보다 클 가능성이 크기 때문에, 재 입사된 광도 결국 전반사 될 가능성이 높다.Of course, the totally reflected light may totally reflect at the lower interface of the n-GaN layer and accidentally reach the upper interface of the n-GaN layer, but since the incident angle at the time of re-incidence is also likely to be larger than the critical angle, the total incident light is eventually totally reflected. Is likely to be.

그리고, 이러한 내부 전반사는 광 손실로 이어지고, 광 출력을 떨어뜨리는 요인이 된다.And this total internal reflection leads to light loss and becomes a factor of lowering light output.

이와 같은 문제점을 해결하기 위해서, 본 발명은 노출되어있는 n-GaN층 표면에서의 전반사를 줄이며, 광 출력을 향상시킬 수 있도록, n-GaN층 표면을 편평하지 않게 가공하는 제조방법을 제공하는 것을 목적으로 한다.In order to solve this problem, the present invention is to provide a manufacturing method for processing the n-GaN layer surface to be uneven to reduce the total reflection on the exposed n-GaN layer surface and improve the light output. The purpose.

이와 같이 n-GaN층 표면을 편평하지 않게 가공하기 위한 본 발명에 따른 고출력 발광소자의 제조방법은, 기존의 수평형 발광소자의 제조시 n-반도체층을 노출시키는 메사(Mesa) 식각 공정을 수행하기 전에, p-GaN층 상부의 일부 영역에 CMP(Chemical-Mechanical Polishing) 공정을 통해 스크래치 형상을 형성하고, 그 스크래치를 포함하는 p-GaN층 상부의 일부 영역에서 n-GaN층 일부까지 메사 식각하여, p-GaN층의 스크래치 형상을 n-GaN층으로 그대로 전이시켜 형성하는 것을 특징으로 한다.As described above, the manufacturing method of the high output light emitting device according to the present invention for processing the surface of the n-GaN layer not flat is performed by performing a mesa etching process to expose the n-semiconductor layer when manufacturing the conventional horizontal light emitting device. Before, a scratch shape is formed in a portion of the upper portion of the p-GaN layer through a chemical-mechanical polishing (CMP) process, and mesa etching is performed from a portion of the upper portion of the p-GaN layer including the scratch to a portion of the n-GaN layer. And the scratch shape of the p-GaN layer is transferred to the n-GaN layer as it is.

구체적으로, 본 발명에 따른 고출력 발광소자의 제조방법은, 기판 상부에 n-반도체층, 활성층, p-반도체층을 순차적으로 성장시키는 단계; p-반도체층 상부에 제 1 마스크와 제 2 마스크를 상호 이격되도록 형성하는 단계; 제 1 마스크와 제 2 마스크가 형성되지 않은 p-반도체층 상부의 노출된 영역에 스크래치를 형성하는 단계; 제 1 마스크를 제거하는 단계; 상기 제 2 마스크를 통해 상기 p-반도체층에서 n-반도체층의 일부까지 메사(mesa) 식각하여, 상기 노출된 n-반도체층 상부에 상기 스크래치를 형성시키는 단계; p-반도체층 상부에 남아있는 제 2 마스크를 제거하는 단계;및 n-반도체층 상부의 제 1 마스크가 있던 영역과, p-반도체층 상부의 일부 영역에 전극 패드를 형성하는 단계;를 포함하여 이루어진다.Specifically, the method of manufacturing a high output light emitting device according to the present invention includes the steps of sequentially growing an n-semiconductor layer, an active layer, a p-semiconductor layer on the substrate; forming a first mask and a second mask spaced apart from each other on the p-semiconductor layer; Forming a scratch on the exposed area over the p-semiconductor layer where the first mask and the second mask are not formed; Removing the first mask; Mesa etching from the p-semiconductor layer to a portion of the n-semiconductor layer through the second mask to form the scratch on the exposed n-semiconductor layer; removing the second mask remaining on top of the p-semiconductor layer; and forming electrode pads in the region where the first mask was located on the n-semiconductor layer and in some regions above the p-semiconductor layer; Is done.

이하, 도면을 참조하여 본 발명에 따른 고출력 발광소자의 제조방법을 상세히 설명한다.Hereinafter, a method of manufacturing a high output light emitting device according to the present invention will be described in detail with reference to the drawings.

도 3a 내지 도 3f는 본 발명에 따른 고출력 발광소자 제조방법의 바람직한 일 실시 예를 설명하기 위한 단면도이다.3A to 3F are cross-sectional views for describing a preferred embodiment of the method of manufacturing a high output light emitting device according to the present invention.

도 3a는 기판(100) 상부에 버퍼층(110), n-반도체층(120), 활성층(130), p-반도체층(140)을 순차적으로 성장시킨 단계를 나타낸다.3A illustrates a step of sequentially growing the buffer layer 110, the n-semiconductor layer 120, the active layer 130, and the p-semiconductor layer 140 on the substrate 100.

일반적으로, 상기 기판(100)은 버퍼층을 형성하지 않아도 되는 질화갈륨(GaN) 기판인 것이 바람직하다.In general, the substrate 100 is preferably a gallium nitride (GaN) substrate which does not need to form a buffer layer.

그러나, 여기서는 상기 기판(100)이 사파이어(Al2O3) 기판인 경우를 예로 들어서 설명한다.However, the case where the substrate 100 is a sapphire (Al 2 O 3 ) substrate will be described as an example.

상기 사파이어 기판을 이용해 발광소자를 제조하기 위해서는, 도면에서와 같 이 상기 n-반도체층(120)을 성장시키기 전에, 상기 버퍼층(110)을 먼저 성장시키는 것이 바람직하다.In order to manufacture the light emitting device using the sapphire substrate, it is preferable to grow the buffer layer 110 first before growing the n-semiconductor layer 120 as shown in the drawing.

여기서, 상기 n-반도체층(120) 또는 p-반도체층(140)은 질화갈륨(GaN) 반도체층인 것이 바람직하다.The n-semiconductor layer 120 or the p-semiconductor layer 140 may be a gallium nitride (GaN) semiconductor layer.

도 3b는 p-반도체층(140) 상부에 제 1 마스크(151)와 제 2 마스크(152)를 상호 이격되도록 형성한 단계를 나타낸다.3B illustrates a step of forming the first mask 151 and the second mask 152 spaced apart from each other on the p-semiconductor layer 140.

구체적으로, 상기 p-반도체층(140) 상부에 제 1 마스크(151)와 제 2 마스크(152)를 형성하는 단계는, 상기 p-반도체층 상부의 전면에 상기 제 2 마스크를 형성하는 단계, 상기 p-반도체층 상부의 전면에 형성된 상기 제 2 마스크의 일부를 제거하여 상기 p-반도체층의 일부 면을 노출시키는 단계 및 상기 노출된 p-반도체층 일부 면의 중심 영역에 상기 제 1 마스크를 형성하는 단계로 이루어지는 것이 바람직하다.Specifically, forming the first mask 151 and the second mask 152 on the p-semiconductor layer 140, the step of forming the second mask on the entire surface of the p-semiconductor layer, Exposing a portion of the p-semiconductor layer by removing a portion of the second mask formed on the entire surface of the upper portion of the p-semiconductor layer, and applying the first mask to a central region of the part of the exposed p-semiconductor layer. It is preferable that it consists of the step of forming.

여기서는 상기 제 1 마스크(151)와 제 2 마스크(152)가 스크래치를 형성하기 위한 마스크 역할을 수행하지만, 상기 제 2 마스크(152)는 이후 메사(Mesa) 식각 공정시 p-반도체층에서 식각하지 않는 영역의 마스크 역할도 수행한다.Here, the first mask 151 and the second mask 152 serve as a mask for forming a scratch, but the second mask 152 is not etched in the p-semiconductor layer during a mesa etching process. It also serves as a mask for areas that do not.

그리고, 상기 제 1 마스크(151)와 제 2 마스크(152)는 각각 서로 다른 물질로 이루어지는 것이 바람직하다.In addition, the first mask 151 and the second mask 152 are preferably made of different materials.

또한, 여기서 상기 제 1 마스크(151)와 상기 제 2 마스크(152)는 각각 크롬 (Cr)과 옥사이드(SiO2)로 이루어지는 것이 바람직하다.In addition, the first mask 151 and the second mask 152 may be made of chromium (Cr) and oxide (SiO 2 ), respectively.

도 3c는 제 1 마스크(151)와 제 2 마스크(152)가 형성되지 않은 p-반도체층(140) 상부의 노출된 영역에 스크래치(160)를 형성하고, 제 1 마스크(151)를 제거한 단계를 나타낸다.3C shows that the scratch 160 is formed on the exposed region of the p-semiconductor layer 140 on which the first mask 151 and the second mask 152 are not formed, and the first mask 151 is removed. Indicates.

이때, 상기 스크래치(160)는 CMP(Chemical-Mechanical Polishing) 공정을 통해 형성하는 것이 바람직한데, 이러한 스크래치의 형상은 CMP 공정상의 다양한 변수들의 제어를 통해 요구하는 바에 맞게 최적화하여 형성할 수 있다.In this case, the scratch 160 is preferably formed through a chemical-mechanical polishing (CMP) process, and the shape of the scratch may be optimized and formed as required through control of various variables in the CMP process.

그리고, 상기 스크래치(160)의 깊이는 CMP 공정에 사용되는 다이아몬드 슬러리(Diamond Slurry)의 크기 및 전체 공정 시간 등에 따라서 좌우되는데, 본 발명의 일 실시 예에 따른 CMP 공정에서는 0.1 ㎛ ~ 10 ㎛ 크기의 다이아몬드 슬러리를 사용하는 것이 바람직하다.In addition, the depth of the scratch 160 depends on the size of the diamond slurry (Diamond Slurry) used in the CMP process and the overall process time, etc. In the CMP process according to an embodiment of the present invention, the size of 0.1 μm to 10 μm Preference is given to using diamond slurries.

참고로, 상기 다이아몬드 슬러리(Diamond Slurry)란, CMP 공정에 많이 사용하는 특수 윤활유의 하나로서, 특히, 마무리 연마(Polishing) 작업에 적합한 윤활유이다.For reference, the diamond slurry is one of special lubricants that are frequently used in the CMP process, and is particularly suitable for finishing polishing.

한편, 상기 CMP 공정을 통해 형성시키는 스크래치의 깊이는, 깊으면 깊을수록 광이 투과할 수 있는 표면적이 넓어지기 때문에, n-반도체층을 통한 광 적출 효율을 높일 수 있다.On the other hand, the deeper the scratch is formed through the CMP process, the deeper the surface area through which light can pass, the light extraction efficiency through the n-semiconductor layer can be increased.

하지만, 상기 스크래치를 깊게 형성하는 것이 무조건 좋은 것만은 아니다.However, forming the scratch deeply is not always good.

왜냐하면, 스크래치를 깊게 형성하기 위해서는, 이에 비례해서 스크래치를 일차적으로 형성하게 될 p-반도체층의 두께도 두꺼워야 하며, 마찬가지로 스크래치를 최종적으로 전이시킬 n-반도체층의 두께도 두꺼워야 하므로, 소자 자체의 크기가 전체적으로 커지게 된다는 단점이 있다.Because, in order to form a deep scratch, the thickness of the p-semiconductor layer which will primarily form a scratch must be thick, and similarly, the thickness of the n-semiconductor layer that will ultimately transfer the scratch must also be thick. There is a disadvantage that the size of the overall becomes large.

뿐만 아니라, 이와 같이 반도체층의 두께가 두꺼워지게 되면, 전기적으로 저항이 커질 수 있는 우려도 발생할 수 있으므로, 상기 스크래치의 깊이는 지나치게 깊거나 얕지 않도록 형성하는 것이 바람직하다.In addition, if the thickness of the semiconductor layer is increased in this way, there is a possibility that the resistance may be increased electrically. Therefore, the scratch depth is preferably formed so as not to be too deep or too shallow.

이러한 여러 가지 조건들을 고려할 때, n-반도체층의 광 적출 효율을 극대화할 수 있는 상기 p-반도체층의 두께는 0.5 ㎛ ~ 1 ㎛ 로 형성하는 것이 가장 바람직하다.In consideration of these various conditions, the thickness of the p-semiconductor layer, which can maximize the light extraction efficiency of the n-semiconductor layer, is most preferably formed to be 0.5 μm to 1 μm.

이와 같은 CMP 공정 이후, 상기 제 1 마스크인 크롬 메탈(Cr Metal) 마스크는 크롬 에천트(Etchant)를 통해 제거하게 되는데, 이때, 크롬 에천트는 상기 제 2 마스크인 옥사이드(SiO2) 마스크에는 아무런 영향을 주지 않는다.After such a CMP process, the first mask chromium metal mask is removed through a chromium etchant, in which case the chromium etchant has no effect on the oxide mask (SiO 2 ). Does not give.

도 3d는 제 2 마스크(152)를 통해 p-반도체층(140)에서 n-반도체층(120)의 일부까지 메사(Mesa) 식각하여, 노출된 n-반도체층(120) 상부에 스크래치(160)가 형성되도록 하고, p-반도체층(140) 상부에 남아있는 제 2 마스크(152)를 제거시킨 단계를 나타낸다.FIG. 3D illustrates a Mesa etch from the p-semiconductor layer 140 to a portion of the n-semiconductor layer 120 through the second mask 152, so that the scratch 160 is exposed on the exposed n-semiconductor layer 120. ) Is formed and the second mask 152 remaining on the p-semiconductor layer 140 is removed.

도면에 도시된 바와 같이, 앞에서 CMP 공정을 통해 상기 P-반도체층 표면에 형성시킨 상기 스크래치 형상을 메사(Mesa) 식각하게 되면, 상기 스크래치 형상이 상기 n-반도체층에 그대로 전이되어 형성된다.As shown in the figure, when the scratch shape formed on the surface of the P-semiconductor layer through Mesa etching through the CMP process, the scratch shape is transferred to the n-semiconductor layer as it is.

이는, 메사(Mesa) 식각 공정이 동일한 깊이로 수직하게 식각되는 건식 식각(Dry Etching) 방식으로 수행되기 때문이다.This is because the Mesa etching process is performed by a dry etching method which is vertically etched to the same depth.

도 3e는 p-반도체층(140) 상부에 투명전극(170)을 형성시킨 단계를 나타낸다.3E illustrates a step of forming the transparent electrode 170 on the p-semiconductor layer 140.

상기 투명전극(170)은 투과도가 높은 전극 재료를 통칭하는데, 최근, 산화인듐주석(Indium-Tin Oxide, ITO)이 많이 사용되고 있다.The transparent electrode 170 generally refers to an electrode material having high transmittance. In recent years, indium tin oxide (ITO) has been widely used.

도 3f는 n-반도체층(120) 상부의 제 1 마스크가 있던 영역과, 투명전극(170) 상부의 일부 영역에 각각 N-전극 패드(180a)와 P-전극 패드(180b)를 형성한 단계를 나타낸다.FIG. 3F illustrates the steps of forming the N-electrode pad 180a and the P-electrode pad 180b in the region where the first mask is located on the n-semiconductor layer 120 and the partial region on the transparent electrode 170, respectively. Indicates.

상기 전극 패드(180a, 180b) 각각은 반도체층과 금속간의 접합시 생기는 전류-전압특성 차이를 극복하기 위해서, 오믹 컨택(Ohmic Contact) 하도록 형성하는 것이 바람직하다.Each of the electrode pads 180a and 180b may be formed to be ohmic contact in order to overcome a current-voltage characteristic difference generated when the semiconductor layer and the metal are bonded.

이와 같이, 전극 패드를 형성하는 과정까지 끝마치면 본 발명에 따른 고출력 발광소자가 완성되게 된다.As such, when the process of forming the electrode pad is finished, the high output light emitting device according to the present invention is completed.

참고로, p-GaN층 표면에서 발생하는 전반사 현상은 각 층에서의 굴절률 관계에 의해서 결정된다.For reference, the total reflection phenomenon occurring on the surface of the p-GaN layer is determined by the refractive index relationship in each layer.

그런데, 본 발명의 제조방법에 따른 고출력 발광소자는 불규칙적으로 형성된 스크래치를 통해 발광소자 내부적으로 전반사 되는 광들의 반사각들을 다변화시키는 효과가 있다.However, the high output light emitting device according to the manufacturing method of the present invention has the effect of varying the reflection angles of the light totally reflected inside the light emitting device through the irregularly formed scratch.

따라서, 본 발명에 따른 고출력 발광소자는 n-GaN층 뿐만 아니라 p-GaN층에서의 전반사 현상을 더불어 줄여주는 효과가 있고, 발광소자 전체적인 광 출력 효율 향상을 기대할 수 있다.Therefore, the high output light emitting device according to the present invention has the effect of reducing the total reflection phenomenon in the p-GaN layer as well as the n-GaN layer, it can be expected to improve the overall light output efficiency of the light emitting device.

도 4는 도 3f의 스크래치가 형성된 n-GaN층 표면을 포함하는 B 부분에서 광의 투과 양상을 설명하기 위한 개략도이다.FIG. 4 is a schematic diagram illustrating a transmission pattern of light in a portion B including the scratched n-GaN layer surface of FIG. 3F.

도면에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 고출력 발광소자는, 스크래치로 인해, n-GaN층 상부에 불규칙하고 다양한 각도의 계면이 형성된다.As shown in the figure, in the high output light emitting device according to the exemplary embodiment of the present invention, an irregular and various angled interface is formed on the n-GaN layer due to the scratch.

이와 같은 구조에서는, 도면에서와 같이 임의의 광이 임계각보다 큰 입사각으로 임의의 계면에서 전반사 되더라도, 비스듬히 마주보고 있는 옆의 계면과 다시 만나게 될 가능성이 높아지는데, 따라서, 광이 n-GaN층의 노출된 계면을 투과할 수 있는 기회가 많아지게 된다.In such a structure, even if any light is totally reflected at any interface at an angle of incidence larger than the critical angle as shown in the drawing, the possibility of encountering the obliquely opposite side interface again increases, so that the light of the n-GaN layer There are many opportunities to penetrate the exposed interface.

도 5는 본 발명에 따른 고출력 발광소자의 n-GaN층 표면에 형성되어 있는 스크래치의 형상을 확대한 사진이다.5 is an enlarged photograph of a scratch formed on the surface of the n-GaN layer of the high output light emitting device according to the present invention.

사진에서 볼 수 있듯이 스크래치는 방향, 깊이, 폭등이 일정하지 않고, 불규칙적으로 형성된다는 것을 알 수 있다.As can be seen in the picture, the scratches are not uniform in direction, depth, width, etc., and are formed irregularly.

정리하자면, 본 발명의 제조방법에 따른 이와 같은 스크래치가 형성된 고출력 발광소자는, 기존의 편평한 n-GaN층 표면을 갖는 수평형 발광소자에 비해서, n-GaN층의 계면에서 전반사로 인한 광 손실을 줄일 수 있고, 광 출력을 향상시키는 효과가 있다.In summary, the high-powered light emitting device having such a scratch according to the manufacturing method of the present invention has a light loss due to total reflection at the interface of the n-GaN layer, as compared to a conventional horizontal light emitting device having a flat n-GaN layer surface. It can reduce and improve the light output.

이상, 본 발명의 실시 예에 따른 발명의 구성을 상세히 설명하였지만, 본 발명은 반드시 이러한 실시 예로 국한되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.While the configuration of the invention according to the embodiment of the present invention has been described in detail, the present invention is not necessarily limited to these embodiments, and various modifications can be made without departing from the spirit of the present invention.

상기와 같은 본 발명의 고출력 발광소자 제조방법에 따르면, n-GaN층의 노출되어 있는 표면에 형성시킨 스크래치로 인해 비스듬히 마주보는 계면이 많아지기 때문에, 광이 전반사 되더라도 다른 계면과 다시 만나서 계면을 투과할 기회가 많아지는 효과가 있다.According to the method of manufacturing the high output light emitting device of the present invention as described above, since the interface facing at an angle increases due to the scratches formed on the exposed surface of the n-GaN layer, even if light is totally reflected, it meets another interface again and transmits the interface. It is effective to increase the chance to do.

그러므로, 본 발명의 제조방법에 따른 스크래치가 형성된 n-GaN층을 포함하는 고출력 발광소자는 내부 전반사로 인한 광 손실이 최소화되어, 광 출력 효율이 향상되는 효과가 있다.Therefore, the high output light emitting device including the scratched n-GaN layer according to the manufacturing method of the present invention has the effect of minimizing light loss due to total internal reflection, thereby improving light output efficiency.

한편, p-GaN층 표면에서 발생하는 전반사 현상은 각 층에서의 굴절률 관계에 의해서 결정되는데, 본 발명의 제조방법에 따른 고출력 발광소자는 불규칙적으로 형성된 스크래치를 통해 내부적으로 전반사 되는 광들의 반사각들을 다변화시켜서, 결과적으로, p-GaN층에서 일어나는 전반사 현상도 줄이고, 광 출력 효율을 향상시키는 효과도 있다.On the other hand, the total reflection phenomenon occurring on the surface of the p-GaN layer is determined by the refractive index relationship in each layer, the high output light emitting device according to the manufacturing method of the present invention diversify the reflection angle of the totally internally reflected light through the irregularly formed scratch As a result, the total reflection phenomenon occurring in the p-GaN layer is also reduced, and the light output efficiency is also improved.

Claims (11)

기판 상부에 n-반도체층, 활성층, p-반도체층을 순차적으로 성장시키는 단계;Sequentially growing an n-semiconductor layer, an active layer, and a p-semiconductor layer on the substrate; 상기 p-반도체층 상부에 제 1 마스크와 제 2 마스크를 상호 이격되도록 형성하는 단계;Forming a first mask and a second mask on the p-semiconductor layer so as to be spaced apart from each other; 상기 제 1 마스크와 제 2 마스크가 형성되지 않은 상기 p-반도체층 상부의 노출된 영역에 스크래치를 형성하는 단계;Forming a scratch on the exposed region over the p-semiconductor layer where the first mask and the second mask are not formed; 상기 제 1 마스크를 제거하는 단계;Removing the first mask; 상기 제 2 마스크를 통해 상기 p-반도체층에서 n-반도체층의 일부까지 메사(mesa) 식각하여, 상기 노출된 n-반도체층 상부에 상기 스크래치를 형성시키는 단계;Mesa etching from the p-semiconductor layer to a portion of the n-semiconductor layer through the second mask to form the scratch on the exposed n-semiconductor layer; 상기 p-반도체층 상부에 남아있는 상기 제 2 마스크를 제거하는 단계;및Removing the second mask remaining on top of the p-semiconductor layer; and 상기 n-반도체층 상부의 상기 제 1 마스크가 있던 영역과, 상기 p-반도체층 상부의 일부 영역에 전극 패드를 형성하는 단계;를 포함하는 고출력 발광소자 제조방법.And forming an electrode pad in a region where the first mask is on the n-semiconductor layer and a portion of the p-semiconductor layer. 제 1항에 있어서,The method of claim 1, 상기 p-반도체층 상부에 제 1 마스크와 제 2 마스크를 형성하는 단계는,Forming a first mask and a second mask on the p-semiconductor layer, 상기 p-반도체층 상부의 전면에 제 2 마스크를 형성하는 단계;Forming a second mask on the entire surface of the p-semiconductor layer; 상기 p-반도체층 상부의 전면에 형성된 제 2 마스크의 일부를 제거하여 상기 p-반도체층의 일부 면을 노출시키는 단계;및Exposing a portion of the p-semiconductor layer by removing a portion of the second mask formed on the entire surface of the upper portion of the p-semiconductor layer; and 상기 노출된 p-반도체층 일부 면의 중심 영역에 제 1 마스크를 형성하는 단계;로 이루어지는 것을 특징으로 하는 고출력 발광소자 제조방법.And forming a first mask in a central region of a part of the exposed surface of the p-semiconductor layer. 제 1항에 있어서,The method of claim 1, 상기 기판은,The substrate, 질화갈륨(GaN) 기판인 것을 특징으로 하는 고출력 발광소자 제조방법.A method of manufacturing a high power light emitting device, characterized in that the gallium nitride (GaN) substrate. 제 1항에 있어서,The method of claim 1, 상기 n-반도체층 또는 p-반도체층은,The n-semiconductor layer or p-semiconductor layer, 질화갈륨(GaN) 반도체층인 것을 특징으로 하는 고출력 발광소자 제조방법.A method of manufacturing a high power light emitting device, characterized in that the gallium nitride (GaN) semiconductor layer. 제 1항에 있어서,The method of claim 1, 상기 p-반도체층의 두께는,The thickness of the p-semiconductor layer is 0.5 ㎛ ~ 1 ㎛ 인 것을 특징으로 하는 고출력 발광소자 제조방법.A high output light emitting device manufacturing method characterized in that 0.5 ㎛ ~ 1 ㎛. 제 1항에 있어서,The method of claim 1, 상기 제 1 마스크와 제 2 마스크는,The first mask and the second mask, 각각 서로 다른 물질로 이루어지는 것을 특징으로 하는 고출력 발광소자 제 조방법.A high output light emitting device manufacturing method, characterized in that each made of a different material. 제 1항에 있어서,The method of claim 1, 상기 제 1 마스크는,The first mask, 크롬(Cr)으로 이루어지는 것을 특징으로 하는 고출력 발광소자 제조방법.Method of manufacturing a high output light emitting device, characterized in that made of chromium (Cr). 제 1항에 있어서,The method of claim 1, 상기 제 2 마스크는,The second mask, 옥사이드(SiO2)로 이루어지는 것을 특징으로 하는 고출력 발광소자 제조방법.Method of manufacturing a high power light emitting device, characterized in that consisting of oxide (SiO 2 ). 제 1항에 있어서,The method of claim 1, 상기 스크래치는,The scratch, CMP(Chemical-Mechanical Polishing) 공정을 통해 형성하는 것을 특징으로 하는 고출력 발광소자 제조방법.A method of manufacturing a high power light emitting device, characterized in that formed through a chemical-mechanical polishing (CMP) process. 제 8항에 있어서,The method of claim 8, 상기 CMP 공정은,The CMP process, 크기가 0.1 ㎛ ~ 10 ㎛ 인 다이아몬드 슬러리(Diamond Slurry)를 사용하는 것을 특징으로 하는 고출력 발광소자 제조방법.Method of manufacturing a high power light emitting device, characterized in that using a diamond slurry (Diamond Slurry) having a size of 0.1 ㎛ ~ 10 ㎛. 제 1항에 있어서,The method of claim 1, 상기 p-반도체층과 상기 전극 사이에는,Between the p-semiconductor layer and the electrode, 투명 전극(Transfarent Metal)을 더 형성시키는 것을 특징으로 하는 고출력 발광소자 제조방법.A method of manufacturing a high output light emitting device, characterized in that it further forms a transparent electrode (Transfarent Metal).
KR1020050096982A 2005-10-14 2005-10-14 High power light emitting diode fabricating method KR101152072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096982A KR101152072B1 (en) 2005-10-14 2005-10-14 High power light emitting diode fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096982A KR101152072B1 (en) 2005-10-14 2005-10-14 High power light emitting diode fabricating method

Publications (2)

Publication Number Publication Date
KR20070041147A true KR20070041147A (en) 2007-04-18
KR101152072B1 KR101152072B1 (en) 2012-06-11

Family

ID=38176660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096982A KR101152072B1 (en) 2005-10-14 2005-10-14 High power light emitting diode fabricating method

Country Status (1)

Country Link
KR (1) KR101152072B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855347B2 (en) 1996-11-11 2006-12-06 住友化学株式会社 Method for manufacturing group 3-5 compound semiconductor device
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
KR100530986B1 (en) * 2003-11-18 2005-11-28 주식회사 이츠웰 Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate

Also Published As

Publication number Publication date
KR101152072B1 (en) 2012-06-11

Similar Documents

Publication Publication Date Title
US7436001B2 (en) Vertical GaN-based LED and method of manufacturing the same
JP4777141B2 (en) Vertical structure nitride semiconductor light emitting device with improved light extraction efficiency
US7821024B2 (en) Semiconductor light emitting device having roughness layer
KR101000311B1 (en) Semiconductor light emitting device and manufacturing method of the same
TW200423421A (en) Improved LED efficiency using photonic crystal structure
US20150014702A1 (en) Light-emitting diode having improved light extraction efficiency and method for manufacturing same
KR101969171B1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
KR20100095134A (en) Light emitting device and method for fabricating the same
EP2673810A1 (en) Method of manufacturing a light emitting diode
JP2004031856A (en) ZnSe-BASED LIGHT EMITTING DEVICE AND ITS MANUFACTURING METHOD
CN113314650B (en) Light emitting diode chip capable of improving lateral light-emitting intensity and manufacturing method thereof
Yiyun et al. Light extraction efficiency improvement by curved GaN sidewalls in InGaN-based light-emitting diodes
KR20060105396A (en) Light-emitting gallium nitride-based iii-v group compound semiconductor device with polarization inverted layer
JP2005158788A (en) Semiconductor light-emitting device
JP4509997B2 (en) Method for manufacturing gallium nitride based light emitting diode device
CN110098295B (en) Preparation method of GaN-based LED with conductive DBR
Lo et al. High efficiency light emitting diode with anisotropically etched GaN-sapphire interface
JP2008181910A (en) Manufacturing method of gan-based light-emitting diode element
KR100650996B1 (en) A nitride semiconductor light emitting diode comprising a surface portion having a fine protrusion formed thereon and a method of manufacturing the same
WO2005062392A1 (en) Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching
KR101152072B1 (en) High power light emitting diode fabricating method
JP2012178453A (en) GaN-BASED LED ELEMENT
KR101844871B1 (en) Light emitting diodes of enhanced light efficiency and manufacturing method of the same
KR100936058B1 (en) Gallium nitride light emitting diode and method for manufacturing the same
WO2016051857A1 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180314

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 8