KR20070036642A - Memory device with temperature compensated self refresh cycle - Google Patents

Memory device with temperature compensated self refresh cycle Download PDF

Info

Publication number
KR20070036642A
KR20070036642A KR1020060049122A KR20060049122A KR20070036642A KR 20070036642 A KR20070036642 A KR 20070036642A KR 1020060049122 A KR1020060049122 A KR 1020060049122A KR 20060049122 A KR20060049122 A KR 20060049122A KR 20070036642 A KR20070036642 A KR 20070036642A
Authority
KR
South Korea
Prior art keywords
voltage
resistor
memory device
output
temperature
Prior art date
Application number
KR1020060049122A
Other languages
Korean (ko)
Other versions
KR100799102B1 (en
Inventor
김지열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/527,692 priority Critical patent/US7471583B2/en
Priority to TW095136292A priority patent/TWI337356B/en
Publication of KR20070036642A publication Critical patent/KR20070036642A/en
Application granted granted Critical
Publication of KR100799102B1 publication Critical patent/KR100799102B1/en
Priority to US12/327,299 priority patent/US7701796B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 EMRS 코드 셋팅에 의하지 않고 주변의 온도를 감지하여 자동으로 셀프리프레쉬(self refresh) 주기를 조절하는 메모리 장치를 제공하는데 그 목적이 있는 것으로, 이를 위한 본 발명은 온도변화에 무관한 제1전압과 온도변화에 의존된 제2전압을 생성하는 온도감지수단; 상기 제1전압과 상기 제2전압을 비교하여 비교결과신호를 출력하는 비교수단; 및 셀프 리프레쉬 엔트리 신호를 입력받고 상기 비교결과신호에 제어받아 온도보상된 주기의 셀프리프레쉬 신호를 생성하는 셀프 리프레쉬 신호 생성수단을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치를 제공한다.The present invention is to provide a memory device that automatically adjusts the self-refresh cycle by sensing the ambient temperature without EMRS code setting, the present invention for this purpose is the first irrelevant to the temperature change Temperature sensing means for generating a second voltage dependent on the voltage and the temperature change; Comparison means for comparing the first voltage with the second voltage and outputting a comparison result signal; And a self refresh signal generating means for receiving a self refresh entry signal and being controlled by the comparison result signal to generate a cell refresh signal having a temperature compensated period.

밴드갭 레퍼런스 회로, 비교기, 셀프리프레쉬, 온도보상 Bandgap Reference Circuit, Comparator, Cell Refresh, Temperature Compensation

Description

온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치{MEMORY DEVICE WITH TEMPERATURE COMPENSATED SELF REFRESH CYCLE}MEMORY DEVICE WITH TEMPERATURE COMPENSATED SELF REFRESH CYCLE}

도 1은 종래기술에 따른 온도 보상된 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도.1 is a block diagram of a memory device for a temperature compensated self refresh cycle according to the prior art.

도 2는 본 발명의 제1실시예에 따른 온도 보상된 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도.2 is a block diagram of a memory device for a temperature compensated self refresh cycle according to a first embodiment of the present invention.

도 3은 도 2의 온도감지부의 실시 회로도.3 is an implementation circuit diagram of a temperature sensing unit of FIG. 2.

도 4는 도 2의 비교부의 실시 회로도.4 is an implementation circuit diagram of the comparison unit of FIG. 2.

도 5는 도 2의 오실레이터 실시 회로도.5 is an oscillator implementation circuit diagram of FIG. 2.

도 6은 도 2의 주파수 분주기의 세부 블럭 구성도.6 is a detailed block diagram of the frequency divider shown in FIG.

도 7은 도 2의 주파수 분주기의 다른 실시예를 보여주는 블럭 구성도.7 is a block diagram showing another embodiment of the frequency divider of FIG.

도 8은 본 발명의 제2실시예에 따른 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도.8 is a block diagram illustrating a memory device for a temperature compensated self refresh cycle according to a second embodiment of the present invention.

도 9는 도 8의 오실레이터의 실시 회로도.9 is an implementation circuit diagram of the oscillator of FIG. 8.

도 10은 도 8의 주파수 분주기의 세부 블럭 구성도.10 is a detailed block diagram of the frequency divider shown in FIG. 8;

도 11은 본 발명의 제3실시예에 따른 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도.11 is a block diagram illustrating a memory device for a temperature compensated self refresh cycle according to a third embodiment of the present invention.

본 발명은 반도체 설계 기술에 관한 것으로, 자세히는 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치에 관한 발명이다. The present invention relates to semiconductor design techniques, and more particularly to a memory device for a temperature compensated cell refresh cycle.

일반적으로, DRAM(Dynamic Random Access Memory, 이하 DRAM이라 한다)의 셀(cell)이 다이나믹으로 구성되어 있으므로 누설전류(leakage current)에 의한 데이터(data)의 파괴가 있게 된다. 이때 셀(cell)의 데이터(data)가 감지하지 못할 정도로 작아져 데이터를 잃어버리기 전에 메모리 셀(cell)의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 초기의 전하량으로 재충전해 주어야 하는데 이러한 메모리 셀(cell) 전하의 재충전 과정을 리프레쉬(refresh)라 한다. 셀프 리프레쉬(self refresh)란 DRAM의 반도체 메모리장치가 대기상태에서 메모리 셀(cell)내에 저장된 데이터(data)를 유지하기 위해 자체적으로 내부에서 일정주기를 갖고 리프레쉬(refresh)를 수행하는 것을 의미한다.Generally, since a cell of a DRAM (Dynamic Random Access Memory, hereinafter referred to as DRAM) is composed of dynamics, there is a destruction of data due to leakage current. At this time, the data of the cell is so small that it cannot be detected, and before the data is lost, the data of the memory cell must be read and recharged to the initial charge amount according to the read information. cell) The process of recharge of charge is called refresh. Self refresh means that a semiconductor memory device of a DRAM performs a refresh with a predetermined period internally to maintain data stored in a memory cell in a standby state.

누설전류(leakage current)는 온도가 10℃ 증가하면 2배로 증가하는 특징을 가지고 있다. 즉, 셀(cell) 데이터의 유지 시간은 온도가 10℃ 증가하면 1/2로 감소하고 만약에 온도가 50℃ 증가한다면 1/32로 감소하게 되는 것이다.Leakage current has a feature that doubles as temperature increases by 10 ℃. That is, the retention time of the cell data is reduced to 1/2 when the temperature increases by 10 ° C, and decreases to 1/32 when the temperature increases by 50 ° C.

이렇듯, 누설전류(leakage current)는 온도와 밀접한 관계에 있으므로 리프 레쉬(refresh)의 주기는 온도가 중요한 요소로서 작용한다. 즉 상대적으로 높은 온도에서는 셀프 리프레쉬 주기가 짧아야 한다.As such, the leakage current is closely related to the temperature, so the temperature of the leaf refresh is an important factor. In other words, at high temperatures, the self-refresh cycle should be short.

따라서, 주변 온도의 검출을 통해 셀프 리프레쉬 주기를 조절하는 온도 보상 셀프 리프레쉬(TCSR : Temperature Compensated Self Refresh, 이하 TCSR)가 필요하게 된다. Accordingly, a temperature compensated self refresh (TCSR) for controlling a self refresh cycle through detection of ambient temperature is required.

종래에는 사용자가 온도 변화에 따른 주기 변화를 프로그램화하여 사용하여 왔다. 즉, 종래 기술에서의 EMRS(Extended Mode Register Set, 이하 EMRS라고 함) 세팅시 어드레스 7번에 따라 셀프 리프레쉬 주기를 변화시키도록 하고 있다.In the related art, a user has programmed a cycle change according to a temperature change. That is, the self-refresh cycle is changed according to address 7 when setting the EMRS (Extended Mode Register Set, hereinafter referred to as EMRS) in the prior art.

종래기술에서의 온도 보상 셀프 리프레쉬 주기 발생장치는 사용자가 설정한 온도에 따라 셀프 리프레쉬(self refresh)의 주기를 변화시키므로써, 고온보다 상대적으로 소자의 데이터 보존 시간이 긴 저온에서 사용하는 경우는 셀프 리프레쉬 주기를 길게 설정하고, 반대로 고온에서 사용하는 경우는 EMRS 코드 셋팅에 의해 주기를 짧게 설정함으로서 셀프 리프레쉬(self refresh)를 자주하여 DRAM의 정상적인 동작을 보장해 주었다.The temperature compensation self refresh cycle generator according to the related art changes the cycle of self refresh according to a user set temperature, so that when the device is used at a low temperature where the data retention time of the device is longer than the high temperature, When the refresh cycle is set long and when used at a high temperature, the cycle is set short by the EMRS code setting to ensure the normal operation of the DRAM by frequent self refresh.

도 1은 종래기술에 따른 온도 보상된 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도이다.1 is a block diagram of a memory device for a temperature compensated self refresh cycle according to the prior art.

셀프리프레쉬 엔트리 신호(self refresh entry signal)(SREF)에 의해 오실레이터(10)가 인에이블되어 기본 셀프 리프레쉬 신호(srefreq)를 생성하면 주파수 분주기(20)가 기본 셀프 리프레쉬 신호(srefreq)를 입력으로 받아 주파수 분주를 하며 이때 EMRS(30)로부터 출력된 선택신호(HTSRRES) 응답하여 분주값이 결정되어 원 하는 최종적인 셀프 리프레쉬 주기를 가지는 셀프리프레쉬 신호(newsrefreq)를 생성하여 출력한다. EMRS 코드 세팅은 어드레스(adrress) 7번에 의해 결정된다.When the oscillator 10 is enabled by the self refresh entry signal SREF to generate the basic self refresh signal srefreq, the frequency divider 20 receives the basic self refresh signal srefreq as an input. In response to the frequency division, the frequency division value is determined in response to the selection signal HTSRRES output from the EMRS 30, thereby generating and outputting a cell refresh signal newsrefreq having a desired final self refresh period. The EMRS code setting is determined by address 7.

상술한 바와 같이 종래의 셀프리프레쉬(self refresh)의 경우, 스펙(spec)에서 요구하는 대로 특정 어드레스(adrress)에 의해 EMRS의 세팅하므로써 온도 보상된 셀프리프레쉬를 수행하게 되는데, 사용 온도가 스펙 아웃(spec out)되는 경우 디램의 동작을 보장할 수 없어 제한적인 사용 방법이라 문제점이 있다.As described above, in the case of a conventional self refresh, a temperature compensated cell refresh is performed by setting an EMRS by a specific address as required by a spec. In case of spec out), there is a problem because it is a limited use method because the operation of the DRAM cannot be guaranteed.

본 발명은 상술한 종래기술의 문제를 해결하기 위하여 제안된 것으로, 본 발명은 EMRS 코드 셋팅에 의하지 않고 주변의 온도를 감지하여 자동으로 셀프리프레쉬(self refresh) 주기를 조절하는 메모리 장치를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-described problems of the prior art, and the present invention provides a memory device that automatically adjusts a self refresh period by sensing an ambient temperature without using an EMRS code setting. There is a purpose.

상기 목적을 달성하기 위한 본 발명은 온도변화에 무관한 제1전압과 온도변화에 의존된 제2전압을 생성하는 온도감지수단; 상기 제1전압과 상기 제2전압을 비교하여 비교결과신호를 출력하는 비교수단; 및 셀프 리프레쉬 엔트리 신호를 입력받고 상기 비교결과신호에 제어받아 온도보상된 주기의 셀프리프레쉬 신호를 생성하는 셀프 리프레쉬 신호 생성수단을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치를 제공한다.The present invention for achieving the above object is a temperature sensing means for generating a first voltage independent of the temperature change and a second voltage dependent on the temperature change; Comparison means for comparing the first voltage with the second voltage and outputting a comparison result signal; And a self refresh signal generating means for receiving a self refresh entry signal and being controlled by the comparison result signal to generate a cell refresh signal having a temperature compensated period.

또한, 본 발명은 온도변화에 무관한 제1전압과 온도변화에 의존된 제2전압을 생성하는 온도감지수단; 상기 제1전압과 상기 제2전압을 비교하여 비교결과신호를 출력하는 비교수단; 및 셀프 리프레쉬 엔트리 신호를 입력받아 오실레이팅하는 오실레이터; 및 상기 오실레이터의 출력을 분주하며, 상기 비교결과신호에 응답하여 복수의 분주값중에 어느한 분주값으로 분주하여 셀프리프레쉬 신호를 생성하는 주파수분주기를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치를 제공한다.In addition, the present invention includes a temperature sensing means for generating a first voltage independent of the temperature change and a second voltage dependent on the temperature change; Comparison means for comparing the first voltage with the second voltage and outputting a comparison result signal; An oscillator for receiving and oscillating a self refresh entry signal; And a frequency divider for dividing an output of the oscillator and dividing the oscillator with any one of a plurality of division values to generate a cell refresh signal in response to the comparison result signal. to provide.

또한 본 발명은 온도변화에 무관한 제1전압과 온도변화에 의존된 제2전압을 생성하는 온도감지수단; 상기 제1전압과 상기 제2전압을 비교하여 비교결과신호를 출력하는 비교수단; 및 셀프 리프레쉬 엔트리 신호를 입력받아 오실레이팅하며 오실레이팅 주기를 상기 비교결과신호에 응답되어 조절되는 오실레이터; 및 상기 오실레이터의 출력을 분주하여 온도 보상된 셀프리프레쉬 신호를 생성하는 주파수분주기를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치를 제공한다.The present invention also provides a temperature sensing means for generating a first voltage independent of the temperature change and a second voltage dependent on the temperature change; Comparison means for comparing the first voltage with the second voltage and outputting a comparison result signal; And an oscillator receiving and receiving a self refresh entry signal and adjusting an oscillating period in response to the comparison result signal. And a frequency divider for dividing the output of the oscillator to generate a temperature compensated cell refresh signal.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 2는 본 발명의 제1실시예에 따른 온도 보상된 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도이다. 도 2를 참조하면, 본 발명에 따른 메모리 장치는 온도감지부(100)와, 비교기(200), 오실레이터(300) 및 주파수분주기(400)를 포함하여 구성된다.2 is a block diagram illustrating a memory device for a temperature compensated self refresh cycle according to a first embodiment of the present invention. 2, a memory device according to the present invention includes a temperature sensing unit 100, a comparator 200, an oscillator 300, and a frequency divider 400.

온도감지부(100)는 온도 변화에 의존하는 제2전압(Vtemp)을 생성하고 아울러 온도 변화에 무관한 제2전압(Vbias)을 생성한다. 이후에 도 3을 통해 후술 되겠지만 온도감지부(100)는 당업자에게 잘 알려진 밴드갭 레퍼런스 회로를 응용한다.The temperature sensing unit 100 generates a second voltage Vtemp depending on the temperature change and also generates a second voltage Vbias independent of the temperature change. 3, the temperature sensing unit 100 applies a bandgap reference circuit well known to those skilled in the art.

비교부(200)는 제2전압(Vtemp)과 제2전압(Vbias)을 비교하여 비교결과신호(compare)를 출력한다.The comparator 200 compares the second voltage Vtemp with the second voltage Vbias and outputs a comparison result signal.

링오실레이터(300)는 셀프리프레쉬 엔트리 신호(SREF)에 의해 인에이블되어 기본 셀프 리프레쉬 신호(srefreq)를 생성한다.The ring oscillator 300 is enabled by the cell refresh entry signal SREF to generate a basic self refresh signal srefreq.

주파수 분주기(400)는 비교결과신호(compare)를 분주값의 선택신호로 사용하여 기본 셀프 리프레쉬 신호(srefreq)를 분주하여 온도보상된 최종적인 리프레쉬 신호(newsrefreq)를 생성한다.The frequency divider 400 divides the basic self refresh signal srefreq using the comparison result signal as the selection signal of the division value to generate a final refresh signal news compensation.

도 3은 온도감지부(100)의 실시 회로도이다. 도 3을 참조하면, 온도감지부(100)는 바이폴라트랜지스터의 정션전압 특성(Q1과 Q2의 에미터 베이스간의 정션전압)및 열전압 특성(VT=kT/q)을 이용하여 공정변화 및 온도변화에 무관한 레벨의 기준전압(Vref)을 출력하는 밴드갭 기준전압생성부(110)와, 기준전압(Vref)을 이용하여 제1전압(Vbias)을 생성하기 위한 제1전압생성부(120)와, 바이폴라트랜지스터의 정션전압 특성(Q2의 에미터 베이스간의 정션전압)을 이용하여 제2전압(Vtemp)을 생성하기 위한 제2전압생성부(130)를 포함한다.3 is an exemplary circuit diagram of the temperature sensing unit 100. Referring to FIG. 3, the temperature sensing unit 100 uses the junction voltage characteristic (junction voltage between the emitter bases of Q1 and Q2) and the thermal voltage characteristic (VT = kT / q) of the bipolar transistor to change process and temperature. A bandgap reference voltage generator 110 for outputting a reference voltage Vref having an irrelevant level, and a first voltage generator 120 for generating a first voltage Vbias using the reference voltage Vref. And a second voltage generator 130 for generating a second voltage Vtemp by using the junction voltage characteristic of the bipolar transistor (junction voltage between emitter bases of Q2).

밴드갭 기준전압 생성부(110)는 기준전압(Vref)의 출력노드(N1)로 부터 접지전압단(Vss)으로 직렬 접속되어 제1전류패스(path)를 구성하는 저항(R2), 저항(R1) 및 다이오드용 바이폴라트랜지스터(Q2)와, 기준전압(Vref)의 출력노드(N1)로 부터 접지전압단(Vss)으로 직렬 접속되어 제2전류패스(path)를 구성하는 저항(R3) 및 다이오드용 바이폴라트랜지스터(Q1)와, 정입력단(+)이 저항(R2, R1)의 접속노드에 접속되고 부입력단(-)이 저항(R3)과 바이폴라트랜지스터(Q1)의 접속노드에 접속된 연산증폭기(op-amp1)와, 연산증폭기(op-amp1)의 출력을 게이트로 입력받으며 전원전압단(Vdd)과 출력노드(N1) 사이에 소스-드레인 경로를 갖는 피모스트랜지스터(MP1)을 구비한다.The bandgap reference voltage generator 110 is connected in series from the output node N1 of the reference voltage Vref to the ground voltage terminal Vss to form a resistor R2 and a resistor constituting the first current path. R1) and a bipolar transistor Q2 for diodes and a resistor R3 constituting a second current path by being connected in series from the output node N1 of the reference voltage Vref to the ground voltage terminal Vss. Operation where diode bipolar transistor (Q1) and positive input terminal (+) are connected to connection nodes of resistors (R2, R1) and negative input terminal (-) are connected to connection node of resistor (R3) and bipolar transistor (Q1). An amplifier op-amp1 and a PMOS transistor MP1 having a source-drain path between a power supply voltage terminal Vdd and an output node N1 are input to the gate of the operational amplifier op-amp1. do.

제1전압생성부(120)는 인가되는 전원전압을 분배하여 제1전압(Vbias)과 분배전압(Vm)을 출력하기 위한 전압분배부(121)와, 부입력단(-)으로 기준전압(Vref)을 입력받고, 정입력단(+)으로 분배전압(Vm)을 입력받는 연산증폭기(op-amp2)와, 연산증폭기(op-amp2)의 출력에 응답하여 전원전압을 전압분배부(121)로 공급하는 커런트소스(122)로 구성되어 있다. 커런트소스(122)는 연산증폭기(op-amp3)의 출력을 게이트로 입력받으며 전원전압단(Vdd)과 전압분배부 사이에 소스-드레인 경로가 접속된 피모스트랜지스터(MP2)로 구성되어 있다. 전압분배부(121)는 직렬연결된 다수의 저항을 구비하며 저항들의 접속노드중 어느한 노드에서 제1전압(Vbias)과 분배전압(Vm)을 출력한다.The first voltage generation unit 120 divides the applied power voltage and outputs the first voltage Vbias and the distribution voltage Vm, and the reference voltage Vref to the negative input terminal (-). In response to the output of the operational amplifier (op-amp2) and the operational amplifier (op-amp2) receiving the input and the input voltage (Vm) to the positive input terminal (+), the power supply voltage to the voltage divider 121 It consists of the current source 122 to supply. The current source 122 receives the output of the operational amplifier op-amp3 as a gate and is composed of a PMOS transistor MP2 having a source-drain path connected between the power supply voltage terminal Vdd and the voltage divider. The voltage divider 121 includes a plurality of resistors connected in series and outputs the first voltage Vbias and the divided voltage Vm at any node of the connection node of the resistors.

제2전압생성부(130)는 제1전압(Vtemp) 출력노드(N2)와 접지전압단(Vss) 사이에 직렬 접속된 저항(R4) 및 저항(R5)와, 정입력단(+)이 저항(R4)과 저항(R5)의 접속노드에 접속되며 밴드갭 기준전압 생성부(110)의 바이폴라트랜지스터(Q2)의 에미터단이 부입력단(-)에 연결된 연산증폭기(op-amp3)와, 연산증폭기(op-amp3)의 입력을 게이트로 입력받으며 전원전압단과 출력노드(N2) 사이에 소스-드레인 경로가 접 속된 피모스트랜지스터(MP3)를 포함한다. The second voltage generator 130 includes a resistor R4 and a resistor R5 connected in series between the first voltage Vtemp output node N2 and the ground voltage terminal Vss, and a positive input terminal (+). An operational amplifier op-amp3 connected to the connection node of R4 and the resistor R5 and having an emitter terminal of the bipolar transistor Q2 of the bandgap reference voltage generator 110 connected to the negative input terminal (-). An input of the amplifier op-amp3 is input to the gate and includes a PMOS transistor MP3 having a source-drain path connected between the power supply voltage terminal and the output node N2.

온도감지부(100)의 밴드갭 기준전압 생성부(110)에서는 공정조건과 구동전압의 변화에 둔감하면서도 온도의 변환에 무관한 기준전압(Vref)을 생성하여 출력한다. 연산 증폭기(op-amp1)에서 소정 전압값이 출력되어 모스트랜지스터(MP1)을 턴온시킨다. 턴온된 모스트랜지스터(MP1)에 의해 저항(R2, R1)과 저항(R3)으로 전류가 공급되어, 연산증폭기(op-amp1)의 두 입력단에 일정한 전압이 인가된다. 이로 인해 연산증폭기(op-amp1)의 출력전압이 조정되고, 모스트랜지스터(MP1)의 턴-온 정도가 변화하게 되어 모스트랜지스터(MP1)를 통해 저항(R2, R3)으로 공급되는 전류량이 조정된다. 이동작은 연산증폭기(op-amp1)의 두 입력단에 같은 전압레벨이 인가될 때가지 계속되며, 연산증폭기(op-amp1)의 두 입력단에 같은 전압레벨이 인가되면 일정한 레벨의 기준전압(Vref)이 저항(R2, R3)의 공통노드에 인가된다. 여기서 생성된 기준전압(Vref)은 제1전압 생성부(120)로 공급된다. 기준전압(Vref)의 수학식은 다음과 같이 표현된다.The bandgap reference voltage generator 110 of the temperature sensing unit 100 generates and outputs a reference voltage Vref that is insensitive to changes in process conditions and driving voltages but is independent of temperature conversion. A predetermined voltage value is output from the operational amplifier op-amp1 to turn on the MOS transistor MP1. The current is supplied to the resistors R2 and R1 and the resistor R3 by the turned-on MOS transistor MP1, and a constant voltage is applied to two input terminals of the operational amplifier op-amp1. As a result, the output voltage of the operational amplifier op-amp1 is adjusted, and the degree of turn-on of the MOS transistor MP1 is changed to adjust the amount of current supplied to the resistors R2 and R3 through the MOS transistor MP1. . The shift operation continues until the same voltage level is applied to the two input terminals of the operational amplifier op-amp1. When the same voltage level is applied to the two input terminals of the operational amplifier op-amp1, the reference voltage Vref of a constant level is applied. It is applied to the common node of resistors R2 and R3. The generated reference voltage Vref is supplied to the first voltage generator 120. The equation of the reference voltage Vref is expressed as follows.

Figure 112006038662814-PAT00001
Figure 112006038662814-PAT00001

기준전압(Vref)을 나타내는 상기 수학식1을 살펴보면 바이폴라트랜지스터의 베이스-에미터 전압 Vbe1은 온도에 대하여 약 -2mv정도의 음의 계수를 갖고 VT가 양의 계수를 갖고 있으므로, (R2/R1)*ln(NR2/N3)의 값을 조정하여 두 계수의 절대값을 갖도록 하게 되면 온도에 무관한 정전압(Vref)이 생성된다.Referring to Equation 1 representing the reference voltage Vref, the base-emitter voltage Vbe1 of the bipolar transistor has a negative coefficient of about -2mv with respect to temperature, and VT has a positive coefficient, so that (R2 / R1) Adjusting the value of * ln (NR2 / N3) to have the absolute value of the two coefficients produces a temperature-independent constant voltage (Vref).

한편, 제2전압생성부(130)는 바이폴라트랜지스터(Q2)의 에미터단에 인가되는 전압을 증폭하여 제2전압(Vtemp)을 생성하여 출력하게 된다. Vbe1에 인가되는 전압은 전술한 바와 같이 온도의 증가에 약-2.1mV/C의 음의 값을 가지고 있다. 이것을 그대로 제1전압(Vtemp)으로 사용할 수도 있으나, 이렇게 할 경우 온도의 변화에 따라 온도감지된 전압의 변화량이 너무 작아서 이를 감지하기가 어려운 면이 생긴다. 따라서 바이폴라트랜지스터(Q2)의 에미터에 인가되는 전압을 저항(R4)와 저항(R5)의 비만큼 증폭시켜 출력하게 된다. 이때의 제2전압(Vtemp)은 온도가 높을수록 낮은 레벨을 가지게 된다.Meanwhile, the second voltage generator 130 amplifies the voltage applied to the emitter terminal of the bipolar transistor Q2 to generate and output a second voltage Vtemp. The voltage applied to Vbe1 has a negative value of about -2.1 mV / C to increase in temperature as described above. This may be used as the first voltage Vtemp as it is, but in this case, the amount of change in the temperature sensed voltage is too small according to the change in temperature, which makes it difficult to detect it. Therefore, the voltage applied to the emitter of the bipolar transistor Q2 is amplified by the ratio of the resistor R4 and the resistor R5 and output. At this time, the second voltage Vtemp has a low level as the temperature increases.

한편, 제1전압생성부(120)는 공정조건과 구동전압의 변화에 둔감한 기준전압(Vref)을 입력받아 이를 전압분배부(121)에서 분배한 다음 제1전압(Vbias)과 분배전압(Vm)을 생성한다. 반도체 메모리의 스펙(SPEC) 규정상 85℃가 기준으로 되어 있으므로 제2전압(Vtemp)이 85℃일 경우의 레벨을 제1전압(Vbias)에 출력되도록 전압분배부(121)를 구성하면 온도가 85℃일 경우는 제2전압(Vtemp)과 제1전압(Vbias)은 같은 값을 가지게 된다.Meanwhile, the first voltage generation unit 120 receives a reference voltage Vref insensitive to changes in process conditions and driving voltages, distributes the reference voltage Vref in the voltage distribution unit 121, and then divides the first voltage Vbias and the distribution voltage ( Vm). Since 85 ° C is a reference in the specification of the semiconductor memory specification (SPEC), when the voltage divider 121 is configured to output the level when the second voltage Vtemp is 85 ° C to the first voltage Vbias, the temperature is reduced. In the case of 85 ° C., the second voltage Vtemp and the first voltage Vbias have the same value.

도 4는 도 2의 비교부의 실시 회로도이다. 도 4를 참조하면, 비교부(200)는 부입력단(-)이 제2전압(Vtemp)에 접속되고 제1전압(Vbias)이 정입력단(+)으로 접속된 연산증폭기(op-amp4), 연산증폭기(op-amp4)의 출력을 입력으로 하는 제1인버터(INV1), 상기 인버터(INV1)의 출력을 입력으로 하여 비교결과신호(compare)를 출력하는 제2인버터(INV2)를 포함한다. 4 is an implementation circuit diagram of the comparison unit of FIG. 2. Referring to FIG. 4, the comparator 200 includes an operational amplifier op-amp4 having a negative input terminal (−) connected to a second voltage Vtemp and a first voltage Vbias connected to a positive input terminal (+), The first inverter INV1 receives the output of the operational amplifier op-amp4 and the second inverter INV2 outputs the comparison result signal comparable using the output of the inverter INV1.

만약 온도가 85℃보다 낮다면, 제2전압(Vtemp)이 제1전압(Vbias)보다 높을 것이고 이를 비교한 비교부(200)의 출력, 즉 비교결과신호(compare)는 로우(low)가 될 것이다. 반대로 85℃보다 온도가 높다면, 제2전압(Vtemp)이 제1전압(Vbias)보다 낮게 될 것이고 비교결과신호(compare)는 하이(high)가 된다. If the temperature is lower than 85 ° C., the second voltage Vtemp will be higher than the first voltage Vbias, and the output of the comparison unit 200, that is, the comparison result signal, will be low. will be. On the contrary, if the temperature is higher than 85 ° C., the second voltage Vtemp will be lower than the first voltage Vbias and the comparison result signal will be high.

도 5는 도 2의 링오실레이터 실시 회로도이다. 도 5를 참조하면, 오실레이터(300)는 직렬 연결된 홀수개의 인버터(INV300_1∼INV300_n), 일측은 접지에 접속되고, 타측은 상기 홀수개의 인버터의 각각의 출력단과 입력단의 하나이상의 공통노드에 접속된 다수의 캐패시터(CP1∼CPm)로 구성되어 있다. 셀프리프레쉬 엔트리 신호(SREF)를 입력받아 토글링된 기본 리프레쉬 주기를 가지는 신호(srefreq)를 생성한다.5 is a ring oscillator implementation circuit diagram of FIG. 2. Referring to FIG. 5, an oscillator 300 includes an odd number of inverters INV300_1 to INV300_n connected in series, one side of which is connected to ground, and the other side of which is connected to one or more common nodes of respective output terminals and input terminals of the odd inverters. Capacitors CP1 to CPm. The cell refresh entry signal SREF is input to generate a signal having a toggled basic refresh period.

도 6은 도 2의 주파수 분주기의 세부 블럭 구성도이다. 도 6을 참조하면, 주파수의 분주기(400)는 기본 셀프 리프레쉬 신호(srefreq)을 분주하는 제1분주부(410)와, 상기 제1분주부(410)의 출력신호를 분주하는 제2분주부(420)와, 상기 비교결과신호(compare)를 선택신호로 사용하여 상기 제1분주부 및 제2분주부의 출력신호중 어느한 신호를 선택하여 최종적인 온도 보상된 주기의 셀프리프레쉬 신호(newsrefreg)로서 출력하는 선택부(430)를 포함한다. 6 is a detailed block diagram illustrating the frequency divider of FIG. 2. Referring to FIG. 6, the frequency divider 400 includes a first divider 410 for dividing a basic self refresh signal srefreq and a second divider for dividing an output signal of the first divider 410. A cell refresh signal of a final temperature compensated period is selected by selecting any one of output signals of the first and second division parts using the main part 420 and the comparison result signal as a selection signal. It includes a selection unit 430 for outputting.

제1분주부(410)은 2분주 주파수 분주기로 실시 구성될 수 있고, 제2분주부(420)은 단일의 2분주 주파수 분주기로 구성되거나 또는 단일의 2n 분주(여기서 n은 자연수) 주파수 분주기로 구성될 수 있다.The first divider 410 may be implemented as a two-division frequency divider, and the second divider 420 may consist of a single two-division frequency divider or a single 2 n divider (where n is a natural number) frequency divider. It may consist of a cycle.

또한, 도 7은 도 2의 주파수 분주기의 다른 실시예를 보여주는 블럭 구성도 로서, 도 7에 도시된 바와 같이 주파수 분주기(420a)는 서로 다른 분주값의 복수의 분주된 신호를 생성할 수 있도록 구성될 수 있는 바, 직렬 연결된 복수의 2분주 주파수 분주기(420_1∼420_n)와, 퓨즈 블로잉에 의해 상기 각각의 단위 주파수 분주기(420_1∼420_n)의 출력중 어느 하나를 선택하여 제공하는 퓨즈부(425_1∼425_n)로 구성될 수 있다. 또한 퓨즈부 대신에 메탈옵션을 사용할 수도 있다. 외부 환경등에 의하여 누설전류(leakage current)의 양이 달라져 리프레쉬 주기가 다양해질 수 있음을 고려하여 테스트에 의하여 최적의 리프레쉬 신호를 선정한 다음 그에 대응하는 퓨즈만을 온(on)시킬 수 있게 되는 것이다. FIG. 7 is a block diagram illustrating another embodiment of the frequency divider of FIG. 2, and as shown in FIG. 7, the frequency divider 420a may generate a plurality of divided signals having different division values. A fuse which selects and provides any one of a plurality of two-division frequency dividers 420_1 to 420_n connected in series and an output of the respective unit frequency dividers 420_1 to 420_n by fuse blowing. It may be composed of sections 425_1 to 425_n. Alternatively, a metal option can be used instead of the fuse. In consideration of the fact that the amount of leakage current may vary due to the external environment, the refresh cycle may be varied, and thus, an optimal refresh signal may be selected by a test, and then only a corresponding fuse may be turned on.

도 8은 본 발명의 제2실시예에 따른 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도이다. 도 8을 참조하면, 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치는 온도 변화에 의존적인 제2전압(Vtemp)과 온도변화 무관한 제1전압(Vbias)을 생성하는 온도감지부(500)와, 상기 제2전압(Vtemp)과 상기 제1전압(Vbias)을 비교하여 비교결과신호(compare)를 출력하는 비교부(600)와, 상기 비교결과신호(compare)를 오실레이터의 커패시터 인에이블 신호로 사용하여 온도변화에 대응하는 셀프 리프레쉬 신호(c_srefreq)를 생성하는 오실레이터(700)와, 셀프 리프레쉬 신호(c_srefreq)를 입력받아 분주하여 최종적인 온도 보상된 주기의 리프레쉬 신호(newsrefreq)를 생성하는 주파수 분주기(800)를 포함한다. 8 is a block diagram illustrating a memory device for a temperature compensated self refresh cycle according to a second embodiment of the present invention. Referring to FIG. 8, a memory device for a temperature compensated self refresh cycle may include a temperature sensing unit 500 generating a second voltage Vtemp dependent on a temperature change and a first voltage Vbias independent of temperature change. A comparator 600 for comparing a second voltage Vtemp with the first voltage Vbias and outputting a comparison result signal, and using the comparison result signal as a capacitor enable signal of an oscillator. Oscillator 700 that generates a self-refresh signal c_srefreq corresponding to a temperature change, and a frequency divider that receives and divides the self-refresh signal c_srefreq to generate a refresh signal (newsrefreq) of a final temperature compensated period ( 800).

온도감지부(500)과 비교부(600)는 앞서 설명한 제1실시예의 온도감지부(100)과 비교부(200)와 실질적으로 그 구성이 동일하여 이에 대한 설명은 생략하고, 제1실시예와 다른 부분인 오실레이터(700)와 주파수 분주기(800)에 대하여 설명하겠 다. The temperature sensing unit 500 and the comparator 600 are substantially the same in structure as the temperature sensing unit 100 and the comparator 200 of the first embodiment described above, and thus description thereof will be omitted. The oscillator 700 and the frequency divider 800 which are different from each other will be described.

도 9는 도 8의 오실레이터(700)의 회로도이다. 도 9를 참조하면, 오실레이터(700)는 직렬 연결된 홀수개의 인버터(INV700_1∼INV700_n)와, 일측은 상기 비교결과신호(compare)를 커패시터 인에이블 신호로서 입력받고 타측은 상기 홀수개의 인버터(INV700_1∼INV700_n)의 각각의 출력단 사이에 접속된 다수의 캐패시터(CP700_1∼CP700_m)를 구비하여, 상기 비교결과신호(compare)를 커패시터 인에이블 신호로 사용하여 상기 캐패시터(CP700_1∼CP700_m)를 온/오프 시킴으로서 온도보상된 주기를 가지는 셀프 리프레쉬 신호(c_srefreq)를 생성한다. 온도가 85℃ 보다 낮다면 비교결과신호(compare)가 로우(low)가 되어 커패시터를 인에이블 시켜 셀프 리프레쉬 주기가 긴 신호(c_srefreq)를 생성하고, 온도가 85℃ 이상이 되면 비교결과신호(compare)가 하이(high)가 되어 특정 커패시터를 디스에이블시켜 주기가 짧아진 신호(c_srefreq)를 생성하도록 한다. 9 is a circuit diagram of the oscillator 700 of FIG. 8. 9, an oscillator 700 receives an odd number of inverters INV700_1 to INV700_n connected in series, and one side receives the comparison result signal as a capacitor enable signal, and the other side receives the odd number of inverters INV700_1 to INV700_n. And a plurality of capacitors (CP700_1 to CP700_m) connected between the respective output stages of < RTI ID = 0.0 >) < / RTI > and using the comparison result signal as a capacitor enable signal to turn on / off the capacitors A self refresh signal c_srefreq having a predetermined period is generated. If the temperature is lower than 85 ° C, the comparison result signal becomes low to enable the capacitor to generate a signal with a long self-refresh cycle (c_srefreq) .When the temperature is above 85 ° C, the comparison result signal ) Becomes high to disable a specific capacitor to generate a signal c_srefreq with a shorter period.

도 10은 도 8의 주파수 분주기의 세부 블럭 구성도이다. 제2 실시예에 따른 주파수 분주기(800)는 단일의 2분주 주파수 분주기로 구성되거나 또는 단일의 2n분주(여기서 n은 자연수) 주파수 분주기로 구성될 수 있다.FIG. 10 is a detailed block diagram illustrating the frequency divider of FIG. 8. The frequency divider 800 according to the second embodiment may consist of a single two frequency divider or a single 2 n frequency divider (where n is a natural number) frequency divider.

도 11은 본 발명의 제3실시예에 따른 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치의 블럭 구성도이다.FIG. 11 is a block diagram illustrating a memory device for a temperature compensated self refresh cycle according to a third embodiment of the present invention.

도 11에 도시된 바와 같이, 비교결과신호(compare)에 의해 오실레이터(1300) 및 주파수분주기(1400)가 모두 제어 받도록 하는 것이다.As shown in FIG. 11, both the oscillator 1300 and the frequency divider 1400 are controlled by the comparison result signal.

이때 오실레이터(1300)는 도 9와 같이 구성되고, 주파수분주기(1400)은 도 6또는 도 7과 같이 구성될 수 있다. 물론 온도감지부(110)는 도 3과 같이 구성되고, 비교기(1200)은 도 4와 같이 구성될 수 있다.In this case, the oscillator 1300 may be configured as shown in FIG. 9, and the frequency divider 1400 may be configured as shown in FIG. 6 or 7. Of course, the temperature sensing unit 110 may be configured as shown in FIG. 3, and the comparator 1200 may be configured as shown in FIG. 4.

이렇듯, 이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutional modifications and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상술한 바와 같이 본 발명은 EMRS의 코드 세팅에 의하지 않고, 밴드갭 레퍼런스 회로를 응용하여 온도를 감지하는 온도감지부를 갖추고 있으며, 이에 의해 특정 온도를 감지하여 셀프리프레쉬 주기를 조절할 수 있도록 하므로써, 사용자가 사용하기에 더 편리한 온도 보상된 셀프 리프레쉬 주기를 위한 메모리 장치를 제공한다.As described above, the present invention has a temperature sensing unit that senses a temperature by applying a bandgap reference circuit, without relying on the code setting of EMRS, thereby allowing a user to adjust a cell refresh cycle by sensing a specific temperature. It provides a memory device for a temperature compensated self refresh cycle that is more convenient to use.

Claims (31)

온도변화에 무관한 제1전압과 온도변화에 의존된 제2전압을 생성하는 온도감지수단;Temperature sensing means for generating a first voltage independent of the temperature change and a second voltage dependent on the temperature change; 상기 제1전압과 상기 제2전압을 비교하여 비교결과신호를 출력하는 비교수단; 및Comparison means for comparing the first voltage with the second voltage and outputting a comparison result signal; And 셀프 리프레쉬 엔트리 신호를 입력받고 상기 비교결과신호에 제어받아 온도보상된 주기의 셀프리프레쉬 신호를 생성하는 셀프 리프레쉬 신호 생성수단Self-refresh signal generation means for receiving a self-refresh entry signal and being controlled by the comparison result signal to generate a cell refresh signal having a temperature compensated period 을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제1항에 있어서,The method of claim 1, 상기 온도감지수단은,The temperature sensing means, 공정변화 및 온도변화에 무관한 레벨의 기준전압을 출력하는 밴드갭 기준전압생성부;A bandgap reference voltage generation unit for outputting a reference voltage at a level independent of process change and temperature change; 상기 기준전압을 이용하여 상기 제1전압을 생성하기 위한 제1전압생성부; 및A first voltage generator configured to generate the first voltage using the reference voltage; And 상기 제2전압을 생성하기 위한 제2전압생성부A second voltage generator for generating the second voltage 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제2항에 있어서,The method of claim 2, 상기 밴드갭 기준전압생성부는,The bandgap reference voltage generation unit, 상기 기준전압의 출력노드(N1);An output node N1 of the reference voltage; 출력노드(N1)로 부터 접지전압단으로 직렬 접속되어 제1전류 패스(path)를 구성하는 제1저항(R2), 제2저항(R1) 및 다이오드용 제1바이폴라트랜지스터(Q2);A first resistor (R2), a second resistor (R1), and a first bipolar transistor (Q2) for diodes connected in series from the output node (N1) to the ground voltage terminal to form a first current path; 상기 기준전압의 출력노드(N1)로 부터 접지전압단으로 직렬 접속되어 제2전류 패스를 구성하는 제3저항(R3) 및 다이오드용 제2바이폴라트랜지스터(Q1);A third resistor R3 and a diode bipolar transistor Q1 connected in series from the output node N1 of the reference voltage to the ground voltage terminal to form a second current path; 정입력단(+)이 상기 제1저항 및 상기 제2저항의 접속노드에 접속되고 부입력단(-)이 상기 제3저항과 상기 제2바이폴라트랜지스터(Q1)의 접속노드에 접속된 연산증폭기(op-amp1); An operational amplifier op connected to a positive input terminal (+) connected to a connection node of the first resistor and the second resistor, and a negative input terminal (-) connected to a connection node of the third resistor and the second bipolar transistor Q1. -amp1); 상기 연산증폭기(op-amp1)의 출력을 게이트로 입력받으며 전원전압단과 상기 출력노드(N1) 사이에 소스-드레인 경로를 갖는 모스트랜지스터(MP1)The MOS transistor MP1 receives the output of the operational amplifier op-amp1 as a gate and has a source-drain path between a power supply voltage terminal and the output node N1. 을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제2항에 있어서,The method of claim 2, 상기 제1전압생성부는,The first voltage generation unit, 전원전압을 분배하여 상기 제1전압과 분배전압(Vm)을 출력하기 위한 전압분배부;A voltage divider for distributing a power voltage to output the first voltage and the divided voltage Vm; 부입력단(-)으로 상기 기준전압을 입력받고 정입력단(+)으로 상기 분배전압을 입력받는 연산증폭기(op-amp2);An operational amplifier (op-amp2) configured to receive the reference voltage through a negative input terminal (-) and receive the divided voltage through a positive input terminal (+); 상기 연산증폭기의 출력에 응답하여 전원전압을 상기 전압분배부로 공급하는 커런트소스A current source for supplying a power supply voltage to the voltage divider in response to the output of the operational amplifier 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 커런트소스는,The current source is, 상기 연산증폭기(op-amp3)의 출력을 게이트로 입력받으며 전원전압단과 상기 전압분배부 사이에 소스-드레인 경로가 접속된 피모스트랜지스터를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.And a PMOS transistor receiving an output of the operational amplifier (op-amp3) as a gate and having a source-drain path connected between a power supply voltage terminal and the voltage divider. 제4항에 있어서,The method of claim 4, wherein 상기 전압분배부는,The voltage division unit, 직렬연결된 다수의 저항을 구비하며 저항들의 접속노드중 어느한 노드에서 상기 제1전압과 상기 분배전압을 출력하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.And a plurality of resistors connected in series and for outputting the first voltage and the divided voltage at any node of the connection node of the resistors. 제3항에 있어서,The method of claim 3, 상기 제2전압생성부는,The second voltage generation unit, 상기 제1전압의 출력노드(N2)와 접지전압단 사이에 직렬 접속된 제4저항(R4) 및 제5저항(R5);A fourth resistor R4 and a fifth resistor R5 connected in series between the output node N2 of the first voltage and the ground voltage terminal; 정입력단(+)이 상기 제4저항(R4)과 상기 제5저항(R5)의 접속노드에 접속되며 상기 제1바이폴라트랜지스터(Q2)의 에미터단이 부입력단(-)에 연결된 연산증폭기(op-amp3);The operational amplifier op is connected with the positive input terminal (+) connected to the connection node of the fourth resistor R4 and the fifth resistor R5 and the emitter terminal of the first bipolar transistor Q2 is connected to the negative input terminal (-). -amp3); 상기 연산증폭기(op-amp3)의 입력을 게이트로 입력받으며 전원전압단과 상기 출력노드(N2) 사이에 소스-드레인 경로가 접속된 모스트랜지스터(MP3)A MOS transistor MP3 having an input of the operational amplifier op-amp3 as a gate and having a source-drain path connected between a power supply voltage terminal and the output node N2. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제1항에 있어서,The method of claim 1, 상기 비교부는,The comparison unit, 부입력단이 상기 온도감지전압에 접속되고 상기 바이어스 전압이 정입력단으로 접속된 연산증폭기;An operational amplifier having a negative input terminal connected to the temperature sensing voltage and the bias voltage connected to a positive input terminal; 상기 연산증폭기의 출력을 입력으로 하는 제1인버터;및A first inverter configured to receive an output of the operational amplifier; and 상기 인버터의 출력을 입력으로 하여 상기 비교결과신호를 출력하는 제2인버터A second inverter configured to output the comparison result signal by using the output of the inverter as an input; 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 온도변화에 무관한 제1전압과 온도변화에 의존된 제2전압을 생성하는 온도감지수단;Temperature sensing means for generating a first voltage independent of the temperature change and a second voltage dependent on the temperature change; 상기 제1전압과 상기 제2전압을 비교하여 비교결과신호를 출력하는 비교수단; 및Comparison means for comparing the first voltage with the second voltage and outputting a comparison result signal; And 셀프 리프레쉬 엔트리 신호를 입력받아 오실레이팅하는 오실레이터; 및 An oscillator for receiving and oscillating a self refresh entry signal; And 상기 오실레이터의 출력을 분주하며, 상기 비교결과신호에 응답하여 복수의 분주값중에 어느한 분주값으로 분주하여 셀프리프레쉬 신호를 생성하는 주파수분주기The frequency divider divides the output of the oscillator and divides the oscillator into any one of a plurality of division values in response to the comparison result signal to generate a cell refresh signal. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제9항에 있어서,The method of claim 9, 상기 오실레이터는,The oscillator, 직렬 연결된 홀수개의 인버터; 및An odd number of inverters connected in series; And 일측은 접지에 접속되고, 타측은 상기 홀수개의 인버터의 각각의 출력단에 접속된 다수의 캐패시터를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.A memory device for a temperature compensated self-refresh cycle, one side of which is connected to ground and the other side of which comprises a plurality of capacitors connected to respective outputs of the odd number of inverters. 제9항에 있어서,The method of claim 9, 상기 주파수 분주기는,The frequency divider is, 상기 오실레이터의 출력신호을 분주하는 제1분주수단;First dividing means for dividing an output signal of the oscillator; 상기 제1분주수단의 출력신호를 분주하는 제2분주수단; 및Second dividing means for dividing an output signal of the first dividing means; And 상기 비교결과신호를 선택신호로 사용하여 상기 제1분주수단 및 제2분주수단의 출력신호중 어느한 신호를 온도 보상된 셀프리프레쉬 신호로서 출력하는 선택수단Selection means for outputting any one of the output signals of the first and second division means as a temperature-compensated cell refresh signal using the comparison result signal as a selection signal; 을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제11항에 있어서,The method of claim 11, 상기 제1분주수단은 2분주 주파수 분주기인 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.And the first distributing means is a two-division frequency divider. 제12항에 있어서,The method of claim 12, 상기 제2분주수단은,The second dispensing means, 2n 분주(여기서 n은 자연수) 주파수 분주기인 온도 보상 셀프 리프레쉬 주기 를 위한 메모리 장치.2 n Frequency division where n is a natural number. A memory device for a temperature-compensated self-refresh cycle that is a frequency divider. 제11항에 있어서,The method of claim 11, 상기 제2분주수단은,The second dispensing means, 서로 다른 분주값의 복수의 분주된 클럭을 생성하기 위하여 직렬 연결된 복수의 2분주 단위 주파수 분주기; 및A plurality of two-division unit frequency dividers connected in series to generate a plurality of divided clocks of different division values; And 퓨즈 블로잉에 의해 상기 각각의 단위 주파수 분주기의 출력중 어느하나를 선택하여 제공하는 퓨즈부A fuse unit which selects and provides any one of the outputs of the respective unit frequency dividers by fuse blowing. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제11항에 있어서,The method of claim 11, 상기 제2분주수단은,The second dispensing means, 서로 다른 분주값의 복수의 분주된 클럭을 생성하기 위하여 직렬 연결된 복수의 2분주 단위클럭분주기; 및A plurality of two-division unit clock dividers connected in series to generate a plurality of divided clocks having different divided values; And 메탈 옵션 처리에 의해 상기 각각의 단위클럭분주기의 출력중 어느하나를 선택하여 제공하는 옵션처리부Option processing unit for selecting and providing any one of the output of each unit clock divider by a metal option processing 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제9항 내지 제15항 중 어느 한 항에 있어서,The method according to any one of claims 9 to 15, 상기 온도감지수단은,The temperature sensing means, 공정변화 및 온도변화에 무관한 레벨의 기준전압을 출력하는 밴드갭 기준전압생성부;A bandgap reference voltage generation unit for outputting a reference voltage at a level independent of process change and temperature change; 상기 기준전압을 이용하여 상기 제1전압을 생성하기 위한 제1전압생성부; 및A first voltage generator configured to generate the first voltage using the reference voltage; And 상기 제2전압을 생성하기 위한 제2전압생성부A second voltage generator for generating the second voltage 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제16항에 있어서,The method of claim 16, 상기 밴드갭 기준전압생성부는,The bandgap reference voltage generation unit, 상기 기준전압의 출력노드(N1);An output node N1 of the reference voltage; 출력노드(N1)로 부터 접지전압단으로 직렬 접속되어 제1전류 패스(path)를 구성하는 제1저항(R2), 제2저항(R1) 및 다이오드용 제1바이폴라트랜지스터(Q2);A first resistor (R2), a second resistor (R1), and a first bipolar transistor (Q2) for diodes connected in series from the output node (N1) to the ground voltage terminal to form a first current path; 상기 기준전압의 출력노드(N1)로 부터 접지전압단으로 직렬 접속되어 제2전류 패스를 구성하는 제3저항(R3) 및 다이오드용 제2바이폴라트랜지스터(Q1);A third resistor R3 and a diode bipolar transistor Q1 connected in series from the output node N1 of the reference voltage to the ground voltage terminal to form a second current path; 정입력단(+)이 상기 제1저항 및 상기 제2저항의 접속노드에 접속되고 부입력단(-)이 상기 제3저항과 상기 제2바이폴라트랜지스터(Q1)의 접속노드에 접속된 연산증폭기(op-amp1); An operational amplifier op connected to a positive input terminal (+) connected to a connection node of the first resistor and the second resistor, and a negative input terminal (-) connected to a connection node of the third resistor and the second bipolar transistor Q1. -amp1); 상기 연산증폭기(op-amp1)의 출력을 게이트로 입력받으며 전원전압단과 상기 출력노드(N1) 사이에 소스-드레인 경로를 갖는 모스트랜지스터(MP1)The MOS transistor MP1 receives the output of the operational amplifier op-amp1 as a gate and has a source-drain path between a power supply voltage terminal and the output node N1. 을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제16항에 있어서,The method of claim 16, 상기 제1전압생성부는,The first voltage generation unit, 전원전압을 분배하여 상기 제1전압과 분배전압(Vm)을 출력하기 위한 전압분배부;A voltage divider for distributing a power voltage to output the first voltage and the divided voltage Vm; 부입력단(-)으로 상기 기준전압을 입력받고 정입력단(+)으로 상기 분배전압을 입력받는 연산증폭기(op-amp2);An operational amplifier (op-amp2) configured to receive the reference voltage through a negative input terminal (-) and receive the divided voltage through a positive input terminal (+); 상기 연산증폭기의 출력에 응답하여 전원전압을 상기 전압분배부로 공급하는 커런트소스A current source for supplying a power supply voltage to the voltage divider in response to the output of the operational amplifier 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제17항에 있어서,The method of claim 17, 상기 제2전압생성부는,The second voltage generation unit, 상기 제1전압의 출력노드(N2)와 접지전압단 사이에 직렬 접속된 제4저항(R4) 및 제5저항(R5);A fourth resistor R4 and a fifth resistor R5 connected in series between the output node N2 of the first voltage and the ground voltage terminal; 정입력단(+)이 상기 제4저항(R4)과 상기 제5저항(R5)의 접속노드에 접속되며 상기 제1바이폴라트랜지스터(Q2)의 에미터단이 부입력단(-)에 연결된 연산증폭기(op-amp3);The operational amplifier op is connected with the positive input terminal (+) connected to the connection node of the fourth resistor R4 and the fifth resistor R5 and the emitter terminal of the first bipolar transistor Q2 is connected to the negative input terminal (-). -amp3); 상기 연산증폭기(op-amp3)의 입력을 게이트로 입력받으며 전원전압단과 상기 출력노드(N2) 사이에 소스-드레인 경로가 접속된 모스트랜지스터(MP3)A MOS transistor MP3 having an input of the operational amplifier op-amp3 as a gate and having a source-drain path connected between a power supply voltage terminal and the output node N2. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 온도변화에 무관한 제1전압과 온도변화에 의존된 제2전압을 생성하는 온도감지수단;Temperature sensing means for generating a first voltage independent of the temperature change and a second voltage dependent on the temperature change; 상기 제1전압과 상기 제2전압을 비교하여 비교결과신호를 출력하는 비교수단; 및Comparison means for comparing the first voltage with the second voltage and outputting a comparison result signal; And 셀프 리프레쉬 엔트리 신호를 입력받아 오실레이팅하며 오실레이팅 주기를 상기 비교결과신호에 응답되어 조절되는 오실레이터; 및 An oscillator receiving the self refresh entry signal and oscillating the oscillating period and adjusting an oscillating period in response to the comparison result signal; And 상기 오실레이터의 출력을 분주하여 온도 보상된 셀프리프레쉬 신호를 생성하는 주파수분주기A frequency divider for dividing the output of the oscillator to produce a temperature compensated cell refresh signal. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제20항에 있어서,The method of claim 20, 상기 오실레이터는,The oscillator, 오실레이터는 직렬 연결된 홀수개의 인버터와,The oscillator has an odd number of inverters connected in series, 일측은 상기 비교결과신호를 인에이블신호로서 입력받고, 타측은 상기 홀수개의 인버터의 각 출력단에 접속된 복수의 캐패시터One side receives the comparison result signal as an enable signal, and the other side includes a plurality of capacitors connected to each output terminal of the odd-numbered inverters. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제21항에 있어서,The method of claim 21, 상기 주파수분주기는,The frequency divider is, 2n 분주(여기서 n은 자연수) 주파수 분주기인 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.2 n Frequency division where n is a natural number. A memory device for a temperature-compensated self-refresh cycle that is a frequency divider. 제21항에 있어서,The method of claim 21, 상기 주파수 분주기는,The frequency divider is, 상기 오실레이터의 출력신호을 분주하는 제1분주수단;First dividing means for dividing an output signal of the oscillator; 상기 제1분주수단의 출력신호를 분주하는 제2분주수단; 및Second dividing means for dividing an output signal of the first dividing means; And 상기 비교결과신호를 선택신호로 사용하여 상기 제1분주수단 및 제2분주수단의 출력신호중 어느한 신호를 온도 보상된 셀프리프레쉬 신호로서 출력하는 선택수 단A selection means for outputting any one of the output signals of the first and second division means as a temperature-compensated cell refresh signal using the comparison result signal as a selection signal; 을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제23항에 있어서,The method of claim 23, wherein 상기 제1분주수단은 2분주 주파수 분주기인 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.And the first distributing means is a two-division frequency divider. 제24항에 있어서,The method of claim 24, 상기 제2분주수단은,The second dispensing means, 2n 분주(여기서 n은 자연수) 주파수 분주기인 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.2 n Frequency division where n is a natural number. A memory device for a temperature-compensated self-refresh cycle that is a frequency divider. 제24항에 있어서,The method of claim 24, 상기 제2분주수단은,The second dispensing means, 서로 다른 분주값의 복수의 분주된 클럭을 생성하기 위하여 직렬 연결된 복수의 2분주 단위 주파수 분주기; 및A plurality of two-division unit frequency dividers connected in series to generate a plurality of divided clocks of different division values; And 퓨즈 블로잉에 의해 상기 각각의 단위 주파수 분주기의 출력중 어느하나를 선택하여 제공하는 퓨즈부A fuse unit which selects and provides any one of the outputs of the respective unit frequency dividers by fuse blowing. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제24항에 있어서,The method of claim 24, 상기 제2분주수단은,The second dispensing means, 서로 다른 분주값의 복수의 분주된 클럭을 생성하기 위하여 직렬 연결된 복수의 2분주 단위클럭분주기; 및A plurality of two-division unit clock dividers connected in series to generate a plurality of divided clocks having different divided values; And 메탈 옵션 처리에 의해 상기 각각의 단위클럭분주기의 출력중 어느하나를 선택하여 제공하는 옵션처리부Option processing unit for selecting and providing any one of the output of each unit clock divider by a metal option processing 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제20항 내지 제27항 중 어느 한 항에 있어서,The method according to any one of claims 20 to 27, 상기 온도감지수단은,The temperature sensing means, 공정변화 및 온도변화에 무관한 레벨의 기준전압을 출력하는 밴드갭 기준전압생성부;A bandgap reference voltage generation unit for outputting a reference voltage at a level independent of process change and temperature change; 상기 기준전압을 이용하여 상기 제1전압을 생성하기 위한 제1전압생성부; 및A first voltage generator configured to generate the first voltage using the reference voltage; And 상기 제2전압을 생성하기 위한 제2전압생성부A second voltage generator for generating the second voltage 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제28항에 있어서,The method of claim 28, 상기 밴드갭 기준전압생성부는,The bandgap reference voltage generation unit, 상기 기준전압의 출력노드(N1);An output node N1 of the reference voltage; 출력노드(N1)로 부터 접지전압단으로 직렬 접속되어 제1전류 패스(path)를 구성하는 제1저항(R2), 제2저항(R1) 및 다이오드용 제1바이폴라트랜지스터(Q2);A first resistor (R2), a second resistor (R1), and a first bipolar transistor (Q2) for diodes connected in series from the output node (N1) to the ground voltage terminal to form a first current path; 상기 기준전압의 출력노드(N1)로 부터 접지전압단으로 직렬 접속되어 제2전류 패스를 구성하는 제3저항(R3) 및 다이오드용 제2바이폴라트랜지스터(Q1);A third resistor R3 and a diode bipolar transistor Q1 connected in series from the output node N1 of the reference voltage to the ground voltage terminal to form a second current path; 정입력단(+)이 상기 제1저항 및 상기 제2저항의 접속노드에 접속되고 부입력단(-)이 상기 제3저항과 상기 제2바이폴라트랜지스터(Q1)의 접속노드에 접속된 연산증폭기(op-amp1); An operational amplifier op connected to a positive input terminal (+) connected to a connection node of the first resistor and the second resistor, and a negative input terminal (-) connected to a connection node of the third resistor and the second bipolar transistor Q1. -amp1); 상기 연산증폭기(op-amp1)의 출력을 게이트로 입력받으며 전원전압단과 상기 출력노드(N1) 사이에 소스-드레인 경로를 갖는 모스트랜지스터(MP1)The MOS transistor MP1 receives the output of the operational amplifier op-amp1 as a gate and has a source-drain path between a power supply voltage terminal and the output node N1. 을 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제28항에 있어서,The method of claim 28, 상기 제1전압생성부는,The first voltage generation unit, 전원전압을 분배하여 상기 제1전압과 분배전압(Vm)을 출력하기 위한 전압분배부;A voltage divider for distributing a power voltage to output the first voltage and the divided voltage Vm; 부입력단(-)으로 상기 기준전압을 입력받고 정입력단(+)으로 상기 분배전압을 입력받는 연산증폭기(op-amp2);An operational amplifier (op-amp2) configured to receive the reference voltage through a negative input terminal (-) and receive the divided voltage through a positive input terminal (+); 상기 연산증폭기의 출력에 응답하여 전원전압을 상기 전압분배부로 공급하는 커런트소스A current source for supplying a power supply voltage to the voltage divider in response to the output of the operational amplifier 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a. 제29항에 있어서,The method of claim 29, 상기 제2전압생성부는,The second voltage generation unit, 상기 제1전압의 출력노드(N2)와 접지전압단 사이에 직렬 접속된 제4저항(R4) 및 제5저항(R5);A fourth resistor R4 and a fifth resistor R5 connected in series between the output node N2 of the first voltage and the ground voltage terminal; 정입력단(+)이 상기 제4저항(R4)과 상기 제5저항(R5)의 접속노드에 접속되며 상기 제1바이폴라트랜지스터(Q2)의 에미터단이 부입력단(-)에 연결된 연산증폭기(op-amp3);The operational amplifier op is connected with the positive input terminal (+) connected to the connection node of the fourth resistor R4 and the fifth resistor R5 and the emitter terminal of the first bipolar transistor Q2 is connected to the negative input terminal (-). -amp3); 상기 연산증폭기(op-amp3)의 입력을 게이트로 입력받으며 전원전압단과 상기 출력노드(N2) 사이에 소스-드레인 경로가 접속된 모스트랜지스터(MP3)A MOS transistor MP3 having an input of the operational amplifier op-amp3 as a gate and having a source-drain path connected between a power supply voltage terminal and the output node N2. 를 포함하는 온도 보상 셀프 리프레쉬 주기를 위한 메모리 장치.Memory device for a temperature compensated self refresh cycle comprising a.
KR1020060049122A 2005-09-29 2006-05-31 Memory device with temperature compensated self refresh cycle KR100799102B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/527,692 US7471583B2 (en) 2005-09-29 2006-09-27 Memory device with self refresh cycle control function
TW095136292A TWI337356B (en) 2005-09-29 2006-09-29 Memory device with self refresh cycle control function
US12/327,299 US7701796B2 (en) 2005-09-29 2008-12-03 Memory device with self refresh cycle control function

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050090913 2005-09-29
KR1020050090913 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036642A true KR20070036642A (en) 2007-04-03
KR100799102B1 KR100799102B1 (en) 2008-01-29

Family

ID=38158769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049122A KR100799102B1 (en) 2005-09-29 2006-05-31 Memory device with temperature compensated self refresh cycle

Country Status (2)

Country Link
KR (1) KR100799102B1 (en)
TW (1) TWI337356B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892723B1 (en) * 2007-11-19 2009-04-10 주식회사 하이닉스반도체 Digital temperature information generator of semiconductor integrated circuit
KR100909224B1 (en) * 2008-01-28 2009-07-23 (주)이엠엘에스아이 Temperature compensating self refresh control circuit having tolerance to manufacturing condition
KR100949271B1 (en) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 On die thermal sensor suitable for auto self refresh, integrated circuit with the same and method for on die thermal sensor suitable for auto self refresh
CN108630281A (en) * 2017-03-21 2018-10-09 东芝存储器株式会社 Semiconductor storage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475562B (en) * 2012-06-07 2015-03-01 Elite Semiconductor Esmt Semiconductor memory device with self-refresh timing circuit
TWI449889B (en) * 2012-08-13 2014-08-21 Univ Nat Taiwan Temperature sensing apparatus and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0129197B1 (en) * 1994-04-21 1998-10-01 문정환 A refresh control circuit of memory cell array
JP4021643B2 (en) 2001-10-29 2007-12-12 富士通株式会社 Semiconductor device with temperature detection function
DE10214103A1 (en) 2002-03-28 2003-10-23 Infineon Technologies Ag Oscillator with adjustable temperature gradients of reference voltage and virtual ground has comparator that outputs memory cell refresh signal if capacitor voltage exceeds reference potential
JP2005222574A (en) 2004-02-03 2005-08-18 Renesas Technology Corp Semiconductor memory device
KR101096207B1 (en) * 2005-03-31 2011-12-23 주식회사 하이닉스반도체 Temperature compensated self refresh circuit
KR20060118733A (en) * 2005-05-17 2006-11-24 주식회사 하이닉스반도체 Temperature compensation oscillator of semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892723B1 (en) * 2007-11-19 2009-04-10 주식회사 하이닉스반도체 Digital temperature information generator of semiconductor integrated circuit
US8220992B2 (en) 2007-11-19 2012-07-17 SK Hynix Inc. Digital temperature information generating apparatus for semiconductor integrated circuit
KR100909224B1 (en) * 2008-01-28 2009-07-23 (주)이엠엘에스아이 Temperature compensating self refresh control circuit having tolerance to manufacturing condition
KR100949271B1 (en) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 On die thermal sensor suitable for auto self refresh, integrated circuit with the same and method for on die thermal sensor suitable for auto self refresh
US7936616B2 (en) 2008-09-05 2011-05-03 Hynix Semiconductor Inc. Die thermal sensor suitable for auto self refresh, integrated circuit with the same and method for on die thermal sensor suitable for auto self refresh
CN108630281A (en) * 2017-03-21 2018-10-09 东芝存储器株式会社 Semiconductor storage
CN108630281B (en) * 2017-03-21 2022-03-18 铠侠股份有限公司 Semiconductor memory device with a plurality of memory cells

Also Published As

Publication number Publication date
KR100799102B1 (en) 2008-01-29
TWI337356B (en) 2011-02-11
TW200729208A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
US7177220B2 (en) Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
KR100807594B1 (en) On die thermal sensor and semiconductor device having the same
US7990776B2 (en) Semiconductor memory device with optimum refresh cycle according to temperature variation
US6731558B2 (en) Semiconductor device
US6597614B2 (en) Self refresh circuit for semiconductor memory device
US5097303A (en) On-chip voltage regulator and semiconductor memory device using the same
US6281760B1 (en) On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
US7701796B2 (en) Memory device with self refresh cycle control function
US8283609B2 (en) On die thermal sensor in semiconductor memory device
US7420864B2 (en) Temperature update masking to ensure correct measurement of temperature when references become unstable
KR20050050206A (en) Oscillator for self refresh
KR100799102B1 (en) Memory device with temperature compensated self refresh cycle
US20030218931A1 (en) Semiconductor memory device requiring refresh operation
US20100164608A1 (en) Bandgap circuit and temperature sensing circuit including the same
KR100900784B1 (en) Semiconductor memory device
US7120549B2 (en) Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
US6956397B2 (en) Temperature adaptive refresh clock generator for refresh operation
US7969795B2 (en) Negative voltage generator for use in semiconductor memory device
KR20060118733A (en) Temperature compensation oscillator of semiconductor device
KR100810061B1 (en) On die thermal sensor and method for measuring internal temperature of semiconductor memory device
US7961531B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US7173501B1 (en) Dual slope temperature dependent oscillator
KR100834404B1 (en) Semiconductor memory device with refresh-signal generator and method for the operation
KR101096207B1 (en) Temperature compensated self refresh circuit
KR100518565B1 (en) Semiconductor temperature detector, semiconductor memory device providing for reduced self-refresh current by the detector and self-refresh method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 13