KR20070035246A - 수평형 발광 다이오드의 제조방법 - Google Patents

수평형 발광 다이오드의 제조방법 Download PDF

Info

Publication number
KR20070035246A
KR20070035246A KR1020050089882A KR20050089882A KR20070035246A KR 20070035246 A KR20070035246 A KR 20070035246A KR 1020050089882 A KR1020050089882 A KR 1020050089882A KR 20050089882 A KR20050089882 A KR 20050089882A KR 20070035246 A KR20070035246 A KR 20070035246A
Authority
KR
South Korea
Prior art keywords
forming
layer
gan layer
light emitting
electrode
Prior art date
Application number
KR1020050089882A
Other languages
English (en)
Other versions
KR101129089B1 (ko
Inventor
임시종
Original Assignee
엘지이노텍 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 엘지전자 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050089882A priority Critical patent/KR101129089B1/ko
Publication of KR20070035246A publication Critical patent/KR20070035246A/ko
Application granted granted Critical
Publication of KR101129089B1 publication Critical patent/KR101129089B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 수평형 발광 다이오드의 제조방법에 관한 것으로, 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계, 상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계, 상기 N-GaN층의 드러난 상부 및 상기 발광 구조물의 최상층을 식각하여 패턴을 형성하는 단계 및 상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 발광 구조물의 최상층 위에 P-전극을 형성하는 단계를 포함하여 이루어진다.
이러한 특징으로 인하여, 본 발명은 P-전극이 형성되는 면 및 N-전극이 형성되는 면을 동시에 식각하여 공정을 간소화하고 식각에 의한 발광 구조물의 손상을 감소시킬 뿐만 아니라, 패턴이 형성되는 면적을 확대하여 발광 효율을 증가시킨다.
패턴, 광결정, 수평형 발광 다이오드

Description

수평형 발광 다이오드의 제조방법{Method Of Fabricating Light Emitting Diode Of Parellel Type}
도 1은 종래의 기술에 따른 수평형 발광 다이오드를 나타내는 단면도,
도 2a 내지 2d는 본 발명에 따른 수평형 발광 다이오드의 제조방법의 일실시예를 단면도로 나타내는 수순도,
도 3a 내지 3c는 광결정 구조를 위에서 내려다 본 평면도,
도 4는 본 발명에 따른 수평형 발광 다이오드의 제조방법에 있어서 패턴을 형성하는 단계를 나타내는 단면도,
도 5 내지 도 11은 본 발명에 따른 수평형 발광 다이오드의 제조방법의 다른 실시예에 의하여 제조된 수평형 발광 다이오드를 나타내는 단면도이다.
***도면의 주요 부호의 설명***
10 : 기판 11 : N-GaN층
12 : 활성층 13 : P-GaN층
14 : 패턴 또는 광결정 15 : P-전극
16 : N-전극 17 : 오믹컨택층
18 : 유전체층
본 발명은 수평형 발광 다이오드의 제조방법에 관한 것으로, 보다 상세하게는 P-전극이 형성되는 면 및 N-전극이 형성되는 면을 동시에 식각하여 공정을 간소화하고 식각에 의한 발광 구조물의 손상을 감소시킬 수 있는 수평형 발광 다이오드의 제조방법을 제공하기 위한 것이다.
발광 다이오드는 전자가 천이될 때 빛을 방출하는 현상을 이용한 발광 소자로서, 발광 다이오드의 발광은 반도체 전도대(conduction band)의 전자들이 가전자대(valence band)의 정공(hole)과 재결합하는 과정에서 일어난다.
발광 다이오드는 종래의 광원에 비해 소형이고, 수명은 길며, 전기 에너지가 빛에너지로 직접 변환하기 때문에 전력이 적게 들고 효율이 좋다. 또한 고속응답이라 자동차 계기류의 표시소자, 광통신용 광원 등 각종 전자기기의 표시용 램프, 숫자표시 장치나 계산기의 카드 판독기 등에 쓰이고 있다.
도 1은 일반적인 발광 다이오드의 단면도로서, 사파이어 기판(110) 상부에 N-GaN층(111), 활성층(112)과 P-GaN층(113)이 순차적으로 형성되어 있고; 상기 P-GaN층(113)에서 N-GaN층(111)까지 메사(Mesa)식각되어 있고; 상기 메사 식각된 N-GaN층(111) 상부에 N-전극(115)이 형성되어 있고; 상기 P-GaN층(113) 상부에 P-전극(114)이 형성되어 있다.
이렇게 해서 완성된 칩은 P-전극(114)에 양의 부하를, N-전극(115)에 음의 부하를 가하게 되면, P-GaN층(113)과 N-GaN층(111)으로부터 각각 정공과 전자들이 활성층(112)으로 모여 재결합함으로써 활성층(112)에서 발광을 하게 된다.
상기 활성층에서 방출된 빛은 P-GaN층, N-GaN층 등을 통과하여 다이오드 외부로 빠져나가는데, 이 때 각 층의 굴절율 차이 또는 발광 구조물과 외부환경(공기, 합성 수지 등)와의 굴절율 차이에 의하여 전반사가 일어난다. 전반사란, 빛이 일정한 각(임계각) 이상으로 입사할 경우 매질의 굴절율 차이에 의하여 매질이 맞닿는 계면에서 전부 반사되는 것을 말한다. 전반사는 밀도가 높은 매질에서 밀도가 낮은 매질로 입사할 경우에 일어나며, 매질간의 굴절율 차이가 클수록 잘 일어난다.
상기 전반사된 광은 계면을 따라 이동하여 발광 구조물의 측면으로 빠져나가거나 발광 구조물내에서 흡수, 감쇄되어 광효율 저하의 중요한 원인이 된다. 따라서, 이러한 문제를 해결하기 위하여 에피층에 패턴을 형성하는 등의 방법이 연구되고 있다.
그러나, 전반사를 줄이기 위한 발광 구조의 형성은 공정이 복잡하고 여러 식 각 단계를 거쳐야 하여 경제적으로 불리할 뿐만 아니라, 발광 다이오드에 손상을 줄 염려가 있다.
따라서, 전반사를 줄이면서도 보다 효율적으로 제조가능한 발광 다이오드의 제조방법이 필요하다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, P-전극이 형성되는 면 및 N-전극이 형성되는 면을 동시에 식각하여 공정을 간소화하고 식각에 의한 발광 구조물의 손상을 감소시키는 수평형 발광 다이오드의 제조방법을 제공하기 위한 것이다.
또, 패턴을 형성하기 위한 식각 공정을 메사식각 공정과 동시에 진행시킴으로써 공정을 간소화하는 수평형 발광 다이오드의 제조방법을 제공하기 위한 것이다.
본 발명은 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계, 상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계, 상기 N-GaN층의 드러난 상부 및 상기 발광 구조물의 최상층을 식각하여 패턴을 형성하는 단계 및 상기 N-GaN층의 드러난 상부에 N-전극을 형 성하고 상기 발광 구조물의 최상층 위에 P-전극을 형성하는 단계를 포함하는 수평형 발광 다이오드의 제조방법을 제공한다.
또, 상기 패턴을 형성하는 단계와 전극을 형성하는 단계 사이에, 상기 발광 구조물의 최상층 위에 오믹컨택층을 형성하는 단계를 더 포함하고, 상기 전극을 형성하는 단계는 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 오믹컨택층 위에 P-전극을 형성하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법을 제공한다.
또, 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계, 상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계, 상기 드러난 N-GaN층 상부의 일부 및 P-GaN층 위에 유전체층을 형성하는 단계, 상기 유전체층을 식각하여 패턴을 형성하는 단계 및 상기 N-GaN층의 드러난 상부 및 P-GaN층 위에 각각 전극을 형성하는 단계를 포함하는 수평형 발광 다이오드의 제조방법을 제공한다.
또, 상기 패턴을 형성하는 단계와 전극을 형성하는 단계 사이에, 상기 P-GaN층 위에 형성된 유전체층 위에 오믹컨택층을 형성하는 단계를 더 포함하고, 상기 전극을 형성하는 단계는 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 오믹컨택층 위에 P-전극을 형성하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방 법을 제공한다.
또, 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계, 상기 발광 구조물의 상면의 일부에 메사식각의 마스크 역할을 하도록 유전체층을 형성하는 단계, 상기 N-GaN층 상부의 일부가 드러나도록 유전체층이 형성되지 않은 부분의 일부를 메사식각하고, 나머지 부분과 유전체층을 식각하여 패턴을 형성하는 단계 및 상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 P-GaN층 위에 P-전극을 형성하는 단계를 포함하는 수평형 발광 다이오드의 제조방법을 제공한다.
또, 상기 패턴을 형성하는 단계와 전극을 형성하는 단계 사이에, 상기 유전체층 위에 오믹컨택층을 형성하는 단계를 더 포함하고, 상기 전극을 형성하는 단계는 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 오믹컨택층 위에 P-전극을 형성하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법을 제공한다.
본 발명은 수평형 발광 다이오드의 제조방법에 관한 것으로, 발광 다이오드의 계면에서 발생하는 전반사를 줄이기 위한 패턴을 형성함에 있어서, P-전극이 형성되는 면 및 N-전극이 형성되는 면을 동시에 식각하는 것이 특징이다.
상기 패턴이 형성되는 P-전극이 형성되는 면은 P-GaN층이 될 수도 있고, 유전체층 또는 오믹층이 될 수도 있다. 상기 패턴이 형성되는 N-전극이 형성되는 면 은 N-GaN층이 될 수도 있고, 유전체층이 될 수도 있다.
또, 본 발명은 공정상의 효율을 더욱 높이기 위하여 패턴을 형성하는 공정을 N-GaN층 상부의 일부가 드러나도록 메사식각하는 공정과 동시에 진행할 수 있다.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 기술적 특징을 상세하게 설명하기로 한다. 본 발명은 실시예에 의하여 보다 잘 이해될 수 있으며, 하기의 실시예는 본 발명의 예시 목적을 위한 것이고, 첨부된 특허청구범위에 의하여 정해지는 보호범위를 제한하고자 하는 것은 아니다.
도 2a 내지 2d는 본 발명에 따른 수평형 발광 다이오드의 제조방법의 일실시예를 단면도로 나타내는 수순도로서, 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN층(13)을 순서대로 적층한 발광 구조물을 형성하는 단계(도 2a), 상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계(도 2b), 상기 N-GaN층의 드러난 상부 및 상기 P-GaN층을 식각하여 패턴(14)을 형성하는 단계(도 2c) 및 상기 N-GaN층의 드러난 상부에 N-전극(16)을 형성하고 상기 P-GaN층 위에 P-전극(15)을 형성하는 단계(도 2d)를 포함하여 이루어진다.
먼저, 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN(13)층을 순서대로 적층한다(도 2a). 상기 기판은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판 중 어느 하나 또는, 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판이 사용될 수 있다.
상기 N-GaN층, 활성층, P-GaN층의 형성방법으로는 얇은 GaN층을 증착할 수 있는 것이면 제한없이 사용될 수 있으나, 바람직하기로는 유기금속 화학증착법(MOCVD)이 적당하다.
N-GaN층을 형성하기 위하여 GaN층의 형성과정에서 적절한 도펀트로 도핑을 한다. N 도핑을 위한 도펀트로는 실리콘, 게르마늄, 셀레늄, 텔루륨, 탄소 등을 사용할 수 있다. 실리콘을 사용할 경우 도핑 농도는 1017/cm3 정도가 일반적이다. 상기 N-GaN층은 도핑농도를 다르게 하여 N+ 및 N- 의 이층 구조로 형성할 수도 있다.
본 발명에서는 도핑되지 않은 U-GaN층(미도시)을 먼저 기판 위에 형성한 다음, 그 위에 N-GaN층을 형성할 수 있다. 이는 기판 위에 N-GaN층을 형성할 경우 격자 주기가 급격히 변함으로 인하여 결함이 발생되어 박막특성이 저하되는 것을 방지하기 위한 것이다.
상기 활성층은 발광 다이오드에 있어서 빛을 방출하는 부분이다. AlXGaYIn1 -X-YN(0≤x<1, 0<y<1)의 일반식으로 나타낼 수 있으며, 질화 알루미늄, 질화갈륨 및 질화인듐과 같은 2원계와 질화갈륨-인듐 및 질화갈륨-알루미늄과 같은 3원계를 포함한다. Ⅲ족원소는 붕소, 탈륨 등으로 일부 치환될 수 있으며, 질소는 인, 비소, 안티몬 등으로 일부 치환될 수 있다.
상기 활성층은 성분 조성을 변화시킴으로써 방출하는 빛의 파장을 조절할 수 있다. 예컨대 청색빛을 방출하기 위해서는 약 22% 정도의 인듐이 포함된다. 또, 녹색빛을 방출하기 위해서는 약 40% 정도의 인듐이 포함된다.
상기 P-GaN층의 도펀트로는 마그네슘, 아연, 베릴륨, 칼슘, 스트론튬, 바륨 등이 사용될 수 있다. 상기 P-GaN층도 N-GaN층과 같이, P+ 및 P-의 이층구조로 형성하는 것이 가능하다.
상기 발광 구조물의 형성에 있어서, 바람직하기로는 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 다음, 상기 P-GaN층을 활성화하는 것이 좋다. 상기 활성화 단계는 P-GaN층의 도펀트인 마그네슘 등이 수소와 결합하여 결함으로 작용하는 것을 방지하기 위하여 마그네슘과 수소의 결합을 끊는 것이다. 보다 상세하게는 600℃에서 약 20분 정도 열처리한다. 상기 활성화 단계는 발광 구조물에 따라 P-GaN층 위에 유전체층이 형성된 다음에 할 수도 있다.
다음으로, 상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사 식각한다(도 2b). 상기 메사식각하는 단계는 N-전극이 형성되는 면을 형성하기 위한 것이다. 메사 식각이란, 인접한 지역의 위에서 투사하여 원표면의 평면 부분만 남기는 선택적 식각이며, 전기적 활성 물질이 메사 지역으로 확장되는 것을 막는데 사용된다. 메사 식각에 대하여는 널리 알려져 있는바, 자세한 설명은 생략한다.
다음으로, 상기 N-GaN층의 드러난 상부 및 상기 P-GaN층을 식각하여 패턴(14)을 형성한다(도 2c). 본 실시예의 경우 P-GaN층에 패턴이 형성되는데 발광 구조물의 응용에 따라, 유전체층이 될 수도 있다.
상기 패턴으로 형성하는 방법은 본 기술분야에서 알려져 있는 방법으로 형성할 수 있으며 바람직하기로는 식각 하고자 하는 층의 상부에 패턴 마스크를 형성한 다음, 식각 공정을 행하여 형성하는 것이 좋다.
상기 패턴은 다수의 볼록의 스트라이프(stripe), 스크랫치(Scratch), 직사각형, 돔, 원기둥 중 어느 하나의 형태로 형성될 수 있다.
본 발명은 상기 패턴을 광결정 구조를 갖도록 형성할 수 있다. 광결정이란 광밴드갭(Photonic Band Gap), 광의 국소화, 광의 비선형성, 그리고 강한 분산특성을 보이는 광구조물을 말하며, 특히 빛의 파장과 비슷한 길이의 격자 주기를 갖는 형상, 패턴 등을 의미한다. 이러한 광결정을 활용하면 빛의 전파를 제어할 수 있을 뿐만 아니라 자발방출의 제어도 가능하여 광소자의 성능향상과 소형화에 크게 기여할 수 있다.
광결정의 주기 구조는 크게 1,2,3 차원 구조로 나눌 수 있는데 각 광결정 구조를 만드는 방법은 만들고자 하는 광결정의 차원에 따라 차이가 있다. 가장 간단한 1차원 광결정 구조의 경우 서로 다른 물질들을 층층이 쌓는 것만으로도 형성할 수 있다. 2차원 광결정의 경우 z축으로는 변화가 없으며 x-y 평면상으로 주기적으로 서로 다른 물질들이 배열되어 있는 것이다. 2차원 광결정 구조의 경우 물질내에 다른 물질들을 봉의 형태로 이때 삽입하는 물질로 air를 쓸 수도 있다. 다시 말하자면, 물질 내에 단순히 구멍을 뚫는 것만으로도 2차원 광결정 구조를 만들 수 있다. 3차원 광결정 구조의 경우 제작이 수월하지 않으나, 모든 방향으로의 광밴드갭을 형성한다는 장점이 있다.
본 발명에 따른 발광 다이오드의 제조방법은 N-GaN층의 드러난 상부 및 상기 발광 구조물의 최상층에 1차원 또는 2차원 주기적 배열을 갖는 광결정 구조를 형성함으로써, 계면에서 발생하는 전반사로 인하여 발광층에서 방출되는 빛이 소자의 측면으로 빠져나가거나 발광 구조물 내부로 흡수, 감쇄되어 발생하는 광손실을 더욱 효과적으로 감소시킬 수 있다.
도 3a 내지 3c는 본 실시예에서 형성된 광결정 구조의 2차원 배열을 기판 상면에서 바라본 것으로, 도시된 바와 같이, 정사각형 격자(Square Lattice, 도 3a), 삼각형 격자(Triangular Lattice, 도 3b) 형태로 형성될 수 있으며, 벌집 격자(Honeycomb Lattice, 도 3c) 형태로 형성될 수도 있다.
상기 광결정 구조를 형성하기 위해서는 반도체 공정에 사용되는 미세 식각기술, 즉, 전자선 리소그라피(E-beam Lithography), 레이저 간섭 리소그라피(Laser Interference Lithography), 극자외선 사진공정(Deep UV Photolithography) 등을 이용하여 감광막 패턴을 형성한 다음, 식각 공정을 행하여 형성할 수 있다.
상기 광결정 구조를 포함한 패턴을 형성하는 단계에서는 건식 식각, 습식 식각이 모두 이용될 수 있으나, 바람직하기로는 반응성 이온 식각(RIE)을 이용하는 것이 좋다.
또, 도 4에 도시된 바와 같이, 상기 패턴을 형성하는 단계에서는 식각이 시작되는 층 및 하부층의 일부까지 식각하여 패턴을 형성할 수 있다. 본 실시예에 있어서는 P-GaN층(13)에서 식각이 시작되어 활성층(12)의 일부까지 식각할 수 있다. 이는 P-전극이 형성되는 면과 N-전극이 형성되는 면의 식각 깊이, 속도 등의 차이에 의해 과식각이 필요한 경우가 있음을 고려한 것이다. 이와 같이 과식각이 진행된 경우, 식각이 시작되는 층과 아래에 인접한 층 사이의 계면에서 발생하는 전반사를 감소시키는 효과를 기대할 수 있다.
다음으로, 상기 N-GaN층(11)의 드러난 상부에 N-전극(16)을 형성하고 상기 P-GaN층(13) 위에 P-전극(15)을 형성한다(도 2d). 상기 전극은 저항성 금속을 증착하여 형성된다.
본 발명은 패턴이 형성된 발광 구조물의 최상층 위에 오믹컨택층을 더 형성한 다음 전극을 형성할 수 있다. 이 경우 상기 패턴을 형성한 이 후, 발광 구조물 의 최상층 위에 오믹컨택층을 형성한 다음, 상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 오믹컨택층 위에 P-전극을 형성한다.
도 5에 도시된 바와 같이, 상기 오믹컨택층이 더 형성된 수평형 발광 다이오드는 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN층(13), 오믹컨택층(17)이 형성되어 있으며, N-GaN층의 드러난 상부에 N-전극(16)이, 오믹컨택층 위에 P-전극(15)이 형성되어 있고, N-GaN층의 드러난 상부 및 P-GaN층에는 패턴(14)이 형성되어 있다. 전술한 바와 같이, 기판과 N-GaN층 사이에 도핑되지 않은 U-GaN층(미도시)을 더 포함하여 형성될 수 있다.
상기 오믹컨택층은 전극과 P-GaN층이 직접 연결될 경우 저항이 높아지는 것을 방지하기 위한 것으로서, 여러 금속이 사용될 수 있으나 바람직하게는 니켈(Ni)/금(Au)의 금속 박막이 사용되는 것이 좋다. 이러한 니켈을 기본으로 하는 금속 박막은 산소 분위기에서 열처리됨으로써 10-3~10-4Ωcm2 정도의 비접촉 저항을 갖는 오믹 컨택을 형성하는 것으로 보고되고 있다. 이러한 낮은 비접촉 저항으로 인하여 500~600℃와, 산소 분위기에서 열처리하는 경우 질화갈륨과 니켈의 계면에 니켈 산화물이 섬(Island) 상을 형성하여 질화갈륨 표면 부위에 다수 캐리어를 공급함으로써 질화갈륨 표면 근처에서의 실효 캐리어 농도를 증가시킨다.
또, 니켈/금 박막을 P-질화갈륨에 접촉시킨 후 열처리 하면 질화갈륨 표면에서 P 도펀트인 마그네슘의 농도를 증가시키는 재활성화 과정이 일어남으로써 실효 캐리어 농도가 1019이상이 되어 우수한 오믹 전도 특성을 가질 수 있다.
본 발명에 따른 수평형 발광 다이오드의 제조방법의 다른 실시예는 기판 위에 N-GaN층, 활성층, P-GaN층, 유전체층을 순서대로 적층한 발광 구조물을 형성하는 단계, 상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계, 상기 N-GaN층의 드러난 상부 및 상기 유전체층을 식각하여 패턴을 형성하는 단계 및 상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 유전체층 위에 P-전극을 형성하는 단계를 포함하여 이루어진다. 상기 유전체층은 전도성을 갖는 것을 사용한다.
도 6에 도시된 바와 같이, 상기 방법에 의하여 제조된 수평형 발광 다이오드는 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN층(13), 유전체층(18)이 형성되어 있으며, N-GaN층의 드러난 상부에 N-전극(16)이, 유전체층 위에 P-전극(15)이 형성되어 있고, N-GaN층의 드러난 상부 및 유전체층에는 패턴(14)이 형성되어 있다. 본 실시예는 전술한 바와 같이, 기판과 N-GaN층 사이에 도핑되지 않은 U-GaN층(미도시)을 더 포함하여 형성될 수 있으며, 도 7에 도시된 바와 같이, 상기 유전체층과 P-전극 사이에 오믹컨택층을 더 포함하여 형성될 수 있다.
본 실시예는 발광 구조물을 형성하는 단계에 있어서, P-GaN층 위에 유전체층을 더 형성하는 것이 특징으로, P-GaN층이 직접적으로 식각되지 않으므로 식각에 의한 발광 구조물의 손상을 감소시킬 수 있다.
본 발명에 따른 수평형 발광 다이오드의 제조방법의 또 다른 실시예는 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계, 상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계, 상기 드러난 N-GaN층 상부의 일부 및 P-GaN층 위에 유전체층을 형성하는 단계, 상기 유전체층을 식각하여 패턴을 형성하는 단계 및 상기 N-GaN층의 드러난 상부 및 P-GaN층 위에 각각 전극을 형성하는 단계를 포함하여 이루어진다.
도 8에 도시된 바와 같이, 상기 방법에 의하여 제조된 수평형 발광 다이오드는 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN층(13), 유전체층(18)이 형성되어 있으며, N-GaN층의 드러난 상부에 N-전극(16)이, 유전체층 위에 P-전극(15)이 형성되어 있고, N-GaN층의 드러난 상부 및 유전체층(18)에는 패턴(14)이 형성되어 있다. 본 실시예는 전술한 바와 같이, 기판과 N-GaN층 사이에 도핑되지 않은 U-GaN층(미도시)을 더 포함하여 형성될 수 있으며, 도 9에 도시된 바와 같이, 상기 P-GaN층 위에 형성된 유전체층과 P-전극 사이에 오믹컨택층(17)을 더 포함하여 형성될 수 있다.
본 실시예는 유전체층을 형성하기 전에 메사식각을 먼저 하는 점과 드러난 N-GaN층 상부의 일부 및 P-GaN층 위에 유전체층을 형성하는 것이 특징이다. 이러한 제조방법은 드러난 N-GaN층 상부의 일부에까지 유전체층을 형성하고 식각을 행함으로써 N-GaN층의 손상을 방지할 수 있다.
본 발명에 따른 수평형 발광 다이오드의 제조방법의 또 다른 실시예는 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계, 상기 발광 구조물의 상면의 일부에 메사식각의 마스크 역할을 하도록 유전체층을 형성하는 단계, 상기 N-GaN층 상부의 일부가 드러나도록 유전체층이 형성되지 않은 부분의 일부를 메사식각하고, 나머지 부분과 유전체층을 식각하여 패턴을 형성하는 단계 및 상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 P-GaN층 위에 P-전극을 형성하는 단계를 포함하여 이루어진다.
도 10에 도시된 바와 같이, 상기 방법에 의하여 제조된 수평형 발광 다이오드는 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN층(13), 유전체층(18)이 형성되어 있으며, N-GaN층의 드러난 상부에 N-전극(16)이, 유전체층 위에 P-전극(15)이 형성되어 있고, 유전체층 및 유전체층이 형성되지 않은 P-GaN층에는 패턴(14)이 형성되어 있다. 본 실시예는 전술한 바와 같이, 기판과 N-GaN층 사이에 도핑되지 않은 U-GaN층(미도시)을 더 포함하여 형성될 수 있으며, 도 11에 도시된 바와 같이, 상기 유전체층과 P-전극 사이에 오믹컨택층(17)을 더 포함하여 형성될 수 있다.
본 실시예는 메사식각과 패턴을 형성하기 위한 식각이 동시에 진행되는 것이 특징이다. 이러한 제조방법은 별도로 실시할 수 있는 식각 공정을 하나의 단계에서 행함으로써, 식각에 의한 발광 구조물의 손상을 감소시키고, 전체 공정을 간소화할 수 있어 경제적으로 유리하다.
본 발명은 유전체층으로 TCO(Transparent Conducting Oxide:투명 전도성 산화물)를 사용할 수 있다. TCO 물질로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)등이 사용될 수 있다. TCO 유전체층은 오믹컨택층의 역할을 할 수 있 으므로, 오믹컨택층을 따로 형성할 필요가 없는 유리한 점이 있을 뿐만 아니라, 광투과도가 90% 이상이므로 광추출 효율을 증가시킬 수 있다.
이상에서 상술한 바와 같이, 본 발명은 발광 다이오드의 계면에서 발생하는 전반사를 줄이기 위한 패턴을 형성함에 있어서, P-전극이 형성되는 면 및 N-전극이 형성되는 면을 동시에 식각함으로써 공정을 간소화할 수 있으며 식각 과정에서 발생하는 발광 구조물의 손상을 감소시킬 뿐만 아니라, 패턴이 형성되는 면적을 확대하여 발광 효율을 증가시킨다.
또, 본 발명은 상기 패턴을 형성함에 있어서, N-GaN층 상부의 일부가 드러나도록 메사식각하는 공정과 동시에 진행함으로써, 공정을 더욱 간소화할 수 있는 유리한 효과를 갖는다.
또, 본 발명은 패턴으로서 광결정 구조를 형성함으로써 광추출효율을 효과적으로 향상시킨다.
또, 본 발명은 유전체층으로서 TCO를 사용함으로써, 오믹컨택층을 따로 형성할 필요가 없는 유리한 점이 있을 뿐만 아니라, TCO의 높은 투광도로 인하여 광추출 효율을 증가시킨다.

Claims (15)

  1. 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계;
    상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계;
    상기 N-GaN층의 드러난 상부 및 상기 발광 구조물의 최상층을 식각하여 패턴을 형성하는 단계; 및
    상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 발광 구조물의 최상층 위에 P-전극을 형성하는 단계를 포함하는 수평형 발광 다이오드의 제조방법.
  2. 제1항에 있어서,
    상기 발광 구조물은 P-GaN층 위에 유전체층을 더 포함한 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  3. 제1항에 있어서,
    상기 패턴을 형성하는 단계와 전극을 형성하는 단계 사이에,
    상기 발광 구조물의 최상층 위에 오믹컨택층을 형성하는 단계를 더 포함하 고,
    상기 전극을 형성하는 단계는 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 오믹컨택층 위에 P-전극을 형성하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  4. 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계;
    상기 N-GaN층 상부의 일부가 드러나도록 상기 발광 구조물을 메사식각하는 단계;
    상기 드러난 N-GaN층 상부의 일부 및 P-GaN층 위에 유전체층을 형성하는 단계;
    상기 유전체층을 식각하여 패턴을 형성하는 단계; 및
    상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 P-GaN층 위에 P-전극을 형성하는 단계를 포함하는 수평형 발광 다이오드의 제조방법.
  5. 제4항에 있어서,
    상기 패턴을 형성하는 단계와 전극을 형성하는 단계 사이에,
    상기 P-GaN층 위에 형성된 유전체층 위에 오믹컨택층을 형성하는 단계를 더 포함하고,
    상기 전극을 형성하는 단계는 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 오믹컨택층 위에 P-전극을 형성하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  6. 기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층한 발광 구조물을 형성하는 단계;
    상기 발광 구조물의 상면의 일부에 메사식각의 마스크 역할을 하도록 유전체층을 형성하는 단계;
    상기 N-GaN층 상부의 일부가 드러나도록 유전체층이 형성되지 않은 부분의 일부를 메사식각하고, 나머지 부분과 유전체층을 식각하여 패턴을 형성하는 단계; 및
    상기 N-GaN층의 드러난 상부에 N-전극을 형성하고 P-GaN층 위에 P-전극을 형성하는 단계를 포함하는 수평형 발광 다이오드의 제조방법.
  7. 제6항에 있어서,
    상기 패턴을 형성하는 단계와 전극을 형성하는 단계 사이에,
    상기 유전체층 위에 오믹컨택층을 형성하는 단계를 더 포함하고,
    상기 전극을 형성하는 단계는 N-GaN층의 드러난 상부에 N-전극을 형성하고 상기 오믹컨택층 위에 P-전극을 형성하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  8. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 기판은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판 중 어느 하나 또는, 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판인 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  9. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 발광 구조물은 기판과 N-GaN층 사이에 도핑되지 않은 U-GaN층을 더 포함하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  10. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 발광 구조물을 형성하는 단계는,
    기판 위에 N-GaN층, 활성층, P-GaN층을 순서대로 적층하는 단계; 및
    P-GaN층을 활성화하는 단계로 이루어진 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  11. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 패턴을 형성하는 단계는 식각이 시작되는 층과 그 하부층의 일부까지 식각하여 패턴을 형성하는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  12. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 패턴은 다수의 볼록의 스트라이프(stripe), 스크랫치(Scratch), 직사각형, 돔 또는 원기둥 중 어느 하나의 형태로 형성되는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  13. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 유전체층은 TCO(Transparent Conducting Oxide)로 이루어진 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  14. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    상기 패턴은 광결정 구조를 갖도록 형성되는 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
  15. 제14항에 있어서,
    상기 광결정 구조는 정사각형 격자, 삼각형 격자, 벌집 격자 중 어느 하나의 형태로 형성된 것을 특징으로 하는 수평형 발광 다이오드의 제조방법.
KR1020050089882A 2005-09-27 2005-09-27 수평형 발광 다이오드의 제조방법 KR101129089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089882A KR101129089B1 (ko) 2005-09-27 2005-09-27 수평형 발광 다이오드의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089882A KR101129089B1 (ko) 2005-09-27 2005-09-27 수평형 발광 다이오드의 제조방법

Publications (2)

Publication Number Publication Date
KR20070035246A true KR20070035246A (ko) 2007-03-30
KR101129089B1 KR101129089B1 (ko) 2012-03-23

Family

ID=43656444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089882A KR101129089B1 (ko) 2005-09-27 2005-09-27 수평형 발광 다이오드의 제조방법

Country Status (1)

Country Link
KR (1) KR101129089B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009960B1 (ko) * 2008-10-23 2011-01-20 한국생산기술연구원 광결정구조를 갖는 발광다이오드 제조방법
KR20140122872A (ko) 2013-04-11 2014-10-21 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR20150033953A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 발광소자 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373152B1 (ko) * 2012-06-12 2014-03-13 순천대학교 산학협력단 반도체 발광 소자 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739951B2 (ja) 1998-11-25 2006-01-25 東芝電子エンジニアリング株式会社 半導体発光素子およびその製造方法
KR100452749B1 (ko) 2003-08-12 2004-10-15 에피밸리 주식회사 고밀도 미세 표면격자를 가진 ⅲ-질화물 반도체 발광소자
KR20050049066A (ko) * 2003-11-21 2005-05-25 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100598155B1 (ko) * 2004-03-17 2006-07-07 (주)옵토웨이 무반사 처리된 고효율 발광 다이오드 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009960B1 (ko) * 2008-10-23 2011-01-20 한국생산기술연구원 광결정구조를 갖는 발광다이오드 제조방법
KR20140122872A (ko) 2013-04-11 2014-10-21 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR20150033953A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 발광소자 제조방법

Also Published As

Publication number Publication date
KR101129089B1 (ko) 2012-03-23

Similar Documents

Publication Publication Date Title
US7732822B2 (en) Light emitting device and method of manufacturing the same
KR100631414B1 (ko) 반도체 발광 다이오드 및 그 제조방법
US8723202B2 (en) Semiconductor light emitting device having roughness layer
JP2014096592A (ja) 発光素子及びそれを製造する方法
US20120146044A1 (en) Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
KR101129089B1 (ko) 수평형 발광 다이오드의 제조방법
KR20070028095A (ko) 저저항 발광 다이오드
CN108565319B (zh) 氮化物半导体结构及半导体发光元件
CN103811614B (zh) 具有异质材料结构的发光元件及其制造方法
JP2011187616A (ja) 半導体発光素子およびその製造方法
KR101158126B1 (ko) 질화 갈륨계 발광 다이오드
KR100648812B1 (ko) 질화 갈륨계 발광 다이오드 및 그 제조방법
KR101131349B1 (ko) 질화물 발광 다이오드
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR20060032167A (ko) 질화갈륨계 반도체 발광소자
KR101198357B1 (ko) 발광다이오드 및 이의 제조방법
KR100601144B1 (ko) 질화갈륨계 반도체 발광소자
KR100679825B1 (ko) 질화물 발광 다이오드
US20230238485A1 (en) Light emitting device and method of manufacturing the same
KR100756842B1 (ko) 광추출용 컬럼들을 갖는 발광 다이오드 및 그것을 제조하는방법
KR102237136B1 (ko) 발광소자 및 조명시스템
KR101335045B1 (ko) 발광 다이오드
KR101652792B1 (ko) 발광 소자 및 그 제조 방법
KR101285527B1 (ko) 발광 다이오드

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 8