KR101285527B1 - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR101285527B1
KR101285527B1 KR1020120050236A KR20120050236A KR101285527B1 KR 101285527 B1 KR101285527 B1 KR 101285527B1 KR 1020120050236 A KR1020120050236 A KR 1020120050236A KR 20120050236 A KR20120050236 A KR 20120050236A KR 101285527 B1 KR101285527 B1 KR 101285527B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
gan
emitting diode
gan layer
Prior art date
Application number
KR1020120050236A
Other languages
English (en)
Other versions
KR20120067983A (ko
Inventor
임시종
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120050236A priority Critical patent/KR101285527B1/ko
Publication of KR20120067983A publication Critical patent/KR20120067983A/ko
Application granted granted Critical
Publication of KR101285527B1 publication Critical patent/KR101285527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드에 관한 것으로, 본 발명의 발광 다이오드는InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층을 P-GaN층 위에 형성하여 오믹컨택층과의 접촉저항을 감소시켜 발광 다이오드의 전력소모를 감소하게 한다.

Description

발광 다이오드{LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로서, 보다 상세하게는 오믹컨택층과의 접촉저항을 감소시킨 발광 다이오드에 관한 것이다.
일반적으로, 발광 다이오드는 전자가 천이될 때 빛을 방출하는 현상을 이용한 발광소자로서, 발광 다이오드의 발광은 반도체 전도대(conduction band)의 전자들이 가전자대(valence band)의 정공(hole)과 재결합하는 과정에서 일어난다.
발광 다이오드의 발광파장은 반도체에 첨가되는 불순물의 종류에 따라 다르다. 예를 들어, 인화갈륨의 경우, 아연 및 산소 원자가 관여하는 발광은 적색(파장 700nm)이고, 질소 원자가 관여하는 발광은 녹색(파장 550nm)이다.
발광 다이오드는 종래의 광원에 비해 소형이고, 수명은 길며, 전기 에너지가 빛에너지로 직접 변환하기 때문에 전력이 적게 들고 효율이 좋다. 또한 고속응답이라 자동차 계기류의 표시소자, 광통신용 광원 등 각종 전자기기의 표시용 램프, 숫자표시 장치나 계산기의 카드 판독기 등에 쓰이고 있다.
최근에는 질화갈륨을 이용한 발광 다이오드(LED;Light Emitting Diode), 레이저 다이오드(LD;Laser Diode)는 대규모 총천연색 평판 표시장치, 신호등, 실내 조명과 고밀도 광원, 고해상도 출력 시스템, 광통신 등의 응용 분야를 가지고 있어 많은 연구자들의 관심의 대상이 되고 있으며, 이의 상업화를 위한 시도도 끊임없이 진행되고 있는 실정이다.
도 1은 일반적인 발광 다이오드의 단면도로서, 사파이어 기판(110) 상부에 N-GaN층(111), 활성층(112)과 P-GaN층(113)이 순차적으로 형성되어 있고; 상기 P-GaN층(113)에서 N-GaN층(111)까지 메사(Mesa)식각되어 있고; 상기 메사 식각된 N-GaN층(111) 상부에 N-전극(115)이 형성되어 있고; 상기 P-GaN층(113) 상부에 P-전극(114)이 형성되어 있다.
이렇게 해서 완성된 칩은 P-전극(114)에 양의 부하를, N-전극(115)에 음의 부하를 가하게 되면, P-GaN층(113)과 N-GaN층(111)으로부터 각각 정공과 전자들이 활성층(112)으로 모여 재결합함으로써 활성층(112)에서 발광을 하게 된다.
상기 P-GaN층의 P 도핑을 위해서 도펀트로 마그네슘 등이 사용되는데 상기 마그네슘 등은 수소와 결합하여 P 도펀트로의 기능을 하지 못하고 결함으로 작용하게 된다. 따라서, 일반적으로 마그네슘 등과 수소의 결함을 끊기 위하여 열처리 공정을 실시하나, 상기 열처리 공정을 실시하더라도 대분분의 도펀트는 수소와 결합하여 존재함으로써 P-GaN층의 저항 및 오믹컨택층과의 접촉 저항이 크게 되는 요인이 된다.
따라서, 이러한 문제점을 해결하여 전력소모를 감소시킬 수 있는 저저항의 발광 다이오드의 개발이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는, nXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층을 P-GaN층 위에 형성함으로써 오믹컨택층과의 접촉저항을 감소시켜 전력소모를 줄인 발광 다이오드를 제공하는 것이다.
상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 발광 다이오드는, 기판의 상부에, 그 일부가 메사식각된 N-GaN층; 상기 N-GaN층의 상부의 활성층; 상기 활성층 상부의 P-GaN층; 상기 P-GaN층 상부의 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층; 상기 InXAlYGaZN층 상부의 오믹컨택층; 상기 오믹컨택층 상부의 반사층; 및 상기 N-GaN층의 식각된 상부의 N-전극과 상기 오믹컨택층 상부의 P-전극을 포함한다.
본 발명의 일실시예에서, 상기 기판과 상기 N-GaN층 사이에 도핑되지 않은 U-GaN층을 더 포함하는 것이 바람직하다.
본 발명의 일실시예에서, 상기 반사층은, 금속과, 산화물 또는 질화물을 포함하는 것이 바람직하다.
본 발명의 일실시예에서, 상기 산화물 또는 질화물은, 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 마그네슘, 산화 티타늄으로 이루어지는 그룹 중 적어도 어느 하나를 포함하는 것이 바람직하다.
본 발명의 일실시예에서, 상기 반사층은, 상기 금속과, 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 마그네슘, 산화 티타늄으로 이루어지는 산화물 또는 질화물의 그룹 중 적어도 어느 하나가 반복하여 적층된 것이 바람직하다.
본 발명의 일실시예에서, 상기 기판은, 사파이어, 실리콘, 산화아연 또는 질화물 반도체기판 중 어느 하나로 이루어지거나, 상기 기판에 GaN, InGaN, AlGaN, AlInGaN 중 적어도 어느 하나가 적층된 템플레이트 기판인 것이 바람직하다.
또한, 상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 발광 다이오드는, 서브마운트 상부의 오믹컨택층; 상기 오믹컨택층 상부의 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층; 상기 InXAlYGaZN층 상부의 P-GaN층; 상기 P-GaN층 상부의 활성층; 상기 활성층 상부의 N-GaN층; 및 상기 N-GaN층 상부의 N-전극을 포함한다.
본 발명의 일실시예에서, 상기 서브마운트 기판과 오믹컨택층 사이의 반사층을 더 포함하는 것이 바람직하다.
본 발명의 일실시예에서, 상기 서브마운트 기판은, 베이스 기판; 및 상기 베이스기판의 상부 및 하부의 제1 및 제2오믹컨택용 금속층을 포함하는 것이 바람직하다.
또한, 상기와 같은 기술적 과제를 해결하기 위해, 금속지지층 상부의 오믹컨택층; 상기 오믹컨택층 상부의 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층; 상기 InXAlYGaZN층 상부의 P-GaN층; 상기 P-GaN층 상부의 활성층; 상기 활성층 상부의 N-GaN층; 및 상기 N-GaN층 상부의 N-전극을 포함한다.
본 발명의 일실시예에서, 상기 금속지지층과 오믹컨택층 사이의 반사층을 더 포함하는 것이 바람직하다.
본 발명의 일실시예에서, 상기 오믹컨택층은 Ni/Au(니켈/금) 박막으로 이루어진 것이 바람직하다.
본 발명의 일실시예에서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, 상기 P-GaN층보다 밴드갭이 작은 것이 바람직하다.
본 발명의 일실시예에서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, 상기 P-GaN층과 맞닿는 계면으로부터 Al 조성이 계단식으로 감소하는 것이 바람직하다
본 발명의 일실시예에서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층과 상기 P-GaN층 사이에 N+-GaN층을 더 포함하는 것이 바람직하다.
본 발명의 일실시예에서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, InXAlYGaZN과 N+-GaN의 초격자층인 것이 바람직하다.
본 발명의 일실시예에서, 상기 초격자층은, 주기가 5nm보다 작은 단주기 초격자층인 것이 바람직하다.
본 발명의 일실시예에서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, N 도핑된 것이 바람직하다.
본 발명의 일실시예에서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, 도핑된 InXAlYGaZN층과 도핑되지 않은 InXAlYGaZN층이 교호로 적층되도록 N 델타 도핑된 것이 바람직하다.
본 발명의 일실시예에서, 상기 N-전극은, 십자 형상인 것이 바람직하다.
상기와 같은 본 발명은, P-GaN층과 오믹컨택층 사이에 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층을 포함하여, 접촉저항을 감소시켜 발광 다이오드의 전력소모를 감소하게 하는 효과가 있다.
또한, 본 발명은 N-전극을 십자 형상으로 형성함으로써 전류가 고르게 분산될 수 있어 발광 효율을 증가시키도록 하는 효과가 있다.
또한, 본 발명은 InXAlYGaZN층을 초격자층으로 형성함으로써 터널링 효과에 의해 발광 효율을 증가시키도록 하는 효과가 있다.
또한, 본 발명은 반사층을 구비함으로써, 플립칩 형태의 발광 다이오드에도 적용될 수 있을 뿐만 아니라, 발광 효율을 높이도록 하는 효과가 있다.
도 1은 종래의 기술에 따른 발광 다이오드의 개략적인 구성을 나타내는 단면도이다.
도 2a 내지 2c는 본 발명에 따른 발광 다이오드의 일실시예의 제조순서를 나타내는 단면도이다.
도 3a 내지 3d는 본 발명에 따른 발광 다이오드의 다른 실시예의 제조순서를 나타내는 단면도이다.
도 4a 내지 4c는 본 발명에 따른 발광 다이오드의 또다른 실시예의 제조순서를 나타내는 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 이와 같은 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소들을 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 '연결되어' 있다거나, 또는 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 '직접 연결되어' 있다거나, '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, '포함한다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 2a 내지 2c는 본 발명에 따른 발광 다이오드의 일실시예의 제조순서를 나타내는 단면도로서, 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14), 오믹컨택층(15)을 순차적으로 적층하여 발광구조물을 형성하는 단계(도 2a), 상기 N-GaN층 상면의 일부가 드러나도록 상기 발광구조물을 메사식각하는 단계(도 2b), 상기 드러난 N-GaN층의 상면에 N-전극(16)을, P-GaN층 위에 P-전극(17)을 형성하는 단계(도 2c)를 포함하여 이루어진다.
먼저, 기판(10) 위에 N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14), 오믹컨택층(15)을 순차적으로 적층한다(도 2a). 기판(10)은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판 또는 질화물 반도체 기판 중 어느 하나이거나, 또는, 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판이 사용될 수 있다.
N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN층(14)의 형성방법으로는 얇은 GaN층을 증착할 수 있는 것이면 제한없이 사용될 수 있으나, 바람직하기로는 유기금속 화학증착법(MOCVD)이 적당하다.
N-GaN층(11)을 형성하기 위하여 GaN층의 형성과정에서 적절한 도펀트로 도핑을 한다. N 도핑을 위한 도펀트로는 실리콘, 게르마늄, 셀레늄, 텔루륨, 탄소 등을 사용할 수 있다. 실리콘을 사용할 경우 도핑 농도는 1017/cm3 정도가 일반적이다. N-GaN층(11)은 도핑농도를 다르게 하여 N+ 및 N- 의 이층 구조로 형성할 수도 있다.
본 발명에서는 도핑되지 않은 U-GaN층(미도시)을 먼저 기판(10) 위에 형성한 다음, 그 위에 N-GaN층(11)을 형성할 수 있다. 이는 기판(10) 위에 N-GaN층(11)을 형성할 경우 격자 주기가 급격히 변함으로 인하여 결함이 발생되어 박막특성이 저하되는 것을 방지하기 위한 것이다.
활성층(12)은 발광 다이오드에 있어서 빛을 방출하는 부분이다. AlXGaYIn1 -X-YN(0≤x<1, 0<y<1)의 일반식으로 나타낼 수 있으며, 질화 알루미늄, 질화갈륨 및 질화인듐과 같은 2원계와 질화갈륨-인듐 및 질화갈륨-알루미늄과 같은 3원계를 포함한다. Ⅲ족원소는 붕소, 탈륨 등으로 일부 치환될 수 있으며, 질소는 인, 비소, 안티몬 등으로 일부 치환될 수 있다.
활성층(12)은 성분 조성을 변화시킴으로써 방출하는 빛의 파장을 조절할 수 있다. 예컨대 청색빛을 방출하기 위해서는 약 22% 정도의 인듐이 포함된다. 또, 녹색빛을 방출하기 위해서는 약 40% 정도의 인듐이 포함된다.
P-GaN층(13)의 도펀트로는 마그네슘, 아연, 베릴륨, 칼슘, 스트론튬, 바륨 등이 사용될 수 있다. P-GaN층(13)도 N-GaN층(11)과 같이, P+ 및 P-의 이층구조로 형성하는 것이 가능하다.
본 발명은 P-GaN층(13)과 오믹컨택층(15) 사이에 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14)을 형성하는 것이 특징이다. P-GaN층(13)의 P 도핑을 위해서 도펀트로 사용되는 마그네슘 등은 대부분 수소와 결합하여 P 도펀트로의 기능을 하지 못하고 결함으로 작용하여 접촉저항 증가의 원인이 된다. 접촉저항이란 서로 접하고 있는 물체의 접촉면을 지나는 전류를 흘릴 때, 접촉면에 생기는 다른 부분보다 높은 저항을 말하는 것으로, 전력손실의 중요한 원인이 된다. InXAlYGaZN층(14)은 P-GaN층(13)보다 밴드갭이 작다. 이로 인해 P-GaN층(13)이 오믹컨택층(15)과 연결될 때보다 InXAlYGaZN층(14)이 오믹컨택층(15)과 연결될 때, 국부적인 전류의 집중이 감소하여 전체 접촉저항이 감소한다. InXAlYGaZN층(14)의 두께는 50nm보다 작은 것이 바람직하며, 후술하듯이, 다양한 양태로 형성될 수 있다.
따라서, InXAlYGaZN층(14)의 밴드갭은 P-GaN층(13)의 밴드갭보다 작도록 형성하는 것이 좋으며, 바람직하기로는 P-GaN층(13)과 맞닿는 계면으로부터 Al 조성을 계단식으로 감소시키는 것이 좋다.
InXAlYGaZN층(14)은 N 도핑을 하여 형성할 수 있다. N 도핑에 사용되는 도펀트는 P 도핑에 사용되는 도펀트와 달리 수소와의 결합으로 인한 캐리어 농도의 저하가 일어나지 않는다. 따라서, 접촉저항이 더욱 감소하게 된다.
N 도핑은, 도핑된 InXAlYGaZN층과 도핑되지 않은 InXAlYGaZN층이 교호로 적층되도록 N 델타 도핑을 할 수도 있다.
InXAlYGaZN층(14)과 P-GaN층(13)의 사이에는 N+도핑된 N+-GaN층을 형성할 수도 있다.
또, InXAlYGaZN층(14)은 InXAlYGaZN과 N+-GaN의 초격자층으로 형성할 수 있다. 초격자 구조라 함은 반도체 밴드 갭의 공간적 변화가 구성 물질의 격자상수 크기보다 일차원 또는 이차원적으로 더 큰 주기성을 갖는 구조를 의미한다. 초격자 구조는 구조상 다중 양자우물(Multi-Quantum-Well)과 유사하나 다중 양자우물과 구별할 수 있는 특성을 가지고 있다. 다중 양자우물이 우물간의 상호작용을 거의 무시하여 단일 양자우물의 어레이(array)와 같은 구조의 특성을 갖는다면, 초격자 구조는 우물간의 터널링 효과(tunneling effect)가 중요시되는 구조로서 이와 같은 효과가 주로 반도체 소자 내에서 초격자 구조의 역할을 결정해 준다. 터널링 효과란 서로간의 상호작용이 거의 없이 인접한 우물에 분리 속박되어 있던 전자나 정공이 배리어(barrier)가 얇아짐에 따라 이들 입자들이 인접 우물로 쉽게 이동하는 현상을 의미한다.
초격자 구조에서 이와 같은 터널링 효과에 영향을 미칠 수 있는 요인은 배리어의 두께뿐만 아니라 우물의 두께나 베리어의 조성비 차이 등도 영향을 미친다. 물리적으로 이들 구조의 일차원적 특성을 잘 설명할 수 있는 모형으로 Kronig-Penney 모형이 있는데, 이 모형에 따르면 초격자 구조에서는 우물의 양자적 속박 효과와 함께 우물간의 상호 작용에 의하여 전하나 정공이 서브밴드(subband) 혹은 미니밴드(miniband)라 불리는 새로운 밴드를 형성하게 되는데 이러한 성질은 초격자 구조가 가지는 저차원적 특징이다.
초격자층의 터널링 효과의 극대화를 고려할 때, 바람직하기로는 주기가 5nm 이하인 단주기 초격자층(short period superlattice)으로 구성하는 것이 좋다. 단주기 초격자층은 간접 밴드(indirect band)를 형성하여 터널링 효과를 더 크게 한다.
본 실시예에서는 InXAlYGaZN 및 N-GaN을 교호로 적층하여 초격자 구조를 형성하였으며, 접촉저항을 더욱 낮게 하기 위하여 GaN층을 N 도핑(실리콘 주입)농도를 1 x 1018/cm3 이상으로 하여 N+ 도핑하였다.
오믹컨택층(15)은 투명 전도성 산화물(Transparent Conducting Oxide)인 것이 바람직하다. 투명 전도성 산화물로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)등이 사용될 수 있다. 투명 전도성 산화물은 오믹컨택층의 역할을 할 수 있으므로, 오믹컨택층을 따로 형성할 필요가 없는 유리한 점이 있을 뿐만 아니라, 광투과도가 90% 이상이므로 광추출 효율을 증가시킬 수 있다.
본 발명에 따른 발광 다이오드를 플립칩 형태로 적용하고자 하는 경우, 발광구조물은 오믹컨택층(15)과 P-전극(17) 사이에 반사층(미도시)을 더 포함할 수 있다. 반사층은 활성층(12)으로부터 방출된 빛이 감쇄됨으로써 발광 다이오드의 광량이 감소하는 것을 방지하기 위한 것이다.
반사층으로는 알루미늄, 아연, 금, 백금, 티타늄, 팔라듐, 게르마늄, 구리, 니켈, 스트론튬 등의 금속 중 적어도 어느 하나와 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 마그네슘, 산화 티타늄 등 산화물 또는 질화물의 적어도 하나가 사용될 수 있다. 또한, 반사층은 위 금속과 위 산화물 또는 질화물이 교대로 반복하여 적층되어 형성될 수도 있다.
상기 반사층을 형성하는 대신 오믹컨택층을 니켈(Ni)/금(Au)의 금속 박막으로 형성할 수도 있다. 이러한 니켈을 기본으로 하는 금속 박막은 반사율이 높으므로 별도의 반사막을 형성하지 않아도 어느 정도의 반사효과를 얻을 수 있다는 장점이 있다.
이러한 발광구조물은 기판(10)과 N-GaN층(11) 사이에 도핑되지 않은 U-GaN층(미도시)을 더 포함할 수 있다. U-GaN층을 형성하는 것은 기판과 그 위에 형성되는 GaN층의 격자 주기의 차이에 의해 GaN층의 물성이 나빠지는 것을 방지하기 위한 것이다.
이러한 발광구조물의 형성에 있어서, P-GaN층(13)을 활성화하는 단계를 거칠 수 있는데, 바람직하기로는 발광구조물을 형성한 다음 활성화 단계를 거치는 것이 좋다. 상기 활성화 단계는 P-GaN층(13)의 도펀트인 마그네슘 등이 수소와 결합하여 결함으로 작용하는 것을 방지하기 위하여 마그네슘과 수소의 결합을 끊는 것이다. 보다 상세하게는 600℃에서 약 20분 정도 열처리하며, 발광구조물의 최상층에 따라, P-GaN층(13), InXAlYGaZN층(14), 오믹컨택층(15) 또는 반사층을 형성한 후에 열처리하게 된다.
다음으로, 상기 N-GaN층(11) 상부의 일부가 드러나도록 상기 발광구조물을 메사식각한다(도 2b). 메사식각은, N-전극(16)이 형성되는 면을 형성하기 위한 것이다. 메사식각이란, 인접한 지역의 위에서 투사하여 원표면의 평면 부분만 남기는 선택적 식각이며, 전기적 활성 물질이 메사 지역으로 확장되는 것을 막는데 사용된다. 메사 식각에 대하여는 널리 알려져 있는바, 자세한 설명은 생략한다.
다음으로, 드러난 N-GaN층(11)의 상면에 N-전극(16)을, P-GaN층 위에 P-전극(17)을 형성한다(도 2c). N-전극(16) 및 P-전극(17)은 저항성 금속을 증착하여 형성된다.
이하에서는 본 발명을 수직형 발광 다이오드로 구성할 경우의 제조순서를 설명하기로 한다. 수직형 발광 다이오드는 수평형 발광 다이오드에 비하여 동일 웨이퍼에서 생산되는 발광 다이오드의 수가 많아 생산수율이 높고, 전류의 흐름이 효율적인 유리한 점이 있다.
도 3a 내지 3d는 본 발명에 따른 발광 다이오드의 다른 실시예의 제조순서를 나타내는 단면도로서, 기판(10) 위에 U-GaN층(18), N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14), 오믹컨택층(15)을 순차적으로 적층하여 발광구조물을 형성하는 단계(도 3a), 발광구조물 상부에 서브마운트 기판(30)을 본딩하는 단계(도 3b), 기판(10) 및 U-GaN층(18)을 제거하는 단계(도 3c), U-GaN층((18)이 제거된 N-GaN층(11) 면에 N-전극(17)을 형성하는 단계(도 3d)로 이루어진다.
먼저, 기판(10) 위에 U-GaN층(18), N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14), 오믹컨택층(15)을 순차적으로 적층하여 발광구조물을 형성한다(도 3a). 기판(10) 위에 U-GaN층(18), N-GaN층(11), 활성층(12), P-GaN층(13) 및 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14)을 형성하는 과정은 전술한 실시예의 방법과 동일하다.
다음으로, 위의 발광구조물 상부에 서브마운트 기판(30)을 본딩한다(도 3b). 서브마운트 기판(30)을 본딩하기 위해서는 먼저, 서브마운트용 베이스 기판(32)의 상부와 하부 각각에 제1 및 2오믹 컨택용 금속층(31a, 31b)을 형성하고, 발광 다이오드 칩 부착용 솔더(33)를 형성하여 서브마운트 기판(30)을 제작하고, 제조된 발광구조물의 오믹컨택층(15)을 제조된 서브마운트 기판(30)의 솔더(33)에 본딩한다.
다음으로, 상기 기판(10) 및 U-GaN층(18)을 제거한다(도 3c). 본 실시예에서는 기판(10)을 제거하기 위해 레이저 리프트오프 방법을 이용한다. 보다 상세하게는 245~305nm의 UV-레이저를 기판(10)을 통하여 조사한다. 조사된 레이저는 기판(10)을 투과하여 기판(10)과 GaN층(18)의 경계면에서 흡수되어 GaN은 Ga와 N2로 분리되고 N2는 가스 상태로 외부로 빠져나오므로 계면에는 Ga만 남게 된다. Ga는 융점이 30℃정도이므로 열에 의해 쉽게 녹아 기판(10)이 제거된다.
기판(10)과 접하고 있던 U-GaN층(18)은 레이저에 의해 손상되므로, 전극을 형성하기 위해서는 U-GaN층(18)을 제거하여 N-GaN층(11)이 드러나도록 한다. 먼저, 기판(10)을 제거하는 과정에서 형성된 Ga를 묽은 염산용액을 사용하여 제거를 하여 이후의 식각 공정을 용이하도록 한 다음, 건식 식각을 이용하여 U-GaN층(18)을 제거한다. U-GaN층(18)을 제거한 후에는 식각 공정 중 손상된 결정을 회복하기 위해 열처리를 한다.
다음으로, U-GaN층(18)이 제거된 N-GaN층(11) 면에 N-전극(16)을 형성한다(도 3d). 바람직하기로는 전류가 고르게 분산되도록 십자 형상으로 형성하는 것이 좋다.
본 실시예에 따른 발광 다이오드를 플립칩 형태로 사용하고자 하는 경우, 상기 발광구조물은 오믹컨택층(15)과 서브마운트 기판(30) 사이에 반사층(미도시)을 더 포함할 수 있다.
도 4a 내지 4c는 본 발명에 따른 발광 다이오드의 또 다른 실시예의 제조순서를 나타내는 단면도로서, 기판(10) 위에 U-GaN층(18), N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14), 오믹컨택층(15), 금속지지층(19)을 순차적으로 적층하여 발광구조물을 형성하는 단계(도 4a), 기판(10) 및 U-GaN층(18)을 제거하는 단계(도 4b), U-GaN층(18)이 제거된 N-GaN층(11) 면에 N-전극(16)을 형성하는 단계(도 4c)를 포함하여 이루어진다.
먼저, 기판(10) 위에 U-GaN층(18), N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14), 오믹컨택층(15), 금속지지층(19)을 순차적으로 적층하여 발광구조물을 형성한다. 기판(10) 위에 U-GaN층(18), N-GaN층(11), 활성층(12), P-GaN층(13), InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층(14), 오믹컨택층(15)을 형성하는 과정은 전술한 실시예의 방법과 동일하다.
금속지지층(19)의 형성은 여러 방법이 있으나, 본 실시예에서는 발광구조물의 상부를 도금액에 담가 전해도금 방법으로 형성한다. 전해도금 방법은 고온공정을 요구하지 않기 때문에 고온 공정으로 야기되는 열팽창계수와 격자상수가 다른 물질 사이의 응력 발생을 방지할 수 있으며 발광 다이오드의 발광구조에 상관없이 전면에 좋은 밀착력을 가지고 금속지지층(19)이 형성된다. 도금액은 일반적인 도금방법에 사용되는 도금액을 이용할 수 있다.
금속지지층(19)은 P-전극(17)의 역할을 겸할 수 있다. 따라서 전기전도도가 우수해야하며, 소자 작동시 발생할 수 있는 열을 충분히 분산시킬 수 있어야 하므로, 열전도도가 높은 금속을 사용하는 것이 좋으나, 웨이퍼의 휨 발생 등 공정상의 문제로 인해 경금속을 합금하여 기계적 강도를 가지면서 열전도도를 만족하도록 구성되는 것이 바람직하다.
연금속으로는 열전도도가 높은 금속인 금(Au), 구리(Cu), 은(Ag) 및 알루미늄(Al)중에서 하나 이상 선택하는 것이 바람직하다. 상기 연금속과 합금될 수 있는 경한 금속은, 합금시 또는 계면 형성시 내부응력발생을 최소화 할 수 있도록 연금속의 결정구조와 유사하며 연금속의 결정격자상수와 유사한 결정격자상수를 가지며, 연금속의 연성을 보완하여 기계적 강도나 취성을 높일 수 있도록 연금속의 영률(Young's modulus)보다 높은 영률을 갖고, 금속지지층(19)의 형성 후 소자 제작을 위해 열처리가 포함될 경우 이에 견딜 수 있도록 상대적으로 연금속의 녹는점보다 높은 금속이 바람직하다. 상기의 조건에 근사한 금속으로, 니켈(Ni), 코발트(Co), 백금(Pt) 또는 팔라듐(Pd)이 선택될 수 있다.
다음으로, 기판(10) 및 U-GaN층(18)을 제거하고, U-GaN층(18)이 제거된 N-GaN층(11) 면에 N-전극(16)을 형성한다(도 4b 및 4c).
본 실시예에 따른 발광 다이오드를 플립칩 형태로 사용하고자 하는 경우, 발광구조물은 오믹컨택층(15)과 금속지지층(19) 사이에 반사층(미도시)을 더 포함할 수 있다.
상기와 같이 금속지지층(19)을 이용하여 발광 다이오드를 제조할 경우, 전기적으로 안정되며 효율적인 열방출이 가능할 뿐만 아니라, 후공정에서 기판과의 격자결함의 불일치로 인하여 생산 수율이 저하되는 것을 방지할 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
10: 기판 11: N-GaN층
12: 활성층 13: P-GaN층
14: InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층
15, 31a, 31b: 오믹컨택층 16: N-전극
17: P-전극 18: U-GaN층
19: 금속지지층 30: 서브마운트 기판
32: 베이스 기판 33: 솔더

Claims (27)

  1. 기판의 상부에, 그 일부가 메사식각된 N-GaN층;
    상기 N-GaN층의 상부의 활성층;
    상기 활성층 상부의 P-GaN층;
    상기 P-GaN층 상부의 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층;
    상기 InXAlYGaZN층 상부의 오믹컨택층;
    상기 오믹컨택층 상부의 반사층; 및
    상기 N-GaN층의 식각된 상부의 N-전극과 상기 오믹컨택층 상부의 P-전극을 포함하고, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, 상기 P-GaN층과 맞닿는 계면으로부터 Al 조성이 계단식으로 감소하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 기판과 상기 N-GaN층 사이에 도핑되지 않은 U-GaN층을 더 포함하는 발광 다이오드.
  3. 제1항에 있어서, 상기 반사층은, 금속과, 산화물 또는 질화물을 포함하는 발광 다이오드.
  4. 제3항에 있어서, 상기 산화물 또는 질화물은, 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 마그네슘, 산화 티타늄으로 이루어지는 그룹 중 적어도 어느 하나를 포함하는 발광 다이오드.
  5. 제3항에 있어서, 상기 반사층은, 상기 금속과, 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 마그네슘, 산화 티타늄으로 이루어지는 산화물 또는 질화물의 그룹 중 적어도 어느 하나가 반복하여 적층된 발광 다이오드.
  6. 제1항에 있어서, 상기 기판은, 사파이어, 실리콘, 산화아연 또는 질화물 반도체기판 중 어느 하나로 이루어지거나, 상기 기판에 GaN, InGaN, AlGaN, AlInGaN 중 적어도 어느 하나가 적층된 템플레이트 기판인 발광 다이오드.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, 상기 P-GaN층보다 밴드갭이 작은 발광 다이오드.
  14. 삭제
  15. 기판의 상부에, 그 일부가 메사식각된 N-GaN층;
    상기 N-GaN층의 상부의 활성층;
    상기 활성층 상부의 P-GaN층;
    상기 P-GaN층 상부의 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층;
    상기 InXAlYGaZN층 상부의 오믹컨택층;
    상기 오믹컨택층 상부의 반사층; 및
    상기 N-GaN층의 식각된 상부의 N-전극과 상기 오믹컨택층 상부의 P-전극을 포함하고, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층과 상기 P-GaN층 사이에 N+-GaN층을 더 포함하는 발광 다이오드.
  16. 제1항 내지 제6항 및 제15항 중 어느 한 항에 있어서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, InXAlYGaZN과 N+-GaN의 초격자층인 발광 다이오드.
  17. 제16항에 있어서, 상기 초격자층은, 주기가 5nm보다 작은 단주기 초격자층인 발광 다이오드.
  18. 제1항 내지 제6항 및 제15항 중 어느 한 항에 있어서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, N 도핑된 발광 다이오드.
  19. 기판의 상부에, 그 일부가 메사식각된 N-GaN층;
    상기 N-GaN층의 상부의 활성층;
    상기 활성층 상부의 P-GaN층;
    상기 P-GaN층 상부의 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층;
    상기 InXAlYGaZN층 상부의 오믹컨택층;
    상기 오믹컨택층 상부의 반사층; 및
    상기 N-GaN층의 식각된 상부의 N-전극과 상기 오믹컨택층 상부의 P-전극을 포함하고, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, 도핑된 InXAlYGaZN층과 도핑되지 않은 InXAlYGaZN층이 교호로 적층되도록 N 델타 도핑된 발광 다이오드.
  20. 제1항 내지 제6항, 제15항 및 제19항 중 어느 한 항에 있어서, 상기 N-전극은, 십자 형상인 발광 다이오드.
  21. 제15항 또는 제19항에 있어서,
    상기 기판과 상기 N-GaN층 사이에 도핑되지 않은 U-GaN층을 더 포함하는 발광 다이오드.
  22. 제15항 또는 제19항에 있어서, 상기 반사층은, 금속과, 산화물 또는 질화물을 포함하는 발광 다이오드.
  23. 제22항에 있어서, 상기 산화물 또는 질화물은, 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 마그네슘, 산화 티타늄으로 이루어지는 그룹 중 적어도 어느 하나를 포함하는 발광 다이오드.
  24. 제22항에 있어서, 상기 반사층은, 상기 금속과, 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 마그네슘, 산화 티타늄으로 이루어지는 산화물 또는 질화물의 그룹 중 적어도 어느 하나가 반복하여 적층된 발광 다이오드.
  25. 제15항 또는 제19항에 있어서, 상기 기판은, 사파이어, 실리콘, 산화아연 또는 질화물 반도체기판 중 어느 하나로 이루어지거나, 상기 기판에 GaN, InGaN, AlGaN, AlInGaN 중 적어도 어느 하나가 적층된 템플레이트 기판인 발광 다이오드.
  26. 제15항 또는 제19항에 있어서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, 상기 P-GaN층보다 밴드갭이 작은 발광 다이오드.
  27. 제19항에 있어서, 상기 InXAlYGaZN(0<x≤1, 0≤y≤1, 0≤z<1)층은, N 도핑된 발광 다이오드.
KR1020120050236A 2012-05-11 2012-05-11 발광 다이오드 KR101285527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120050236A KR101285527B1 (ko) 2012-05-11 2012-05-11 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120050236A KR101285527B1 (ko) 2012-05-11 2012-05-11 발광 다이오드

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20050083281A Division KR20070028095A (ko) 2005-09-07 2005-09-07 저저항 발광 다이오드

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114869A Division KR101335045B1 (ko) 2012-10-16 2012-10-16 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20120067983A KR20120067983A (ko) 2012-06-26
KR101285527B1 true KR101285527B1 (ko) 2013-07-17

Family

ID=46686823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050236A KR101285527B1 (ko) 2012-05-11 2012-05-11 발광 다이오드

Country Status (1)

Country Link
KR (1) KR101285527B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021247A (ko) * 2000-09-14 2002-03-20 양계모 터널접합 구조를 가지는 질화물반도체 발광소자
KR20040067283A (ko) * 2003-01-22 2004-07-30 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
KR20050000846A (ko) * 2003-06-25 2005-01-06 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20050041536A (ko) * 2003-10-31 2005-05-04 엘지이노텍 주식회사 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021247A (ko) * 2000-09-14 2002-03-20 양계모 터널접합 구조를 가지는 질화물반도체 발광소자
KR20040067283A (ko) * 2003-01-22 2004-07-30 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
KR20050000846A (ko) * 2003-06-25 2005-01-06 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20050041536A (ko) * 2003-10-31 2005-05-04 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
KR20120067983A (ko) 2012-06-26

Similar Documents

Publication Publication Date Title
US7816700B2 (en) Light emitting diode employing an array of nanorods and method of fabricating the same
TWI430477B (zh) 具有大面積及高能量之高效率第iii族氮化物為基礎之頂部發光型發光裝置及其製造方法
US7173277B2 (en) Semiconductor light emitting device and method for fabricating the same
EP2763192B1 (en) Nitride semiconductor element and method for producing same
CN1905225B (zh) 氮化物基化合物半导体发光装置及其制造方法
US8183576B2 (en) Light-emitting diodes including perpendicular-extending nano-rods
KR100706887B1 (ko) 발광 다이오드 칩
US9000460B2 (en) Semiconductor light emitting device
US20110121259A1 (en) Nitride semiconductor light emitting device
JP2005244207A (ja) 窒化ガリウム系化合物半導体発光素子
US20130134475A1 (en) Semiconductor light emitting device
KR20070028095A (ko) 저저항 발광 다이오드
US20160365496A1 (en) Light-emitting device
KR20090115322A (ko) 그룹 3족 질화물계 반도체 소자
KR101158126B1 (ko) 질화 갈륨계 발광 다이오드
KR100648812B1 (ko) 질화 갈륨계 발광 다이오드 및 그 제조방법
US11329204B2 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
US10161046B2 (en) Method for forming metal particle layer and light emitting device fabricated using metal particle layer formed by the method
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101131349B1 (ko) 질화물 발광 다이오드
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
KR20090111889A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101285527B1 (ko) 발광 다이오드
KR101335045B1 (ko) 발광 다이오드
JP2021072394A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 7