KR20070029342A - 반도체 제조공정 용 배치 제어 시스템 - Google Patents

반도체 제조공정 용 배치 제어 시스템 Download PDF

Info

Publication number
KR20070029342A
KR20070029342A KR1020050084027A KR20050084027A KR20070029342A KR 20070029342 A KR20070029342 A KR 20070029342A KR 1020050084027 A KR1020050084027 A KR 1020050084027A KR 20050084027 A KR20050084027 A KR 20050084027A KR 20070029342 A KR20070029342 A KR 20070029342A
Authority
KR
South Korea
Prior art keywords
lots
batch control
equipment
control system
control unit
Prior art date
Application number
KR1020050084027A
Other languages
English (en)
Inventor
박준현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050084027A priority Critical patent/KR20070029342A/ko
Publication of KR20070029342A publication Critical patent/KR20070029342A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Abstract

본 발명은 반도체 제조공정 용 배치 제어 시스템에 관한 것으로, 본 발명에 따른 반도체 제조공정 용 배치 제어 시스템은, 공정을 위해 진행되는 로트 수에 따라서 제공되는 각각의 파라미터에 맞는 공정을 진행하는 공정설비와; 로트 수에 따른 기본 공정 파라미터들을 저장하고, 진행되는 로트 수에 맞도록 변경된 공정파라미터들을 상기 공정설비에 제공하는 배치 제어부를 구비한다. 본 발명에 따르면, 유연성 있는 공정이 가능하도록 하여 진행 로트 수에 따라 작업자가 계속적으로 파라미터를 변경하지 않아도 되며, 로트수에 따라 파라미터가 자동으로 변경되어 공정이 진행되므로 증착 두께의 변화를 막고 일정한 두께를 유지하는 것이 가능하다. 그리고, 부족한 로트 수만큼 더미도 절감할 수 있으며, 웨이퍼 차아지 타임(charge time)도 감소할 수 있어 공정시간 감소와 설비 가동률 향상으로 생산성 향상에 기여할 수 있다.
배치, 웨이퍼, 로트, 파라미터

Description

반도체 제조공정 용 배치 제어 시스템{Batch control system for use in semiconductor fabricating process}
도 1은 본 발명의 일 실시예에 따른 배치 제어시스템의 블록도
도 2는 도 1의 공정 진행 순서도
*도면의 주요 부분에 대한 부호의 설명*
10 : 배치 제어부 20 : 공정설비
본 발명은 반도체 제조공정 용 배치 제어 시스템에 관한 것으로, 더욱 구체적으로는 생산효율성을 높인 반도체 제조공정 용 배치 제어 시스템에 관한 것이다.
현재의 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. 반도체 장치의 고집적화 및 고성능화를 이루기 위해서는 반도체 기판 상에 박막 패턴을 정확하게 형성하는 박막 증착 기술이 무엇보다 중요하다.
일반적으로 웨이퍼 상에 박막을 형성하는 기술은 크게 물리적 방식을 이용하는 물리 기상 증착(Physical Vapor Deposition; PVD) 방법과 화학적 방식을 이용한 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법으로 분류될 수 있다.
상기 물리 기상 증착 방법에서는, 높은 진공 상태가 유지되는 챔버의 상부에 증착될 소스 물질이 놓여진 히터가 설치되고, 웨이퍼는 챔버 내에 히터로부터 이격되게 배치된다. 히터가 소스 물질을 고온으로 가열하면, 소스 물질이 기화되어 웨이퍼 상으로 이동한 후, 웨이퍼 상에서 고화되어 박막을 형성하게 된다.
상기 물리 기상 증착 방법에 있어서, 고전압에 의해 이온화된 아르곤(Argon)가스를 이용하여 타겟(target)으로부터 금속 입자를 분리시켜 웨이퍼 상에 금속 박막을 형성하게 된다. 그러나, 물리 기상 증착 방법은 불균일한 막질 특성으로 인하여 현재는 극히 제한된 공정에만 이용되고 있다.
상기 화학기상증착 방법은 필요한 원소를 포함하는 기체 상태의 화학물질들의 반응(the reaction of vapor phase chemicals)을 이용하여, 기판 상에 비휘발성의 고상 박막(solid film)을 형성하는 공정이다. 상기 기체 상태의 화학물질들은 반응 챔버의 내부로 유입되어, 소정의 온도로 가열된 기판의 표면에서 분해/반응함으로써, 상기 박막을 형성한다.
이러한 화학기상증착은 압력 조건에 따라 저압화학기상증착(low pressure CVD, LPCVD) 또는 상압화학기상증착(atmospheric pressure CVD, APCVD)으로 분류될 수 있다. 통상적으로, 상기 LPCVD은 낮은 압력 및 높은 온도에서 실시되고, 형성되 는 박막은 우수한 단차도포성(step coverage) 및 순도(purity)를 갖는다. 이에 비해, 상기 APCVD는 상압 및 저온에서 실시되지만, 상기 단차도포성 및 순도가 나쁘다. 하지만, 상기 APCVD는 상기 LPCVD보다 증착 속도의 특성이 우수하고, 사용되는 반응기(reactor)가 단순하다.
한편, 플라즈마를 사용하는 플라즈마 강화 화학 기상 증착(plasma enhanced CVD, PECVD)의 경우, 낮은 공정 온도, 우수한 단차도포성 및 빠른 증착 속도와 같은 장점이 있다.
상기 화학 기상 증착 방법에 따르면, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 단결정의 반도체 막이나 절연막 등을 형성한다. 이러한 화학 기상 증착 방법은, 현재 웨이퍼 상에 아몰퍼스 실리콘 막, 실리콘 산화물 막, 실리콘 질화물 막, 또는 실리콘 산질화물 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
이러한 화학 기상 증착 방법을 수행하는 공정설비들은 배치(batch)식으로 구성되어 있는 것이 일반적이다. 최근에는 매엽식 설비가 사용되기도 한다.
이러한 배치식 화학 기상 증착 설비중 저압 화학 기상증착 설비에서는 공정 환경에 따라 증착되는 두께의 차이가 발생된다. 즉 최대 능력이 6로트(lot)를 수용하여 공정을 진행하는 공정설비의 경우에 6로트로 진행될 때와 4로트 또는 2로트만 공정진행시에는 동일한 조건으로 공정을 진행한다 하더라도 두께 차이가 발생한다. 이는 반도체 소자의 품질 불량을 불러올 수 있다. 따라서 종래의 반도체 공정설비에서는 항상 6로트가 맞춰지도록 한 다음에 공정을 진행하였다. 즉, 6로트 수용상 태에서만 공정이 진행되도록 하였다.
그러나 생산 비율이 항상 균일하지 않아 생산물량이 적을 경우도 있고, 많을 경우도 있으므로 문제가 있다. 즉 생산 물량이 많으면 항상 6로트로 공정을 진행하는 것이 어렵지 않으나, 생산물량이 적으면 문제가 된다. 즉 6로트가 될 때까지 대기했다가 6로트가 채워지는 경우에만 공정을 진행해야 하기 때문에 설비 가동률 저하 및 제품 생산 흐름의 지연 등으로 생산성 저하의 원인이 된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 배치 제어 시스템을 제공하는 데 있다.
본 발명의 다른 목적은 설비 가동률 향상 및 생산성 향상에 기여할 수 있는 배치 제어시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 진행 로트수에 따라 설비 파라미터를 자동으로 변경하는 배치제어시스템을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 반도체 제조공정 용 배치 제어 시스템은, 공정을 위해 진행되는 로트 수에 따라서 제공되는 각각의 파라미터에 맞는 공정을 진행하는 공정설비와; 로트 수에 따른 기본 공정 파라미터들을 저장하고, 진행되는 로트 수에 맞도록 변경된 공정파라미터들을 상기 공정설비에 제공하는 배치 제어부를 구비한다.
상기 공정설비는 화학기상증착장치일 수 있으며, 상기 배치제어부는 최대 로트수에 해당되는 공정파라미터들을 기본조건으로 하여 로트수가 하나씩 감소할 때마다 가감값을 통하여 변경한 공정파라미터를 상기 공정설비에 제공할 수 있다.
상기 공정파라미터는 증착 시간과, 설비 내부의 상부와 하부 각각의 온도 및 센터의 상부와 하부 각각의 온도 등을 포함할 수 있다.
상기한 구성에 따르면, 설비 가동률 향상 및 생산성 향상에 기여할 수 있다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 1은 본발명의 일 실시예에 따른 반도체 제조공정 용 배치 제어 시스템은 공정설비(20)와 배치 제어부(10)를 구비한다.
상기 공정설비(20)는 상기 배치 제어부(10)에서 제공되는 공정 파라미터에 따라 공정을 진행하는 화학 기상증착 장치 일 수 있다 . 특히 저압 화학 기상증착 장치(LPCVD) 일 수 있다.
상기 저압 화학 기상 증착 장치(LPCVD)는 구체적으로 도시되지 않았지만, 공정챔버(process chamber), 보트(boat), 그리고 배관부(exhaust part)를 가진다.
공정챔버는 증착공정이 진행되는 부분으로 쿼츠(quartz)로 이루어진 외부튜브(outer tube)와 내부튜브(inner tube)를 가진다. 상기 내부튜브는 상ㅇ하부가 모두 개방된 원통형의 형상을 가지며, 상기 외부튜브는 상기 내부튜브를 감싸도록 설 치되며 하부가 개방된 원통형의 형상을 가진다.
상기 외부튜브의 바깥쪽에는 반응가스 공급관으로부터 주입된 반응가스들이 열분해되고, 화학반응이 일어날 수 있는 온도까지 공정챔버를 가열하기 위한 히터가 배치된다. 히터는 대략 450 내지 840℃로 조절될 수 있다. 상기 내부튜브와 상기 외부튜브는 그 아래에 배치되며, 중앙에 통공이 형성된 플랜지(flange)상에 장착된다. 상기 외부튜브와 상기 플랜지 사이에는 공정챔버 내부를 외부로부터 실링하는 오링(도시되지 않음)이 설치될 수 있다.
대략 100매정도의 웨이퍼(W)들은 공정챔버 아래에 위치된 로드부에서 보트에 탑재되고, 상기 보트는 플랜지의 통공을 통해 내부튜브 안으로 이동된다. 상기 보트의 하부에는 상기 보트를 승강시키기 위한 엘리베이터와 상기 보트를 회전시키기 위한 회전부가 장착된다.
상기 플랜지의 일측에는 반응가스들이 유입되는 반응가스 공급관들이 연결되고, 그 아래에는 웨이퍼들 상에 자연산화막이 형성되는 것을 방지하기 위해 질소(N2)와 같은 퍼지가스가 공급되는 퍼지가스 공급관이 연결될 수 있다. 이들 반응가스들에 의해 웨이퍼 상에는 소정의 막이 증착되고, 증착 후 공정챔버 내에 잔류하는 가스들은 일단이 플랜지의 타측과 연결된 배관부를 통해 외부로 배기된다.
상기 배관부는 배관들, 진공펌프, 결합부재, 보호커버, 스크러버, 그리고 검출부를 가진다. 상기 배관들은 공정챔버 내의 가스들이 이동되는 통로이며, 배관에는 공정챔버 내부를 소정의 진공도로 유지하는 진공펌프가 연결된다.
상기 배치 제어부(10)는 진행 로트 수에 따라 상기 공정설비(20)의 공정 파 라미터(parameter)를 자동으로 변경해주기 위한 것이다. 즉 최대 수용능력이 6로트 인 공정설비의 경우에 6로트에 해당되는 공정 파라미터 조건을 기본조건으로 하고, 6로트에서 하나의 로트가 부족할 때 마다 가감값을 정하고 이에 따라 상기 공정 파라미터를 변경하여 상기 공정설비(20)에 제공하는 것이다.
로트별 가감값의 예를 나타내는 표가 <표1>에 나타나 있다.
Figure 112005050481737-PAT00001
상기 <표1>과 같이 각각의 레시피(recipe)인 PPID의 온도(TEMP)란에 1로트 당 증착 시간(DT; deposiston time) 각 존(zone) 별 온도를 입력하면 하나의 로트가 모자랄 때 마다 가감값에 따라 공정설비(20)에 제공하므로 공정설비에 진행되는 로트수에 따라서 공정 파라미터가 자동변경되어 작업자의 별도 변경이 필요없이 진행 가능하다. 여기서 각존의 온도인 U_TEMP(Upper TEMP)는 설비 상부의 온도를 의미하며, CU_TEMP(Center Up TEMP)는 설비 중간의 상부의 온도를 의미하며, CL_TEMP(Center Low TEMP)는 설비 중간의 하부온도를 의미하며, L_TEMp(Lower TEMP)는 설비 하부의 온도를 의미한다.
레시피가 SIN-200인 4로트 만 공정을 진행할 경우를 예로 들어 도 2에 도시된 순서도를 통하여 설명한다.
도 2에 도시된 바와 같이, 우선 공정이 시작되면, 공정설비에는 기본적으로 기본 공정 파라미터가 입력된다(S402). 상기 기본 공정 파라미터는 6로트 진행시를 기준으로 하여 입력된다. 예를 들어 DT : 60분, U_TEMP : 682도, CU_TEMP : 680도, CL_TEMP : 678도, L_TEMP : 675도 로 입력된다고 가정하자.
그러면 상기 배치제어부(10)에서는 진행로트 개수를 인식하고(S404), 진행되는 로트 개수에 맞는 가감값을 결정하고 이에 따라 상기 기본파라미터를 변경한다(S406). 즉 표1에서 하나의 로트 당 가감값이 DT : -14초, U_TEMP : -2도, CU_TEMP : 0도, CL_TEMP : 0.5도, L_TEMP : 2.5도 이므로 이러한 가감값들의 2배인 DT : -28초, U_TEMP : -4도, CU_TEMP : 0도, CL_TEMP : 1.0도, L_TEMP : 5도의 가감값을 상기 기본파라미터에 더하면 상기 4로트 공정에 맞는 공정 파라미터가 되는 것이다.
이후에는 변경된 공정파라미터에 따라 상기 공정설비에서 공정을 진행하게 된다(S408).
상술한 바와 같이 본 발명의 일 실시예에 따른 배치 제어시스템은 진행 로트 수에 상관없이 상황에 따라 원하는 로트 수 만큼의 공정이 진행되는 것을 가능하게 하여 설비 가동률 향상 및 생산성 향상에 기여하게 된다. 즉 유연성 있는 공정이 가능하도록 하여 진행 로트 수에 따라 작업자가 계속적으로 파라미터를 변경하지 않아도 되며 로트수에 따라 파라미터가 자동으로 변경되어 공정이 진행되므로 증착 두께의 변화를 막고 일정한 두께를 유지하는 것이 가능하다. 그리고, 부족한 로트 수만큼 더미도 절감할 수 있으며, 웨이퍼 차아지 타임(charge time)도 감소할 수 있어 공정시간 감소와 설비 가동률 향상으로 생산성 향상에 기여할 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 진행 로트 수에 상관없이 상황에 따라 원하는 로트 수 만큼의 공정이 진행되는 것을 가능하게 하여 유연성 있는 공정이 가능하다. 또한, 진행 로트 수에 따라 작업자가 계속적으로 파라미터를 변경하지 않아도 되며 로트수에 따라 파라미터가 자동으로 변경되어 공정이 진행되므로 증착 두께의 변화를 막고 일정한 두께를 유지하는 것이 가능하다. 그리고, 부족한 로트 수만큼 더미도 절감할 수 있으며, 웨이퍼 차아지 타임(charge time)도 감소할 수 있어 공정시간 감소와 설비 가동률 향상으로 생산성 향상에 기여할 수 있다.

Claims (4)

  1. 반도체 제조공정 용 배치 제어 시스템에 있어서:
    공정을 위해 진행되는 로트 수에 따라서 제공되는 각각의 파라미터에 맞는 공정을 진행하는 공정설비와;
    로트 수에 따른 기본 공정 파라미터들을 저장하고, 진행되는 로트 수에 맞도록 변경된 공정파라미터들을 상기 공정설비에 제공하는 배치 제어부를 구비함을 특징으로 하는 배치 제어시스템.
  2. 제1항에 있어서,
    상기 공정설비는 화학기상증착장치임을 특징으로 하는 배치 제어 시스템.
  3. 제2항에 있어서,
    상기 배치제어부는 최대 로트수에 해당되는 공정파라미터들을 기본조건으로 하여 로트수가 하나씩 감소할 때마다 가감값을 통하여 변경한 공정파라미터를 상기 공정설비에 제공함을 특징으로 하는 배치 제어시스템.
  4. 제3항에 있어서,
    상기 공정파라미터는 증착 시간과, 설비 내부의 상부와 하부 각각의 온도 및 센터의 상부와 하부 각각의 온도 등을 포함함을 특징으로 하는 배치 제어 시스템
KR1020050084027A 2005-09-09 2005-09-09 반도체 제조공정 용 배치 제어 시스템 KR20070029342A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050084027A KR20070029342A (ko) 2005-09-09 2005-09-09 반도체 제조공정 용 배치 제어 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084027A KR20070029342A (ko) 2005-09-09 2005-09-09 반도체 제조공정 용 배치 제어 시스템

Publications (1)

Publication Number Publication Date
KR20070029342A true KR20070029342A (ko) 2007-03-14

Family

ID=38101578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084027A KR20070029342A (ko) 2005-09-09 2005-09-09 반도체 제조공정 용 배치 제어 시스템

Country Status (1)

Country Link
KR (1) KR20070029342A (ko)

Similar Documents

Publication Publication Date Title
KR102608585B1 (ko) Ale (atomic layer etch) 리셋을 사용한 선택적인 증착
KR100684910B1 (ko) 플라즈마 처리 장치 및 그의 클리닝 방법
KR20230039625A (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
US11158501B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP4929811B2 (ja) プラズマ処理装置
US9005459B2 (en) Film deposition method and film deposition apparatus
KR101356445B1 (ko) 종형 성막 장치, 그의 사용 방법 및 기억 매체
US10388511B2 (en) Method of forming silicon nitride film, film forming apparatus and storage medium
US20160376699A1 (en) Substrate processing apparatus, and storage medium
US9163309B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
WO2012029661A1 (ja) 半導体装置の製造方法及び基板処理装置
JP2017092098A (ja) 窒化膜の形成方法
WO2007092130A2 (en) Dry etch and epitaxial deposition process and apparatus
WO2016178845A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles
KR20200099073A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
CN104821267A (zh) 衬底处理装置及半导体器件的制造方法
WO2016125626A1 (ja) 基板処理装置および反応管
US10672617B2 (en) Etching method and etching apparatus
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
KR20150112820A (ko) 아몰퍼스 실리콘막 형성 장치의 세정 방법, 아몰퍼스 실리콘막의 형성 방법 및 아몰퍼스 실리콘막 형성 장치
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
US11557476B2 (en) Film forming method and film forming apparatus
CN109868459B (zh) 一种半导体设备
JP2013135126A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US20230146375A1 (en) Substrate processing method and substrate processing apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination