KR20070024979A - 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법 - Google Patents

반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법 Download PDF

Info

Publication number
KR20070024979A
KR20070024979A KR1020050080671A KR20050080671A KR20070024979A KR 20070024979 A KR20070024979 A KR 20070024979A KR 1020050080671 A KR1020050080671 A KR 1020050080671A KR 20050080671 A KR20050080671 A KR 20050080671A KR 20070024979 A KR20070024979 A KR 20070024979A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor device
cassette
device manufacturing
manufacturing facility
Prior art date
Application number
KR1020050080671A
Other languages
English (en)
Inventor
박성수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050080671A priority Critical patent/KR20070024979A/ko
Publication of KR20070024979A publication Critical patent/KR20070024979A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 소자 제조 설비로부터 웨이퍼를 언로딩하는 방법이 개시된다. 그러한 웨이퍼 언로딩 방법은 상기 반도체 소자 제조 설비에서의 공정 진행 후 웨이퍼 식별 기호를 모니터링하기 위해 상기 웨이퍼의 플랫 존이 상기 웨이퍼를 수용하기 위한 카세트 내에서 탑 방향 또는 바텀 방향으로 정렬되게 한다.법 그리하여, 본 발명은 웨이퍼 얼라이너를 사용하여 웨이퍼의 플랫 존을 정렬하여야 하는 불편함을 감소시키며, 작업자가 웨이퍼를 수동으로 돌려 웨이퍼의 식별 기호를 확인함으로 인해 웨이퍼 상에 파티클이 부착되는 원인이 유발될 수 있는 문제를 감소시키며, 작업자의 실수로 인한 웨이퍼의 손상을 감소시킬 수 있는 효과를 갖는다.
카세트, 얼라인, 웨이퍼, 플랫 존

Description

반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법{Method for unloading wafer from equipment for use in fabricating semiconductor device}
도 1은 종래의 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 설비로부터 언로딩된 웨이퍼가 카세트 내로 수납된 상태를 보인 사시도.
도 2는 본 발명의 일 실시예에 따라 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 설비로부터 언로딩되어 카세트 내에 정렬된 상태를 보인 사시도.
도 3은 본 발명의 다른 실시예에 따라 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 설비로부터 언로딩되어 카세트 내에 정렬된 상태를 보인 사시도.
<도면의 주요부분에 대한 부호의 설명>
10 : 카세트 20 : 슬롯
본 발명은 반도체 소자 제조 설비에 관한 것으로서, 보다 상세하게는 반도체 소자 제조 설비에서의 공정 진행시 반도체 소자 제조 설비로부터 카세트로 반도체 웨이퍼를 언로딩하는 방법에 관한 것이다.
반도체 소자의 제조는 실리콘 웨이퍼 위에 확산, 사진, 식각 및 이온주입등 일련의 공정을 수행하여 이루어진다.
웨이퍼는 상기 각각의 공정을 진행하기 위하여 항상 일정한 규격의 카세트(cassette) 내에 존재한다. 그러므로 상기 카세트는 반도체 공정내의 웨이퍼와 가장 밀접하게 관련되어져 있고, 다수의 공정이 동일하게 진행되도록 할 수 있고, 웨이퍼를 용이하게 후속 공정으로 이동시킬 수 있도록 한다. 따라서, 상기 카세트의 상태는 수율과 매우 밀접한 관계가 있으며, 특별한 주의를 기울이지 않으면 안된다.
그리고, 웨이퍼는 이들 여러 가지 공정을 거쳐서 반도체 소자로 완성되는데, 이러한 복잡한 공정 가운데 하나의 순서상의 착오도 웨이퍼에 형성되는 다수 반도체장치의 불량과 폐기를 가져오게 되므로 어떤 웨이퍼가 어떤 공정을 거쳤고 현재 어떤 상태에 있는지를 파악할 필요가 있다. 또한 보다 나은 공정관리와 생산성 향상을 위해 공정에 대한 여러 가지 문제점, 기타 관리에 필요한 정보를 얻고 통계처리할 수 있는 방법이 필요하다. 이러한 필요성을 만족시키기 위해 반도체 제조공정에서는 공정의 요소들에서 개별 웨이퍼에 대한 정보를 축적하여 저장하고 있다. 이러한 정보처리에서 전제가 되는 것이 개별 웨이퍼에 대한 인식이다. 즉, 개별 웨이퍼가 간단한 방법으로 인식될 수 있어야 그 웨이퍼에 대한 정보를 정보시스템에서 점검요소마다 축적하고 저장하여 필요할 때에는 이용할 수 있는 것이다.
개별 웨이퍼의 인식방법으로 주로 사용되는 것이 각각의 웨이퍼에 고유의 번호를 부여하고 인식가능하도록 표시하는 것이다. 한편, 웨이퍼의 가공공정에서 웨이퍼는 로트(LOT) 단위로 카세트에 담겨 처리되는 것이 일반적이므로 웨이퍼에 대한 인식은 캐리어에 대한 정보와 그 캐리어 내에서의 웨이퍼의 구별에 대한 정보로 나누어져 이루어질 수도 있다. 이와 같이, 웨이퍼의 인식을 위해 웨이퍼에 표시된 것이 웨이퍼 ID(Wafer Identification) 마크(mark)이다. 웨이퍼 ID 마아크는 여러 가지의 형태로 이루어질 수 있으나 흔히 사용되는 것은 웨이퍼의 전면 혹은 후면에 하드 마킹 혹은 레이져 마킹된 것이다.
특히, 상기 ID 마아크는 웨이퍼 전면의 플랫존(flat zone) 부분 바로 위쪽에 알파벳 문자와 숫자를 조합시킨 형태로 형성된다.
또한, 상기 카세트 내에 웨이퍼를 정렬하기 위해 사용되는 것이 웨이퍼 얼라이너(wafer aligner)인데, 웨이퍼 얼라이너의 구체적 일례를 들어보면 다음과 같다. 카세트에 웨이퍼의 플랫존이 정렬되지 않은 상태로 수납되면, 웨이퍼의 원주면에 상기 웨이퍼 얼라이너를 구성하는 회전 롤러를 접속시킨 상태에서 회전 롤러를 구동시킴으로써, 플랫 존이 정렬되지 않은 웨이퍼가 카세트 내부에서 회전하여 정렬되도록 한다. 또한, 웨이퍼 얼라이너는 웨이퍼 카운팅(counting)의 기능도 함께 수행한다.
도 1은 종래의 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 설비로부터 언로딩된 웨이퍼가 카세트 내로 수납된 상태를 보인 사시도이다.
도 1을 참조하면, 카세트(10) 내의 복수 개의 슬롯(20)에 웨이퍼가 수납되어 져 있다. 그러나 웨이퍼의 식별 기호 예를 들면, LOT ID 등이 웨이퍼의 플랫 존 부분에 형성되어져 있음으로 인해, 도 1과 같이 웨이퍼의 플랫 존이 보이지 않게 정렬된 경우에는 공정 진행상 곤란한 문제가 있다.
즉, 종래의 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 웨이퍼를 언로딩하는 경우, 웨이퍼의 플랫 존의 방향이 일정하게 나오지 않아 후속 공정 진행시 웨이퍼의 식별 기호(예를 들면, LOT ID)를 확인하기 위해 웨이퍼를 얼라인하여야 하므로, 공정 시간의 손실을 가져오게 된다.
또한, 상기 웨이퍼 얼라이너를 사용하여 웨이퍼의 플랫 존을 정렬하여야 하는 불편함이 있고, 이러한 불편함으로 인하여 작업자가 웨이퍼를 손으로 돌려 웨이퍼의 식별 기호를 확임함으로 인해 웨이퍼 상에 파티클이 부착되는 원인이 된다.
또한, 웨이퍼의 식별 기호를 확인하기 위한 과정에서의 작업자의 실수로 웨이퍼의 손상이 발생될 수도 있다.
따라서, 본 발명의 목적은 상술한 바와 같이 종래의 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 웨이퍼를 언로딩하는 경우, 웨이퍼의 플랫 존의 방향이 일정하게 나오지 않아 후속 공정 진행시 웨이퍼의 식별 기호를 확인하기 위해 웨이퍼를 얼라인하여야 하므로, 공정 시간의 손실이 발생하는 문제점을 개선하기 위한 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법을 제공함에 있다.
본 발명의 다른 목적은 웨이퍼 얼라이너를 사용하여 웨이퍼의 플랫 존을 정 렬하여야 하는 불편함을 개선하고, 작업자가 웨이퍼를 수동으로 돌려 웨이퍼의 식별 기호를 확임함으로 인해 웨이퍼 상에 파티클이 부착되는 문제점을 개선하기 위한 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법을 제공함에 있다.
본 발명의 또 다른 목적은 웨이퍼의 식별 기호를 확인하기 위한 과정에서의 작업자의 실수로 인한 웨이퍼의 손상을 감소시킬 수 있는 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법을 제공함에 있다.
상기의 목적들을 달성하기 위해 본 발명의 일 양상에 따라 반도체 소자 제조 설비로부터 웨이퍼를 언로딩하는 방법은 상기 반도체 소자 제조 설비에서의 공정 진행 후 웨이퍼 식별 기호를 모니터링하기 위해 상기 웨이퍼의 플랫 존이 상기 웨이퍼를 수용하기 위한 카세트 내에서 탑 방향으로 정렬되게 하는 것을 특징으로 한다.
상기의 목적들을 달성하기 위해 본 발명의 다른 일 양상에 따라 반도체 소자 제조 설비로부터 웨이퍼를 언로딩하는 방법은 상기 반도체 소자 제조 설비에서의 공정 진행 후 웨이퍼 식별 기호를 모니터링하기 위해 상기 웨이퍼의 플랫 존이 상기 웨이퍼를 수용하기 위한 카세트 내에서 바텀 방향으로 정렬되게 하는 것을 특징으로 한다.
여기서, 상기 웨이퍼 식별 기호는 로트 아이디(LOT ID) 또는 웨이퍼 아이디(wafer ID)일 수 있다.
또한, 상기 공정 진행 후 웨이퍼 식별 기호를 모니터링함에 있어서는 웨이퍼 얼라이너를 사용하지 않을 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. 이하의 실시예에서의 설명들은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게 본 발명에 대한 보다 철저한 이해를 돕기 위한 의도 이외에는 다른 의도없이 예를 들어 도시되고 한정된 것에 불과하므로, 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.
도 2는 본 발명의 일 실시예에 따라 반도체 소자 제조 설비로부터 언로딩되어 카세트 내에 정렬된 상태를 보인 사시도이다.
도 2를 참조하면, 반도체 소자 제조 설비(미도시)에서의 공정 진행 후 웨이퍼는 언로딩되어 카세트(10) 내로 수납된다. 이 때, 상기 웨이퍼에서 웨이퍼 식별 마크가 존재하는 플랫 존 부분이 상기 카세트(10)에서 상기 웨이퍼가 들어가는 부분인 탑(top) 부분으로 정렬되게 한다. 여기서, 상기 카세트(10)의 내부에는 상기 웨이퍼가 안정되게 수납될 수 있도록 하기 위해 슬롯(20)이 형성되어져 있다.
그리하여, 본 발명은 반도체 소자 제조 설비로부터의 웨이퍼 가공 공정 후 상기 웨이퍼의 플랫 존이 상기 웨이퍼를 수용하기 위한 카세트 내에서 탑 방향으로 정렬되게 하여, 웨이퍼 식별 기호를 쉽게 모니터링 할 수 있다. 즉, 웨이퍼 얼라이너를 사용한다든지, 수동으로 웨이퍼를 회전하여 모니터링할 필요가 없게 된다.
도 3은 본 발명의 다른 실시예에 따라 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 설비로부터 언로딩되어 카세트 내에 정렬된 상태를 보인 사시도이다.
도 3을 참조하면, 카세트(10)의 바텀(bottom) 부분에 웨이퍼의 플랫 존이 정 렬된다. 즉, 반도체 소자 제조 설비에서의 공정 진행 후, 상기 웨이퍼의 플랫 존이 상기 웨이퍼를 수용하기 위한 카세트 내에서 바텀 방향으로 정렬되게 하여 웨이퍼 식별 기호를 쉽게 모니터링할 수 있게 된다.
본 발명의 상기 실시예들에 있어서, 상기 웨이퍼 식별 마크(또는 식별 기호)는 로트 아이디(LOT ID) 또는 웨이퍼 아이디(wafer ID)일 수 있다.
상기한 바와 같이 본 발명에 따른 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법은 상기 반도체 소자 제조 설비로부터의 공정 진행 후 웨이퍼 식별 기호를 모니터링함에 있어서 웨이퍼 얼라이너를 사용하지 않게 되어 공정 손실을 줄일 수 있으며, 작업자의 실수에 의한 웨이퍼 손상을 줄일 수 있다.
본 발명의 실시예에 따른 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법은 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.
상술한 바와 같이 본 발명은 개선된 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법을 제공함으로써, 반도체 소자 제조 설비에서 웨이퍼 가공 공정 후 웨이퍼를 언로딩하는 경우, 웨이퍼의 플랫 존의 방향이 일정하게 나오지 않아 후속 공정 진행시 웨이퍼의 식별 기호를 확인하기 위해 웨이퍼를 얼라인하여야 함으로 인한 공정 시간의 손실이 발생하는 문제점을 해결할 수 있다.
또한, 본 발명은 웨이퍼 얼라이너를 사용하여 웨이퍼의 플랫 존을 정렬하여야 하는 불편함을 감소시키며, 작업자가 웨이퍼를 수동으로 돌려 웨이퍼의 식별 기호를 확인함으로 인해 웨이퍼 상에 파티클이 부착되는 원인이 유발될 수 있는 문제를 감소시키며, 작업자의 실수로 인한 웨이퍼의 손상을 감소시킬 수 있는 효과를 갖는다.

Claims (4)

  1. 반도체 소자 제조 설비로부터 웨이퍼를 언로딩하는 방법에 있어서:
    상기 반도체 소자 제조 설비에서의 공정 진행 후 웨이퍼 식별 기호를 모니터링하기 위해 상기 웨이퍼의 플랫 존이 상기 웨이퍼를 수용하기 위한 카세트 내에서 탑 방향으로 정렬되게 하는 것을 특징으로 하는 웨이퍼 언로딩 방법.
  2. 반도체 소자 제조 설비로부터 웨이퍼를 언로딩하는 방법에 있어서:
    상기 반도체 소자 제조 설비에서의 공정 진행 후 웨이퍼 식별 기호를 모니터링하기 위해 상기 웨이퍼의 플랫 존이 상기 웨이퍼를 수용하기 위한 카세트 내에서 바텀 방향으로 정렬되게 하는 것을 특징으로 하는 웨이퍼 언로딩 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 웨이퍼 식별 기호는 로트 아이디 또는 웨이퍼 아이디인 것을 특징으로 하는 웨이퍼 언로딩 방법.
  4. 제3항에 있어서,
    상기 공정 진행 후 웨이퍼 식별 기호를 모니터링함에 있어서는 웨이퍼 얼라이너를 사용하지 않는 것을 특징으로 하는 웨이퍼 언로딩 방법.
KR1020050080671A 2005-08-31 2005-08-31 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법 KR20070024979A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050080671A KR20070024979A (ko) 2005-08-31 2005-08-31 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080671A KR20070024979A (ko) 2005-08-31 2005-08-31 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법

Publications (1)

Publication Number Publication Date
KR20070024979A true KR20070024979A (ko) 2007-03-08

Family

ID=38099300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080671A KR20070024979A (ko) 2005-08-31 2005-08-31 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법

Country Status (1)

Country Link
KR (1) KR20070024979A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021778A1 (ko) * 2014-08-08 2016-02-11 에스케이하이닉스 주식회사 웨이퍼 처리 시스템 및 이를 이용한 웨이퍼 처리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021778A1 (ko) * 2014-08-08 2016-02-11 에스케이하이닉스 주식회사 웨이퍼 처리 시스템 및 이를 이용한 웨이퍼 처리 방법
US10026632B2 (en) 2014-08-08 2018-07-17 SK Hynix Inc. Wafer processing system and wafer processing method using same

Similar Documents

Publication Publication Date Title
TWI420584B (zh) 半導體晶圓和切割晶圓的方法
US7192791B2 (en) Semiconductor wafer having an edge based identification feature
WO2003003415A3 (en) Method and apparatus for providing distributed material management and flow control in an integrated circuit factory
WO2018063744A1 (en) Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
US7915087B2 (en) Method of arranging dies in a wafer for easy inkless partial wafer process
US20170178936A1 (en) Wafer processing system and wafer processing method using same
KR20070024979A (ko) 반도체 소자 제조 설비로부터의 웨이퍼 언로딩 방법
US20050248754A1 (en) Wafer aligner with WEE (water edge exposure) function
US6599763B1 (en) Wafer randomization and alignment system integrated into a multiple chamber wafer processing system
US6666337B1 (en) Method and apparatus for determining wafer identity and orientation
EP1184724A1 (en) Electronic device for a lithography mask container and method using the same
JP4626909B2 (ja) 半導体ウエハ
US6568098B1 (en) Alignment wafer
CN110780541B (zh) 半导体制程系统与方法
KR20030060219A (ko) 식별 기호가 후면에 형성된 웨이퍼 및 이를 이용한 반도체장치
JP4588860B2 (ja) 半導体ウエハのマーキング方法
JPH0613453A (ja) カセット識別方法
US20070082462A1 (en) Wafer having indicator for first die and method of attaching die of the wafer
JP2006502591A (ja) クラスタ方式を含む半導体素子製造用アッシャー装備
US7431260B2 (en) Wafer measuring fixture
KR19980023312A (ko) 반도체 웨이퍼
KR20180036195A (ko) 웨이퍼 맵의 형성 방법
KR100646499B1 (ko) 반도체 제조 시스템 및 이를 이용한 반도체 제조 방법
KR20080021392A (ko) 식별부를 갖는 반도체 웨이퍼
US7790336B2 (en) Method of joining a plurality of reticles for use in producing a semiconductor layout pattern, a computerized system for implementing such a method and a semiconductor mask arrangement produced by implementing such a method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination