KR20070023012A - 이더넷에서 흐름 제어 장치 및 방법 - Google Patents

이더넷에서 흐름 제어 장치 및 방법 Download PDF

Info

Publication number
KR20070023012A
KR20070023012A KR1020050077181A KR20050077181A KR20070023012A KR 20070023012 A KR20070023012 A KR 20070023012A KR 1020050077181 A KR1020050077181 A KR 1020050077181A KR 20050077181 A KR20050077181 A KR 20050077181A KR 20070023012 A KR20070023012 A KR 20070023012A
Authority
KR
South Korea
Prior art keywords
buffer
ethernet frame
ethernet
cpri
transmitting
Prior art date
Application number
KR1020050077181A
Other languages
English (en)
Other versions
KR101106697B1 (ko
Inventor
김연범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050077181A priority Critical patent/KR101106697B1/ko
Publication of KR20070023012A publication Critical patent/KR20070023012A/ko
Application granted granted Critical
Publication of KR101106697B1 publication Critical patent/KR101106697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/36—Flow control; Congestion control by determining packet size, e.g. maximum transfer unit [MTU]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/13—Flow control; Congestion control in a LAN segment, e.g. ring or bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

CPRI(Common Public Radio Interface) 링크를 이용하여 수신되는 이더넷 프레임의 흐름을 제어하기 위한 장치 및 방법에 관한 것으로서, 상대국으로부터 수신되는 상기 이더넷 프레임을 저장하는 버퍼와, 상기 버퍼에 저장된 이더넷 프레임의 저장량을 측정하여 상기 수신되는 이더넷 프레임의 흐름을 제어하는 버퍼 제어부를 포함하여 이더넷 프레임의 손실을 방지할 수 있는 이점이 있다.
CPRI(Common Public Radio Interface), 이더넷, FIFO, 전송중지 메시지, 전송 요청 메시지

Description

이더넷에서 흐름 제어 장치 및 방법{APPARATUS AND METHOD FOR CONTROLLING FLOW IN ETHERNET}
도 1은 본 발명에 따른 CPRI 규격에 따른 기지국 구조를 도시하는 도면,
도 2는 본 발명의 실시 예에 따른 이더넷 규격과 CPRI 링크에서 제공하는 라인 비트율에 의한 에러를 방지하기 위한 절차를 도시하는 도면, 및
도 3은 본 발명의 실시 예에 따른 흐름 제어를 위한 제어메시지 구조를 도시하는 도면.
본 발명은 이더넷 프레임 전송시 흐름 제어 장치 및 방법에 관한 것으로서, 특히 이더넷 규격과 CPRI(Common Public Radio Interface) 링크에서 제공하는 라인 비트율(Line Bit rate)의 차이로 인한 에러를 방지하기 위한 장치 및 방법에 관한 것이다.
최근 무선 통신은 음성 중심에서 데이터 중심으로 변화하고 있다. 상기 데이 터 위주의 통신을 위해서는 높은 전송율과 높은 신뢰도가 필요하므로 많은 비용이 드는 복잡한 기지국을 필요로 한다. 따라서, 상기 기지국의 비용을 절감하며 효율적인 송수신국을 위해 3세대(3rd Generation) 이동통신망에서 기지국 간 인터페이스를 위한 표준화가 진행되고 있다.
상기 3G 기지국 간 인터페이스에 대한 대표적인 표준화 단체로는 OBSAI(The Open Base Station Architecture Initiative)와 CPRI(Common Public Radio Interface)가 있다. 먼저 상기 OBSAI는 노키아(Nokia), 삼성전자, LG전자, 현대 시스콤 등이 연합하여 결성하였다. 상기 OBSAI는 전송 모듈(Transport Module), 프로세싱 모듈(Processing Module), 라디오 모듈(Radio Module), 제어모듈(Control Module)로 구성되어 있어서, 각 제조업체들이 접근 기술, 구성, 안정성 및 용량에 따른 고객의 각각 다른 요구 사항에 맞추어 기지국을 제작할 수 있도록 하였다.
다음으로 상기 CPRI는 에릭슨(Ericsson), 화웨이(Huawei), 지멘스(Siemens), 노텔(Nortel) 등이 연합하여 결성하였다. 상기 CPRI는 라디오 기지국의 주요 내부 인터페이스를 위한 표준을 정의한다. 즉, 시스템 구조의 유연성을 위해 기지국을 REC(Radio Equipment Control)와 RE(Radio Equipment)로 나누어, 상기 REC와 RE간의 인터페이스를 정의한다.
상기 CPRI 규격에 따른 CPRI링크는, 실제 안테나를 통해 송수신되는 데이터인 I/Q(In-phase/Quadreture) 데이터와 제어 및 관리(Control & Management : 이하, C&M이라 칭함) 데이터 및 동기를 맞추기 위한 동기(Sync) 데이터 등 3가지 데이터들이 시간 영역 멀티플렉싱(Time Domain Multiplexing)된 신호를 전송한다.
상기 CPRI링크의 라인 비트율(Line Bit rate)은 614.4Mbps, 1228.8Mbps, 2457.6Mbps로 정의 되어 있으며, 각각 느린 C&M 채널을 위한 고레벨 데이터 링크 제어(High level Data Link Control : 이하, HDLC라 칭함) 포맷과 빠른 C&M 채널을 위한 이더넷 포맷을 지원한다.
상기 CPRI를 구성하는 64개 서브채널들 중 이더넷 프레임을 전송하기 위해서 20번부터 63번까지의 서브채널들만 사용된다. 즉, 상기 이더넷 프레임을 전송할 경우, 최대로 전송할 경우 상기 20번부터 63번까지의 서브채널들을 모두 사용하며, 최소한으로 전송할 경우 1개의 서브채널만 사용한다.
상기 CPRI 링크를 통해 전송되는 이더넷 프레임의 전송 비트율(Bit rate)은 하기 수학식 1을 이용하여 산출한다.
Figure 112005046332434-PAT00001
여기서, BL은 CPRI 링크의 라인 비트율을 나타내고, 16은 기본 프레임의 16개의 워드(word) 중 제어를 위해 1개의 워드만을 사용하기 때문에 사용된다. 또한, X는 이더넷 프레임을 전송에 사용되는 서브채널의 개수를 나타내고, 64는 전체 서브채널 개수를 나타내며, 4/5는 부호율을 나타낸다.
상기 수학식 1을 계산하면, BL이 614.4Mbps일 경우 0.48(
Figure 112005046332434-PAT00002
)~21.12(
Figure 112005046332434-PAT00003
)Mbps, BL이 1228.8Mbps일 경우 0.96(
Figure 112005046332434-PAT00004
)~42.2(
Figure 112005046332434-PAT00005
)Mbps, BL이 2457.6Mbps일 경우 1.92(
Figure 112005046332434-PAT00006
)~84.4(
Figure 112005046332434-PAT00007
)Mbps의 이더넷 프레임의 전송 비트율을 갖는다.
실제 사용되는 이더넷 프레임은 10M 표준 이더넷 또는 100M 표준 이더넷을 사용한다. 만일, 시스템이 10M 표준 이더넷을 사용할 경우, 다운링크는 614.4Mbps모드의 CPRI 링크에서도 최대 21.12Mbps의 이더넷 프레임 전송을 지원하므로 문제가 발생하지 않지만, 업링크일 경우, CPRI 링크에서 최대 속도(21.12Mbps)로 상기 이더넷 프레임을 전송할 경우, 상기 버퍼에 저장되는 이더넷 프레임의 속도가 상기 버퍼에서 상기 이더넷 MAC으로 전송되는 속도보다 빠르기 때문에 상기 버퍼가 포화상태가 되는 문제가 발생한다.
따라서, 본 발명의 목적은 CPRI 규격의 이더넷 프레임 전송 기능을 이용할 경우, 이더넷 규격과 CPRI 링크에서 제공하는 라인 비트율의 차이로 인한 에러를 방지하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 CPRI 규격의 이더넷 프레임 전송 기능을 이용할 경우, 이더넷 규격과 CPRI 링크에서 제공하는 라인 비트율의 차이로 발생하는 FIFO Full 에러를 방지하기 위한 장치 및 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 제 1견지는, CPRI(Common Public Radio Interface) 링크를 이용하여 수신되는 이더넷 프레임의 흐름을 제어하기 위한 장치는, 상대국으로부터 수신되는 상기 이더넷 프레임을 저장하는 버퍼와, 상기 버퍼에 저장된 이더넷 프레임의 저장량을 측정하여 상기 수신되는 이더넷 프레임의 흐름을 제어하는 버퍼 제어부를 포함하는 것을 특징으로 한다.
본 발명의 제 2견지는, CPRI(Common Public Radio Interface) 링크를 이용하여 수신되는 이더넷 프레임의 흐름을 제어하기 위한 방법은, 버퍼에 저장된 상기 이더넷 프레임의 저장량을 측정하여 제 1 기준값을 비교하는 과정과, 상기 저장량이 상기 제 1 기준값보다 클 경우, 상대국으로 전송 중지 메시지를 송신하는 과정을 포함하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단 된 경우 그 상세한 설명은 생략한다.
이하 본 발명은 이더넷 규격과 CPRI(Common Public Radio Interface) 링크에서 제공하는 라인 비트율(Line Bit rate)의 차이로 인한 에러를 방지하기 위한 기술에 대해 설명한다.
도 1은 본 발명에 따른 CPRI 규격에 따른 기지국 구조를 도시한다.
상기 도 1에 도시된 바와 같이 상기 기지국은 다운링크 이더넷 MAC(101), 업링크 이더넷 MAC(102), FIFO(First Input First Output)버퍼(103), FIFO 제어부(105), I/Q(In-phase/Quadreture)데이터채널(107, 119), 동기(Sync)데이터채널(109, 117), C&M(Control & Management)데이터채널(111, 115) 및 멀티플렉서(Multiplexer)(113)와 디멀티플렉서(De- Multiplexer)(121)를 포함하여 구성된다.
먼저 다운링크 이더넷 MAC(101)는 상위단으로부터 전송할 데이터를 수신하여 MAC메시지를 생성한다. 상기 FIFO버퍼(103)는 FIFO제어부(105)의 제어에 따라 상기 다운링크 이더넷 MAC(101)으로부터 제공받은 데이터 또는 다른 기지국으로부터 수신되는 데이터를 임시 저장한다. 또한, 상기 FIFO버퍼(103)는 상기 다운링크 이더넷 MAC(101)로부터 제공받은 데이터는 각 채널(I/Q 데이터채널(107), 동기데이터채널(109), C&M데이터채널(111))별로 전송되므로 상기 데이터를 상기 각 채널별로 분리하여 I/Q 데이터채널(107), 동기데이터채널(109), C&M데이터채널(111)에 제공한다.
상기 FIFO제어부(105)는 상기 FIFO버퍼(103)의 데이터 저장량을 확인하여 상기 FIFO버퍼(103)에 오버플로우(Overflow)가 발생하지 않도록 상기 FIFO버퍼(103)으로 제공되는 데이터의 양을 조절한다.
예를 들어, 10Mbps의 표준 이더넷을 사용하며, 614.4Mbps의 CPRI 링크의 라인 비트율을 가정한다. 또한, 상기 CPRI 링크에서 이더넷 프레임의 최대 속도(21.12Mbps)로 전송한다.
상기 FIFO버퍼(103)에 저장되는 수신 이더넷 프레임의 속도(21.12Mbps)가 상기 FIFO버퍼(103)에서 업링크 이더넷 MAC(102)로 전송(10Mbps)하는 속도보다 빠를 경우, 상기 FIFO 제어부(105)는 상기 FIFO버퍼(103)의 데이터 저장량을 체크하여 제 1기준치 이상이 되면 상기 이더넷 프레임을 전송하는 상대국에 전송 중지 메시지를 전송하여 상기 FIFO버퍼(103)에 오버플로우가 발생하는 것을 방지한다.
또한, 상기 수신되는 이더넷 프레임이 중단되어 상기 FIFO버퍼(103)의 데이터 저장량이 제 2기준치 이하가 되면, 상기 상대국에 전송 요청 메시지를 전송한다. 여기서, 상기 전송 중지 메시지와 상기 전송 요청 메시지는 상기 제 1 C&M데이터 채널(111)을 통해 전송된다.
상기 제 1 I/Q 데이터채널(107)은 상기 FIFO버퍼(103)로부터 제공받은 송신 데이터인 I/Q데이터를 전송하며, 상기 제 1 동기 데이터채널(109)은 상기 FIFO버퍼(103)로부터 제공받은 각 기지국의 동기 및 타이밍을 일치시키기 위한 동기 데이터를 전송한다. 상기 제 1 C&M 데이터 채널은 상기 FIFO버퍼(103)로부터 제공받은 제어 및 관리신호를 전송한다. 더욱이 본 발명에 따라 상기 FIFO제어부(105)에서 전송하는 상기 전송 중지 메시지와 전송 요청 메시지를 전송한다.
멀티플렉서(113)는 상기 제 1 I/Q 데이터채널(107), 제 1 동기데이터채널(109), 제 1 C&M데이터 채널(111)로부터 제공받은 I/Q데이터, 동기데이터, C&M데이터를 시간영역으로 멀티플렉싱하여 상대국으로 전송한다.
디멀티플렉서(121)는 상기 상대국으로부터 수신되는 이더넷 프레임의 I/Q데이터, 동기데이터, C&M데이터를 디멀티플렉싱하여 제 2 I/Q 데이터채널(115), 제 2 동기데이터채널(117), 제 2 C&M데이터 채널(119)로 전송한다.
상기 제 2 I/Q 데이터채널(115)은 상기 디멀티플렉서(121)로부터 제공받은 수신 데이터인 I/Q데이터를 상기 FIFO버퍼(103)로 전송하며, 상기 제 2 동기 데이터채널(117)은 상기 디멀티플렉서(121)로부터 제공받은 각 기지국의 동기 및 타이밍을 일치시키기 위한 동기 데이터를 상기 FIFO버퍼(103)로 전송한다. 상기 제 2 C&M 데이터 채널은 상기 디멀티플렉서(121)로부터 제공받은 제어 및 관리신호를 상기 FIFO버퍼(103)로 전송한다.
상기 업링크 이더넷 MAC(102)는 상기 FIFO버퍼(103)로부터 제공받은 수신데이터를 상위단으로 전송한다.
도 2는 본 발명의 실시 예에 따른 이더넷 규격과 CPRI 링크에서 제공하는 라인 비트율에 의한 에러를 방지하기 위한 절차를 도시하고 있다. 이하 설명은, 업링크(Up-Link) 방향으로 614.4Mbps의 라인 비트율(Line Bit rate)을 갖는 CPRI 링크에서 최대 속도(21.12Mbps)로 전송되는 이더넷 프레임을 수신하는 것을 가정한다.
상기 도 2를 참조하면, 먼저 기지국은 201단계에서 다른 기지국으로부터 CPRI 링크를 통해 이더넷 프레임이 수신되면, 상기 수신된 이더넷 프레임은 제 2 I/Q 데이터채널(115), 제 2 동기 데이터채널(117) 및 제 2 C&M데이터채널(119)을 통해 상기 FIFO버퍼(103)에 저장된다.
이후, 상기 기지국은 203단계로 진행하여 상기 FIFO버퍼(103)의 데이터 저장량(=P)을 확인한다. 상기 FIFO버퍼(103)의 데이터 저장량을 확인한 후, 상기 기지국은 205단계로 진행하여 상기 P와 제 1 기준값을 비교한다. 즉, 상기 FIFO버퍼 (103)가 오버플로우(Overflow)가 발생하는지 확인한다. 상기 P가 제 1 기준값보다 작거나 같으면(P ≤ 제 1 기준값), 상기 기지국은 상기 201단계로 되돌아가 이더넷 프레임을 계속 수신한다.
만일, 상기 P가 제 1 기준값보다 크면(P > 제 1 기준값), 상기 기지국은 207단계로 진행하여 상기 FIFO버퍼(103)에 오버플로우가 발생될 것을 예상하여 상대국에 전송 중지 메시지를 전송한다.
이후, 상기 기지국은 209단계로 진행하여 상기 FIFO버퍼(103)의 데이터 저장량(P1)을 다시 확인한다. 상기 FIFO버퍼(103)의 데이터 저장량을 확인한 후, 상기 기지국은 211단계로 진행하여 상기 P1과 제 2 기준값을 비교한다. 즉, 상기 상대국으로부터 이더넷 프레임의 전송이 중단되었으므로 상기 FIFO버퍼(103)의 데이터 저장량이 감소하여 다시 이더넷 프레임을 수신할 수 있는지 확인한다.
만일, 상기 P1이 상기 제 2 기준값보다 크면(P1 > 제 2 기준값), 상기 기지국은 209단계로 되돌아가 상기 FIFO버퍼(103)의 데이터 저장량을 다시 확인한다. 만일, 상기 P1이 상기 제 2 기준값보다 작거나 같으면(P1 ≤ 제 2 기준값), 상기 기지국은 213단계로 진행하여 상기 상대국으로 상기 이더넷 프레임을 다시 전송할 것을 요청하는 전송 요청 메시지를 전송한다. 이후, 상기 기지국은 본 알고리즘을 종료한다.
여기서, 상기 전송 중지 메시지와 전송 요청 메시지는 상기 CPRI 하이퍼 프레임의 서브채널 중에서 여분으로 잡혀있는 3번~15번 서브채널들 중 도 3에 도시된 바와 같이 1바이트(Byte)를 사용한다. 즉, 상기 도 3의 1바이트(301)가 1이면 상기 이더넷 프레임의 전송을 중지하고, 0이면 상기 이더넷 프레임의 전송을 요청한다.
또한, 상기 CPRI 링크에서 1 하이퍼 프레임은 66.67μs 이므로, 66.67μs마다 상기 FIFO버퍼(103)의 상태를 상기 상대국에 알릴 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이, CPRI 링크에서 이더넷 프레임 전송 기능을 이용할 때, 상기 CPRI 규격과 CPRI 링크에서 제공하는 라인 비트율(Line bit rate)의 차이로 인해 발생하는 에러를 방지하기 위해 버퍼의 데이터 저장량을 확인하여 미리 설정한 기준값과 비교하여 흐름 제어를 함으로서, 이더넷 프레임의 손실을 방지할 수 있는 이점이 있다.

Claims (11)

  1. CPRI(Common Public Radio Interface) 링크를 이용하여 수신되는 이더넷 프레임의 흐름을 제어하기 위한 장치에 있어서,
    상대국으로부터 수신되는 상기 이더넷 프레임을 저장하는 버퍼와,
    상기 버퍼에 저장된 이더넷 프레임의 저장량을 측정하여 상기 수신되는 이더넷 프레임의 흐름을 제어하는 버퍼 제어부를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 버퍼 제어부는,
    상기 버퍼에 저장된 이더넷 프레임의 저장량을 측정하여, 상기 저장량이 제 1 기준값보다 크거나 같을 경우, 상기 상대국으로 전송 중지 메시지를 전송하는 것을 특징으로 하는 장치.
  3. 제 2항에 있어서,
    상기 전송 중지 메시지는,
    상기 CPRI 하이퍼프레임(Hyper Frame)에 포함된 여유 서브채널(Reserved subcarrer)의 1바이트를 1로 하여 전송하는 것을 특징으로 하는 장치.
  4. 제 2항에 있어서,
    상기 버퍼 제어부는,
    상기 전송 중지 메시지를 전송한 후, 상기 버퍼의 이더넷 프레임 저장량이 제 2기준값보다 작거나 같을 경우, 전송 요청 메시지를 전송하는 것을 더 포함하는 것을 특징으로 하는 장치.
  5. 제 4항에 있어서,
    상기 전송 요청 메시지는,
    상기 CPRI 하이퍼프레임(Hyper Frame)에 포함된 여유 서브채널(Reserved sub-channel)의 1바이트를 0으로 하여 전송하는 것을 특징으로 하는 장치.
  6. 제 1항에 있어서,
    상기 버퍼는, FIFO(Fast Input Fast Output)버퍼인 것을 특징으로 하는 장치.
  7. CPRI(Common Public Radio Interface) 링크를 이용하여 수신되는 이더넷 프레임의 흐름을 제어하기 위한 방법에 있어서,
    버퍼에 저장된 상기 이더넷 프레임의 저장량을 측정하여 제 1 기준값을 비교하는 과정과,
    상기 저장량이 상기 제 1 기준값보다 클 경우, 상대국으로 전송 중지 메시지를 송신하는 과정을 포함하는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서,
    상기 버퍼는, FIFO(Fast Input Fast Output)버퍼인 것을 특징으로 방법.
  9. 제 7항에 있어서,
    상기 전송 중지 메시지는,
    상기 CPRI 하이퍼프레임(Hyper Frame)에 포함된 여유 서브채널(Reserved sub-channel)의 1바이트를 1로 하여 전송하는 것을 특징으로 하는 방법.
  10. 제 7항에 있어서,
    상기 전송 중지 메시지를 전송한 후, 상기 버퍼의 이더넷 프레임 저장량을 측정하여 제 2기준값과 비교하는 과정과,
    상기 이더넷 프레임 저장량이 제 2기준값보다 작거나 같을 경우, 상기 상대국으로 전송 요청 메시지를 전송하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  11. 제 11항에 있어서,
    상기 전송 요청 메시지는,
    상기 CPRI 하이퍼프레임(Hyper Frame)에 포함된 여유 서브채널(Reserved sub-channel)의 1바이트를 0으로 하여 전송하는 것을 특징으로 하는 방법.
KR1020050077181A 2005-08-23 2005-08-23 이더넷에서 흐름 제어 장치 및 방법 KR101106697B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077181A KR101106697B1 (ko) 2005-08-23 2005-08-23 이더넷에서 흐름 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077181A KR101106697B1 (ko) 2005-08-23 2005-08-23 이더넷에서 흐름 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070023012A true KR20070023012A (ko) 2007-02-28
KR101106697B1 KR101106697B1 (ko) 2012-01-18

Family

ID=43654519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077181A KR101106697B1 (ko) 2005-08-23 2005-08-23 이더넷에서 흐름 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101106697B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499964B (zh) * 2008-01-28 2011-06-15 华为技术有限公司 提高cpri接口传输带宽利用率的方法、cpri接口处理模块和设备
WO2011093621A3 (en) * 2010-01-27 2011-12-15 Samsung Electronics Co., Ltd. Method for transmitting and receiving ethernet data between digital unit and rf unit and apparatus thereof
KR101415353B1 (ko) * 2007-02-28 2014-07-04 삼성전자주식회사 통신 시스템에서 데이터 송수신 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314658B1 (ko) * 1999-10-22 2001-11-15 오길록 통신처리시스템의 전화망 정합장치에서의 메시지 흐름 제어방법
JP4573470B2 (ja) 2001-06-08 2010-11-04 富士通株式会社 伝送装置及びそのフロー制御方法
CN1185829C (zh) * 2001-12-19 2005-01-19 华为技术有限公司 一种同步数字系列传输网上控制以太网数据流量的方法
KR20040047088A (ko) * 2002-11-29 2004-06-05 주식회사 인티게이트 이더넷의 흐름제어를 위한 트래픽 쉐이퍼 및 흐름제어 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415353B1 (ko) * 2007-02-28 2014-07-04 삼성전자주식회사 통신 시스템에서 데이터 송수신 장치 및 방법
CN101499964B (zh) * 2008-01-28 2011-06-15 华为技术有限公司 提高cpri接口传输带宽利用率的方法、cpri接口处理模块和设备
WO2011093621A3 (en) * 2010-01-27 2011-12-15 Samsung Electronics Co., Ltd. Method for transmitting and receiving ethernet data between digital unit and rf unit and apparatus thereof
US8514800B2 (en) 2010-01-27 2013-08-20 Samsung Electronics Co., Ltd. Method for transmitting and receiving ethernet data between digital unit and RF unit and apparatus thereof

Also Published As

Publication number Publication date
KR101106697B1 (ko) 2012-01-18

Similar Documents

Publication Publication Date Title
US20230180268A1 (en) Method for integrated access backhaul resource multiplexing
US7680095B2 (en) Radio communication system and overhang station apparatus
CN114630409B (zh) 终端设备、基站设备、通信方法和程序
AU745814B2 (en) Data transmission method in GPRS
EP3863352B1 (en) Communication device, communication method and recording medium
KR20140003621A (ko) 타이밍 제어
CN108141861A (zh) 终端装置、基站装置和通信方法
CN104579479B (zh) 一种分布式基站系统及其传输e1信号和以太网信号的方法
KR101106697B1 (ko) 이더넷에서 흐름 제어 장치 및 방법
US8228895B2 (en) Radio communication device and radio communication system
CN109905160B (zh) 一种资源配置方法和装置
WO2021115203A1 (zh) 一种数据处理方法、装置、设备和存储介质
ES2263275T3 (es) Procedimiento y estacion de base para la transmision de informaciones de organizacion en un sistema de comunicaciones por radio.
JP2010166509A (ja) フレーム変換方法及びエントランス無線装置
CN110121156B (zh) 一种基于e1的lte和tetra通信方法
CN115696545A (zh) 时钟同步方法及通信装置
EP3664532A1 (en) Communication device and communication method
JP2009206846A (ja) データ通信再送制御方法及び送受信装置
KR101029814B1 (ko) 회선 교환 연결 및 패킷 교환 연결을 이용한 데이터송수신 방법
US6816506B1 (en) Fractional E1 link device between base station and base station controller
KR100618405B1 (ko) 이동통신 시스템에서의 부분 ｅ１ 중계선 제공 장치 및 그방법
EP4106379A1 (en) Terminal and communication method
KR100736571B1 (ko) 이동통신시스템의 시스템 동기화 방법 및 사용자 단말의시스템 동기화 방법
JP5354703B2 (ja) 中継装置、通信システム、通信方法、通信プログラム、およびデータフレームの構造
JP2003009208A (ja) 携帯電話システム及びそれに用いる同期中継方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee