KR20070022822A - 고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법 - Google Patents

고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법 Download PDF

Info

Publication number
KR20070022822A
KR20070022822A KR1020067027753A KR20067027753A KR20070022822A KR 20070022822 A KR20070022822 A KR 20070022822A KR 1020067027753 A KR1020067027753 A KR 1020067027753A KR 20067027753 A KR20067027753 A KR 20067027753A KR 20070022822 A KR20070022822 A KR 20070022822A
Authority
KR
South Korea
Prior art keywords
voltage
input
rectified
circuit
output
Prior art date
Application number
KR1020067027753A
Other languages
English (en)
Other versions
KR100838386B1 (ko
Inventor
도시오 다카하시
용 리
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Priority to KR1020067027753A priority Critical patent/KR100838386B1/ko
Publication of KR20070022822A publication Critical patent/KR20070022822A/ko
Application granted granted Critical
Publication of KR100838386B1 publication Critical patent/KR100838386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

역률 정정을 제공하는 회로에 있어서, 부스트 인덕턴스와 그리고 상기 부스트 인더턴스와 직렬로 연결된 역률 정정(PFC) 스위치를 구비한 부스트 컨버터 회로를 포함하여 구성되며, 여기서 상기 부스트 인덕턴스와 역률 정정 스위치는 AC 라인으로부터의 AC 파워를 공급받는 정류기의 출력 양단에 연결되고, 상기 부스트 컨버터 회로는 상기 인덕터와 상기 스위치 사이의 접합점에 연결되는 부스트 다이오드를 더 포함하며, 여기서 상기 부스트 다이오드의 출력은 출력 커패시터에 연결되고, DC 버스 전압이 상기 출력 커패시터 양단에 공급되며, 입력으로서 상기 정류기로부터의 정류된 AC 입력 전압과, 상기 인덕터를 통과하는 전류 그리고 상기 커패시터 양단의 상기 DC 버스 전압에 비례하는 신호를 수신하는 제어 회로를 더 포함하며, 그리고 여기서 상기 제어 회로는 상기 PFC 스위치의 온 타임을 제어하도록 펄스 폭 변조 신호를 제공하며, 입력으로서 상기 정류된 AC 입력 전압과 상기 DC 버스 전압을 수신하는 인에이블/디스에이블 회로를 더 포함하며, 여기서 상기 회로는 상기 정류된 AC 입력 전압과 상기 DC 버스 전압을 순간적으로 비교하고 그리고 상기 제어 회로를 제어하며, 그럼으로써 상기 제어 회로는, 상기 정류된 AC 입력 전압이 상기 DC 버스 전압보다 더 작은 경우, 상기 PFC 스위치를 제어하도록 상기 펄스 폭 변조 신호를 제공하며 그리고 상기 정류된 AC 입력 전압이 상기 DC 버스 전압보다 더 큰 경우, 상기 PFC 스위치로의 상기 펄스 폭 변조 신호의 발생을 디스에이블 시키는 것을 특징으로 하는 역률 정정을 제공하는 회로.
역률 정정, 부스트 인덕턴스, 부스트 다이오드, 인덕터

Description

고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법{HIGH FREQUENCY PARTIAL BOOST POWER FACTOR CORRECTION CONTROL CIRCUIT AND METHOD}
본 출원서는 미국 가출원 제60/583,752호(2004.06.28. 출원, 명칭 "A NEW HIGH-FREQUENCY PARTIAL BOOST POWER-FACTOR-CORRECTION CONTROL METHOD")의 우선권과 이익을 주장하며, 그 전체적인 개시내용은 본원에 참조로 합체된다.
본 발명은 역률 정정 회로에 관한 것이다. 즉, 파워 서플라이를 공급하는 파워 라인에서 그리고 특히 스위치드 모드 파워 서플라이에서 발생되는 왜곡 및 고조파를 감소시키는 회로에 관한 것이다. 역률 정정 회로(Power Factor Correction, PFC) 회로는 파워 라인 상에서의 고조파를 감소시키는데 사용되고 그리고 특히 부속된 부하를 포함하여 회로가 실질적으로 순 저항성 부하로 보이도록 하는데 사용된다. 역률 정정 회로의 목적은 AC 전압 및 전류가 실질적으로 동상(in phase)이도록 하는 것이다. 이것은 효율(efficiency)을 개선하고 동시에 해로운 고조파의 발생을 제거한다.
과거에는 도 1에 도시된 바와 같이 수동적 해결법이 사용되었다. 인덕터는 정류기의 출력에서 제공된다. 인덕터는 라인 주파수에서 동작하기 때문에, 물리적 크기 및 인덕턴스 크기는 정상적으로 매우 크며, 고비용이 들고 회로의 크기를 증 가시킨다. 입력 회로 파형은 평활화되지만 일반적으로 현재의 레귤레이션(regulation) 요건을 충족시키지는 못한다.
도 2는 능동적인 해결법을 제공하는 또 다른 종래의 접근법을 도시하고 있는데, 여기서 제어 가능한 스위치 S는 정류기 앞의 일련의 인덕터와 함께 더해진다. 이 스위치는 라인 주파수, 예를 들어 120 Hz 또는 100 Hz, 반 싸이클 마다의 짧은 시간 주기 동안 턴온 된다. 제조자는 이 방법을 입력 전류를 평활화하는데 사용하는데 이것은 어떤 응용가능 레귤레이션 표준 특히 일본 내에서 표준을 만족시킬 수 있지만, 유럽 시장에 대한 엄격한 IEC 표준을 만족시키지 못할 수 있다. 또한 인덕터는 라인 주파수에서 동작하고 그리고 그 물리적 크기와 인덕턴스는 여전히 크며, 여전히 비용이 높아지고 회로 크기가 커진다.
세 번째 접근법은 고 주파수 풀 부스트 역률 정정(high freauency full boost power factor correction)을 사용하는 또 다른 능동적인 해결법이다. 이것은 가장 널리 보급된 PFC 제어 방법이고 도 3에 도시되어 있으며, 모터 ML을 구동하는 모터 드라이브 인버터 INV에 DC 전압을 공급한다. 스위치 예를 들어 IGBT Q1은 높은 스위칭 주파수 정상적으로는 50 KHz 내지 100 KHz 범위 내에서 스위칭 된다. 이것은 대부분의 레귤레이션 표준을 실제로 초과하는 거의 100% 역률을 달성할 수 있다. 고 주파수 PWM 때문에, 이것은 작은 물리적 크기 인덕터와 작은 크기 인덕턴스를 요구한다. 그러나 이 회로조차도 결함을 가진다. 특히, 고 주파수 PWM 스위칭은 높은 스위칭 손실, 더 낮은 효율을 초래하고 그리고 전자기적 간 섭(ElectroMagnetic Interference, EMI) 노이즈를 발생시키고, 100% PFC가 많은 설계 응용에 대해 필요한 것보다 더 많이 필요할 것이다.
본 발명의 목적은 응용가능한 레귤레이션 표준을 충족시키는 것이지만, 스위칭 손실 및 노이즈 발생을 감소시킴으로써 감소된 손실과 증가된 효율에 대해 역률을 트레이드 오프(trade off)하기 위해 그러한 표준을 반드시 초과하지는 않도록 하는 것이다. 도 4는 도 3에 도시된 종래의 능동 고 주파수 풀 부스트 PFC 회로의 파형을 도시한다.
본 발명은 대안적인 PFC 회로 및 방법을 제공한다. 레귤레이션 요건에 따라, 트레이드오프는 PFC 성능(역률 및 고조파 발생)과 스위칭 손실 및 효율 사이에서 만들어진다. 이 방법은 도 3에 도시된 종래의 고 주파수 부스트 PFC 회로와 유사한 회로 토폴로지(topology)를 사용하지만, 다른 제어 방법을 가지고 있다.
본 발명에 따라, 부분적 부스트 PFC가 사용된다. 이것은 AC 입력 전압을 DC 버스 전압과 순간적으로 비교하고, 그리고 능동 부스트 PFC 제어 루프의 위쪽에서, 각 라인 싸이클의 어떤 주기 동안 PFC PWM 스위칭을 인에이블 및 디스에이블 한다. 입력 전압이 DC 버스 전압보다 더 작을 때, PWM 스위칭 신호의 생성은 인에이블 되고 그리고 스위치는 고 주파수 예를 들어 50 KHz에서 스위칭 된다. 높은 대역폭 전류 루프로 인해, 입력 전류는 전압 루프에 의해 발생된 사인파 기준의 모양으로 확립된다. 입력 전압이 DC 버스 전압보다 더 큰 경우, PWM 스위칭 신호의 발생은 디스에이블 된다. 입력 전압과 DC 버스 전압 사이의 차이에 의존하여, 정류기와 PFC 다이오드 모두 여전히 전도하고(conduct) 그리고 계속 입력 전류가 흐른다. 이러한 부분적 PFC 동작에서, PWM 스위칭이 인에이블되는 주기 동안 폐루프 전류 제어가 유지되고 그리고 전체적으로 폐루프 전압 루프 제어가 유지된다.
본 발명은 첨부되는 도면을 참조하여 다음의 상세한 설명에서 더 자세하게 설명된다.
도 1은 종래 기술인 수동 PFC 회로를 도시한다.
도 2는 종래 기술인 능동 PFC 회로를 도시한다.
도 3은 또 다른 능동 PFC 회로를 도시한다.
도 4는 도 3의 회로 내에서의 파형을 도시한다.
도 5는 본 발명에 따른 고 주파수 부분적 PFC 회로를 도시한다.
도 6은 도 5의 회로 내에서의 파형을 도시한다.
도 7은 도 5의 회로 내에서의 후속 파형을 도시한다.
본 발명의 다른 목적, 특징, 그리고 장점은 다음의 상세한 설명으로부터 명백해질 것이다.
도면을 다시 참조하여, 도 5는 본 발명에 따른 PFC 회로를 도시한다. 이 회로는 AC 서플라이로부터 공급되는 브리지 정류기 BR1을 포함한다. 정류된 AC는 부스트 인덕터 L1에 제공된다. PFC 스위치 Q1은 인덕터와 직렬로 연결되고 그리고 인덕터 뒤의 브리지 정류기의 출력 양단에 연결된다. 부스트 다이오드 BD는 인덕터 L1과 직렬로 연결되고 그리고 출력 커패시터 C1은 알려진 방식으로 부스트 컨버터 회로의 출력에 도시된 바와 같이 연결된다. 커패시터 C1 양단 전압은, 예를 들어 3 위상 모터 부하 ML을 구동하는 예를 들어 DC 대 AC 인버터를 포함할 수 있는 부하에 제공되는 DC 버스 전압을 포함한다.
DC 버스의 출력 VDC는 A 대 D 컨버터(10)에 제공된다. 이 컨버터(10)는 입력으로서 DC 버스 전압 VDC, 저항기 R1에 의해 감지되는 또는 다른 감지 수단에 의해 감지되는 인덕터 L1에서의 전류 IIN, 뿐만 아니라 정류된 AC 입력 전압 VIN을 가진다. A 대 D 컨버터는 3개의 출력을 출력하는데, 그것은 DC 버스 전압의 디지털 구현, VdcFdb, 입력 전압 VIN, 그리고 인덕터 전류 IIN이다. 디지털 구현이 회로에 대해서 보여지고 있지만, 이 회로는 또한 아날로그 컴포넌트로 구현될 수도 있다. VIN 및 VDC는 또한 아래에서 설명되는, 회로(40)에 공급된다.
상기 회로는 DC 타겟 전압(target voltage) VdcTgt를 수신하는 램프 발생기(ramp generator)(20)를 포함한다. 램프 발생기의 출력은 차이 회로(differnce circuit)(22)에 공급되고, 이 차이 회로 내에서 DC 버스 전압은 램프 전압으로부터 공제된다. 이것은 PI 제어기(24)를 포함할 수 있는 전압 레귤레이터(regulator)에 공급된다. PI 제어기(24)의 출력은 곱셈기(multiplier) 회로(26)에 공급되고, 여기서 전압 레귤레이터(PI 제어기)로부터의 전압 출력과 입력 전압 VIN은 곱해진다. 이로 인해 기준 PFC 신호 IREF_PFC(28)가 나오고, 이로부터 인덕터 전류는 차이 단(30)에서 공제된다. 이 차이 단(30)의 출력은 PI 제어기를 포함하는 전류 레귤레이터(32)에 공급된다. 제어기(32)의 출력은 비교기(34)에 공급되고, 여기서 PWM 신호는 오실레이터 신호를 일반적으로 오실레이터에 의해 발생된 램프 또는 톱니 신호(36)을 제어기(32)의 출력과 비교함으로써 발생된다. 이것은, 스위치 Q1을 제어하도록 그리고 그럼으로써 역률 정정을 제어하도록 제공되는 PWM 신호의 듀티 싸이클(duty cycle)를 제어한다.
PFC 인에이블 신호는 블록(20, 24, 32, 그리고 34)에 제공되어 또 다른 회로로부터의 PFC 동작을 디스에이블한다.
상기 설명된 제어 회로는 도 3에 도시된 바와 같이 실질적으로 종래 회로이다. 도 3의 전압 레귤레이션 루프는 컴포넌트(20 그리고 24)를 포함하며, 여기서 DC 버스 전압과 타겟 전압은 곱셈기(26)에 공급되는 전압 레귤레이션 제어 신호를 제공하기 위해 비교된다. 전류 루프는 컴포넌트(32)와 PWM 비교기(34)(이것의 출력은 스위치 Q1을 제어하기 위해 연결됨)를 포함한다.
본 발명에 따라, 바람직하게는 디지털 형태로 제어 신호 VIN 및 VDC를 공급받는 부분적 PFC 제어기(40)가 제공된다. 이것은 또한 본 발명의 사상의 범위 내에서 아날로그 형태로 구현될 수도 있다. 앞서와 같이, VIN은 순간적으로 정류된 AC 입력 전압이고 그리고 VDC는 순간적인 DC 버스 전압이다. 부분적 PFC 제어 회로(40)는 다음과 같이 동작한다. 회로(40)는 정류된 AC 입력 전압 VIN을 DC 버스 전압 VDC와 비교한다. 정류된 AC 입력 전압이 DC 버스 전압보다 더 작은 경우, 부분적 PFC 제어 기(40)는 PWM 비교기(34)에 신호를 공급하여 PWM 비교기를 인에이블 시키고, 그럼으로써 스위치 Q1의 온 타임(on time)을 제어하도록 PWM 신호를 제공한다. 이것은 고 주파수 예를 들어 종래 기술에서와 같이 50 KHz에서 수행된다. 높은 대역폭 전류 루프로 인해, 입력 전류는 전압 루프에 의해 발생되는 사인파 기준 IREF_PFC의 형태로 확립된다. VIN이 VDC보다 더 큰 경우, 즉 정류된 AC 입력 전압이 DC 입력 전압보다 더 큰 경우, 스위치 Q1의 PWM 스위칭은 많은 응용에 대해 필요하지 않고, 따라서 PWM 스위칭 신호의 발생은 디스에이블 된다. 부분적 PFC 제어기(40)은 셧다운 신호(shutdown signal)를 PWM 비교기(34)에 제공하여 PWM 동작을 디스에이블시키고, 그에 따라 스위치 Q1은 오프(off) 상태로 유지된다. 그러나, 정류된 AC 입력 전압이 DC 버스 전압보다 더 크기 때문에, 브리지 정류기와 부스트 다이오드 BD는 계속 전도할 것이고 그리고 입력 전류는 계속 흐른다.
이러한 부분적 PFC 동작에서, 폐루프 제어 전류는 PWM 스위칭이 인에이블 되는 주기 동안 유지되며 전체적으로 폐루프 전압 루프 제어는 유지된다.
도 6은 도 5의 고 주파수 부분적 PFC 회로의 제어 타이밍을 도시한다. 도 6은 정류된 AC 입력 전압 VIN과 DC 버스 전압 VDC를 도시한다. 도시된 바와 같이, 정류된 AC 입력 전압이 DC 버스 전압보다 더 큰 경우, PWM 스위칭이 디스에이블 된다. 정류된 AC 입력 전압이 DC 버스 전압보다 더 작은 경우, PWM 스위칭이 인에이블 된다. 도 6은 또한 인덕터 전류 IN을 도시한다.
도 7은 PWM 제어 신호, DC 버스 전압, AC 입력 전압 그리고 AC 입력 전류를 포함하는 도 5의 회로 내에서의 신호를 도시한다. 도시된 바와 같이 PWM 제어 신호에 의해, 정류된 AC 입력 전압이 DC 버스 전압을 초과하는 경우, PWM 스위칭은 디스에이블 된다.
표 1은 간단한 다이오드 브리지 정류기 회로, 본 발명의 부분적 부스트 PFC 회로, 그리고 도 3에서 도시된 종래의 풀 부스트 PFC 회로를 비교하여, 측정된 역률 THD(Total Harmonic Distortion, 전체 고조파 왜곡)와 효율을 비교한 것이다. 본 발명에 따른 회로의 중요한 특징은 다음과 같다. 브리지 정류기 회로와 비교하여 개선된 파고 지수(crest factor) 및 THD.
PWM 스위칭이 인에이블 되는 경우, 스위칭 주파수가 높기 때문에, PFC 인덕터 크기와 비용은 도 1 및 도 2(여기서 PFC 스위칭 주파수는 단지 라인 주파수에 있음)의 현존하는 종래의 해결법보다 더 작아진다.
Figure 112006097915809-PCT00001
도 3에 도시된 종래의 부스트 PFC 내에서보다 더 적은 스위칭 이벤트(event)가 발생하기 때문에, 스위칭 손실과 노이즈가 더 적다. 이것은 효율을 개선하고 반면에 상대적으로 좋은 PFC 성능을 달성한다.
본 발명이 특별한 실시예들과 관련되어 설명되었지만, 다른 많은 변형과 수정 그리고 다른 사용이 본 발명의 기술분야에서 통상의 지식을 가진자에게는 명백할 것이다. 따라서 본 발명은 발명의 상세한 설명에서 특정되어 개시된 것에 한정되지 않으며 단지 첨부되는 특허청구범위에 의해 한정되어야 한다.

Claims (6)

  1. 역률 정정을 제공하는 회로에 있어서,
    부스트 인덕턴스와 그리고 상기 부스트 인더턴스와 직렬로 연결된 역률 정정(PFC) 스위치를 구비한 부스트 컨버터 회로를 포함하여 구성되며, 여기서 상기 부스트 인덕턴스와 역률 정정 스위치는 AC 라인으로부터의 AC 파워를 공급받는 정류기의 출력 양단에 연결되고, 상기 부스트 컨버터 회로는 상기 인덕터와 상기 스위치 사이의 접합점에 연결되는 부스트 다이오드를 더 포함하며, 여기서 상기 부스트 다이오드의 출력은 출력 커패시터에 연결되고, DC 버스 전압이 상기 출력 커패시터 양단에 공급되며,
    입력으로서 상기 정류기로부터의 정류된 AC 입력 전압과, 상기 인덕터를 통과하는 전류 그리고 상기 커패시터 양단의 상기 DC 버스 전압에 비례하는 신호를 수신하는 제어 회로를 더 포함하며, 그리고 여기서 상기 제어 회로는 상기 PFC 스위치의 온 타임을 제어하도록 펄스 폭 변조 신호를 제공하며,
    입력으로서 상기 정류된 AC 입력 전압과 상기 DC 버스 전압을 수신하는 인에이블/디스에이블 회로를 더 포함하며, 여기서 상기 회로는 상기 정류된 AC 입력 전압과 상기 DC 버스 전압을 순간적으로 비교하고 그리고 상기 제어 회로를 제어하며, 그럼으로써 상기 제어 회로는, 상기 정류된 AC 입력 전압이 상기 DC 버스 전압보다 더 작은 경우, 상기 PFC 스위치를 제어하도록 상기 펄스 폭 변조 신호를 제공하며 그리고 상기 정류된 AC 입력 전압이 상기 DC 버스 전압보다 더 큰 경우, 상기 PFC 스위치로의 상기 펄스 폭 변조 신호의 발생을 디스에이블 시키는 것을 특징으로 하는 역률 정정을 제공하는 회로.
  2. 제 1 항에 있어서,
    상기 인에이블/디스에이블 회로는 A/D 컨버터 또는 아날로그 신호 처리 회로부터 상기 DC 버스 전압 및 상기 정류된 AC 입력 전압을 포함하는 아날로그 입력 또는 디지털 입력을 수신하고, 그리고 상기 제어 회로의 PWM 비교기에 인에이블/디스에이블 출력을 제공하는 것을 특징으로 하는 역률 정정을 제공하는 회로.
  3. 제 2 항에 있어서,
    상기 제어 회로는 입력 타겟 전압 및 상기 DC 버스 전압을 수신하고 그리고 에러 전압 출력을 제공하는 전압 레귤레이터 루프를 포함하고, 그리고 입력으로 상기 에러 전압 출력, 상기 정류된 AC 입력 전압 및 인덕터 전류 신호를 수신하고 그리고 출력 신호를 상기 PWM 비교기에 제공하는 전류 레귤레이터를 더 포함하는 것을 특징으로 하는 역률 정정을 제공하는 회로.
  4. 부스트 컨버터 회로 내에서의 역률 정정을 제공하는 방법에 있어서, 여기서 상기 부스트 컨버터 회로는 부스트 인덕턴스와 상기 부스트 인덕턴스와 직렬로 연결된 역률 정정(PFC) 스위치를 구비하며, 상기 부스트 인덕턴스와 역률 정정 스위치는 AC 라인으로부터 AC 파워를 공급받는 정류기의 출력 양단에 연결되고, 상기 부스트 컨버터 회로는 상기 인덕터와 상기 스위치 사이의 접합점에 연결되는 부스트 다이오드를 더 포함하며, 상기 부스트 다이오드의 출력은 출력 커패시터에 연결되고, DC 버스 전압이 상기 출력 커패시터 양단에 제공되며, 입력으로서 상기 정류기로부터의 정류된 AC 입력 전압과, 상기 인덕터를 통과하는 전류 그리고 상기 커패시터 양단의 상기 DC 버스 전압에 비례하는 신호를 수신하는 제어 회로를 더 포함하며, 그리고 여기서 상기 제어 회로는 상기 PFC 스위치의 온 타임을 제어하도록 펄스 폭 변조 신호를 제공하며,
    상기 방법은 상기 정류된 AC 입력 전압과 상기 DC 버스 전압을 순간적으로 비교하는 단계와 그리고 상기 제어 회로를 제어하는 단계를 포함하여 구성되며 그럼으로써 상기 제어 회로는, 상기 정류된 AC 입력 전압이 상기 DC 버스 전압보다 더 작은 경우, 상기 PFC 스위치를 제어하도록 상기 펄스 폭 변조 신호를 제공하며 그리고 상기 정류된 AC 입력 전압이 상기 DC 버스 전압보다 더 큰 경우, 상기 PFC 스위치로의 상기 펄스 폭 변조 신호의 발생을 디스에이블 시키는 것을 특징으로 하는 역률 정정을 제공하는 방법.
  5. 제 4 항에 있어서,
    A/D 컨버터 또는 아날로그 신호 처리 회로부터 상기 DC 버스 전압 및 상기 정류된 AC 입력 전압을 포함하는 아날로그 입력 또는 디지털 입력을 수신하는 단계와, 그리고 상기 제어 회로의 PWM 비교기에 인에이블/디스에이블 출력을 제공하는 단계를 더 포함하는 것을 특징으로 하는 역률 정정을 제공하는 방법.
  6. 제 5 항에 있어서,
    입력 타겟 전압 및 상기 DC 버스 전압을 수신하는 단계와 그리고 에러 전압 출력을 제공하는 단계를 더 포함하며, 그리고 입력으로 상기 에러 전압 출력, 상기 정류된 AC 전압 및 인덕터 전류 신호를 수신하는 단계와 그리고 출력 신호를 상기 PWM 비교기에 제공하는 단계를 더 포함하는 것을 특징으로 하는 역률 정정을 제공하는 방법.
KR1020067027753A 2004-06-28 2005-06-28 고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법 KR100838386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067027753A KR100838386B1 (ko) 2004-06-28 2005-06-28 고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60/583,752 2004-06-28
US11/165,939 2005-06-24
KR1020067027753A KR100838386B1 (ko) 2004-06-28 2005-06-28 고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20070022822A true KR20070022822A (ko) 2007-02-27
KR100838386B1 KR100838386B1 (ko) 2008-06-16

Family

ID=43654412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027753A KR100838386B1 (ko) 2004-06-28 2005-06-28 고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법

Country Status (1)

Country Link
KR (1) KR100838386B1 (ko)

Also Published As

Publication number Publication date
KR100838386B1 (ko) 2008-06-16

Similar Documents

Publication Publication Date Title
US7088081B2 (en) High frequency partial boost power factor correction control circuit and method
US7148664B2 (en) High frequency partial boost power factor correction control circuit and method
JP5316823B2 (ja) Ｐｆｃコンバータ
De Morais et al. A high power factor ballast using a single switch with both power stages integrated
WO2014119040A1 (ja) 電力変換装置
CN101014920A (zh) 高频局部增强功率因子校正控制电路和方法
JP2009177954A (ja) 力率改善コンバータ
US7327587B2 (en) System and method for power conversion
JPH06245530A (ja) 電源装置
EP1974447A2 (en) A method of regulating an ac signal
EP1580639B1 (en) Transition mode power factor correction device in switching power supplies
JP2019536405A (ja) 力率補正を有するａｃ／ｄｃコンバータ
US8193785B2 (en) Power supply
JP4857812B2 (ja) 電源システム
US7088079B2 (en) Active power factor correction
KR100838386B1 (ko) 고 주파수 부분적 부스트 역률 정정 제어 회로 및 방법
TWI480715B (zh) Ｌｅｄ電源驅動功率因素修正器以初級側回授降低電流失真同時控制輸出電流之控制裝置
Burlaka et al. Development of single-phase high-power factor inverter welding sources
US20030184938A1 (en) Integrated power factor correction and MOSFET integrated circuit
Yuen et al. A ripple-free input current PFC using power semiconductor filter
Pandey et al. An improved power quality induction heater using zeta converter
Patel et al. Power factor correction using continuous conduction mode based bridgeless SEPIC converter for improved THD and voltage regulation
JP2000197351A (ja) 力率改善型電源装置
JP2003333856A (ja) 力率改善電源回路
JPH09252578A (ja) 高調波電流低減回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee