KR20070020522A - 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조 물품 - Google Patents

컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조 물품 Download PDF

Info

Publication number
KR20070020522A
KR20070020522A KR1020067027000A KR20067027000A KR20070020522A KR 20070020522 A KR20070020522 A KR 20070020522A KR 1020067027000 A KR1020067027000 A KR 1020067027000A KR 20067027000 A KR20067027000 A KR 20067027000A KR 20070020522 A KR20070020522 A KR 20070020522A
Authority
KR
South Korea
Prior art keywords
interrupt
communication bus
interrupt message
message
computer system
Prior art date
Application number
KR1020067027000A
Other languages
English (en)
Other versions
KR101133879B1 (ko
Inventor
노만 데이비스
다렐 해트필드
프랑크 캐트윈켈
오웬 엔 웰스
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Priority to KR1020067027000A priority Critical patent/KR101133879B1/ko
Priority claimed from PCT/US2005/016907 external-priority patent/WO2006007099A1/en
Publication of KR20070020522A publication Critical patent/KR20070020522A/ko
Application granted granted Critical
Publication of KR101133879B1 publication Critical patent/KR101133879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 인터럽트 메시지를 큐잉하는 컴퓨터 시스템 및 방법에 관한 것이다. 이 컴퓨터 시스템은 병렬 통신 버스와, 병렬 통신 버스에 동작 가능하게 접속되는 제 1 장치를 포함한다. 제 1 장치는 상기 병렬 통신 버스를 통해 제 1 장치와 관련되는 제 1 버스 어드레스로 전송되는 제 1 및 제 2 인터럽트 메시지를 수신하도록 구성된다. 제 1 및 제 2 인터럽트 메시지는 복수의 비트를 각각 포함한다. 제 1 장치는 한 메모리의 제 1 및 제 2 메모리 위치에 제 1 및 상기 제 2 인터럽트 메시지를 각각 저장하고, 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행한다.

Description

컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조 물품{COMPUTER SYSTEM AND METHOD FOR QUEUING INTERRUPT MESSAGES IN A DEVICE COUPLED TO A PARALLEL COMMUNICATION BUS}
PCI(Peripheral Component Interconnect) 버스를 사용하는 컴퓨터 시스템이 개발되어 왔다. PCI 버스는 정확히 하나의 PCT 호스트 장치 및 PCT 버스에 동작 가능하게 접속되는 하나 이상의 비-호스트 PCI 장치를 요구한다. PCT 버스는 선택적으로 PCT 호스트 장치와 비-호스트 PCI 장치 사이에 접속되는 인터럽트 라인 세트를 포함한다. 임의의 비-호스트 PCI 장치가 PCT 호스트 장치를 인터럽트하기 위해 인터럽트 라인상에 전압을 변경하여, PCI 호스트 장치가 수행 중인 작업이 무엇이든 간에 보류시키고 인터럽트와 관련되는 더 높은 우선 순위의 작업을 수행하게 한다.
동작 중, 인터럽트 신호를 수신하는 PCI 버스상의 수신 장치는 하나 이상이 버스 사이클을 발생시켜서 차단 신호의 특정 수신 통보를 송신 장치에 송신한다. 따라서, 수신 장치는 각 인터럽트 수신 통보 사이에 단 하나의 인터럽트 신호만을 인식할 수 있다. 복잡한 시스템에서, 수신 장치가 인터럽트 신호를 수신 통보하는 시간은 상당할 수 있으며, 통보 시간 간격은 송신 장치가 하나의 인터럽트 신호 후에 얼마나 신속히 다른 인터럽트 신호를 송신할 수 있는지에 직접 영향을 준다. 따라서, 각각 인터럽트 신호를 보증하는 2개 이상의 조건이 연속해서 급속히 발생하는 경우, 인터럽트 신호를 각 장치에 송신하는 데 상대적으로 큰 시간 지연이 발생할 수 있다.
따라서, 수신 장치가 복수의 인터럽트 메시지를 수신할 수 있는 병렬 버스 시스템이 바람직한데, 여기서 통보는 인터럽트 메시지마다 전송되지 않는 대신에 각 메시지는 수신에 따라 메모리 큐에 저장된다.
예시적 실시예에 따른 컴퓨터 시스템이 제공된다. 이 컴퓨터 시스템은 병렬 통신 버스와, 병렬 통신 버스에 동작 가능하게 접속되는 제 1 장치를 포함한다. 제 1 장치는 병렬 통신 버스를 통해 제 1 장치와 관련되는 제 1 버스 어드레스로 전송되는 제 1 및 제 2 인터럽트 메시지를 수신하도록 구성된다. 제 1 및 제 2 인터럽트 메시지는 복수의 비트를 각각 포함한다. 제 1 장치는 한 메모리의 제 1 및 제 2 메모리 위치에 제 1 및 제 2 인터럽트 메시지를 각각 저장하고, 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행한다.
본 발명의 다른 예시적 실시예에 따른, 병렬 통신 버스에 동작 가능하게 접속되는 제 1 장치에 인터럽트 메시지를 큐잉하는 방법이 제공된다. 이 방법은 병렬 통신 버스를 통해 제 1 장치와 관련되는 제 1 버스 어드레스로 전송되는 제 1 및 제 2 인터럽트 메시지를 수신하는 단계를 포함한다. 또한, 이 방법은 제 1 장치와 관련되는 한 메모리의 제 1 및 제 2 메모리 위치에 제 1 및 제 2 인터럽트 메시지를 각각 저장하는 단계를 포함한다. 제 1 및 제 2 인터럽트 메시지는 복수의 비트를 각각 포함한다. 최종적으로, 이 방법은 제 1 메모리 위치로부터 제 1 인터럽트 메시지를 검색하고, 제 1 장치를 이용하여 상기 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는 단계를 포함한다.
다른 예시적 실시예에 따른 제조 물품이 제공된다. 이 제조 물품은 병렬 통신 버스를 통해 수신되는 인터럽트 메시지를 큐잉하기 위한 인코딩된 컴퓨터 프로그램을 갖는 컴퓨터 저장 매체를 포함한다. 이 컴퓨터 저장 매체는 병렬 통신 버스를 통해 제 1 버스 어드레스로 전송되는 제 1 및 제 2 인터럽트 메시지를 수신하는 코드를 포함한다. 또한, 이 컴퓨터 저장 매체는 제 1 및 제 2 인터럽트 메시지를 한 메모리의 제 1 및 제 2 위치에 각각 저장하는 코드를 포함한다. 제 1 및 제 2 인터럽트 메시지는 복수의 비트를 각각 포함한다. 최종적으로, 이 컴퓨터 저장 매체는 제 1 메모리 위치로부터 제 1 인터럽트 메시지를 검색하고, 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는 코드를 포함한다.
본 실시예에 따른 다른 시스템 및/또는 방법은 다음의 도면 및 상세한 설명을 통해 당업자에게 명백해 질 것이다. 모든 이러한 추가적 시스템 및 방법은 본 발명의 범위에 속하는 것이며, 첨부된 청구항에 의해 보호되도록 의도된 것이다.
도 1은 예시적 실시예에 따른 컴퓨터 시스템의 개략도이다.
도 2는 도 1의 컴퓨터 시스템의 일부에 대한 보다 상세한 도면이다.
도 3 및 도 4는 다른 예시적 실시예에 따른 도 1의 컴퓨터 시스템을 사용하는 큐잉 인터럽트 메시지에 대한 방법의 플로차트이다.
도 1을 참조하면, 컴퓨터 시스템(10)이 제공된다. 도시된 바와 같이, 이 컴퓨터 시스템(10)은 PCI 버스 호스트 장치(12), PCI 버스(14), PCI 버스 마스터 장치(16), PCI 버스 마스터 장치(18), PCI 목표 장치(20) 및 PCI 목표 장치(22)를 포함한다. 이 컴퓨터 시스템(10)의 장점은, 이 시스템(10)은 병렬 통신 버스에 접속되는 장치로 하여금 인터럽트 메시지와 관련되는 작업을 즉시 또는 추후에 수행하기 위해 복수의 인터럽트 메시지를 큐잉(queue)할 수 있게 한다는 점이다. 인터럽트 신호 또는 인터럽트 메시지는 목표 장치가 자신의 다른 작업을 일시적으로 보류하고 인터럽트 메시지에 의해 지시되는 작업을 수행하게 한다.
PCI 통신 버스(14)를 통한 통신을 촉진하는 것과 관련되는 작업을 수행하기 위해 PCI 호스트 장치(12)가 제공된다. PCI 호스트 장치(12)는 PCI 통신 버스(14)에 접속되는 장치 각각으로 고유 어드레스 범위를 할당한다. 또한, PCI 호스트 장치(12)의 PCI 버스 조정기(arbiter)는 버스(14)에 접속되는 단 하나의 장치만이 특정 시각에 버스(14)상의 데이터 전송을 개시하도록 허가한다. 다른 실시예에서, PCI 버스 조정기는 PCI 호스트 장치(12)이외의 장치에 상주할 수 있다.
버스(14)에 부착되는 다양한 장치들간의 통신을 촉진하기 위해 PCI 버스(14)가 제공된다. 도시된 바와 같이, 버스(14)는 PCI 버스 호스트 장치(12), PCI 버스 마스터 장치(16), PCI 버스 마스터 장치(18), PCI 목표 장치(20) 및 PCI 버스 목표 장치(22)에 동작 가능하게 접속된다. 다른 실시예에서, PCI 통신 버스(14)는 가령 VME 버스와 같은 다른 종류의 버스로 대체될 수 있다.
PCI 인터럽트 메시지를 버스(14)를 통해 버스(14)에 동작 가능하게 접속되는 임의의 장치로 전송하기 위해 PCI 버스 마스터 장치(16,18)가 제공된다. PCI 버스 마스터 장치(16)는 버스(14)상의 데이터 전송을 개시하는 기능을 가지며 버스에 동작 가능하게 접속되는 임의의 장치를 포함한다. 예를 들어, PCI 버스 마스터 장치는 PCI 버스 마스터 장치(16), PCI 버스 마스터 장치(18), PCI 호스트 장치(12)일 수 있다. 특히, PCI 버스 마스터 장치(16 및 18) 각각은 버스(14)를 통해 하나 이상의 PCI 메시지를 전송하도록 구성되는 컴퓨터를 포함한다. 또한, 장치(16 및 18) 각각은, 버스 기록 사이클을 수행함으로써 인터럽트 메시지를 버스(14)를 통해 목표 장치에 할당되는 특정 메모리 어드레스에 전송한다. 각 인터럽트 메시지는 수신 장치가 인터럽트 메시지에 어떻게 반응할 지에 영향을 주는 정보를 포함하는 복수의 비트를 갖는 데이터 부분을 갖는다. 이 정보는, 송신 장치의 신원(identity), 인터럽트 메시지의 우선 순위 또는 인터럽트 메시지에 대한 이유 중 하나 이상을 포함한다. 목표 장치(20)는 버스(14)에 동작 가능하게 접속되는 장치 중 하나를 포함할 수 있다. 예를 들어, PCI 버스 마스터 장치(16)는 PCI 버스 마 스터 장치(18), PCI 목표 장치(20), PCI 목표 장치(22) 및 PCI 호스트 장치(12)에 인터럽트 메시지를 전송할 수 있다.
도 2를 참조하면, PCI 버스 마스터 장치(16) 및 PCI 목표 장치(20)를 포함하는 컴퓨터 시스템(10)의 일부에 대한 개략도가 도시되어 있다.
PCI 목표 장치(20)는 PCI 커넥터(23), 로컬 PCI 버스(24), PCI 브릿지(26), 프로세서(28), 로컬 메모리 버스(30), 메모리(32) 및 인터럽트 핸들러 장치(34)를 포함한다. PCI 커넥터(23)는 PCI 목표 장치(20)를 PCI 통신 버스(14)와 동작 가능하게 접속하기 위해 제공된다. 로컬 PCI 버스(24)는 PCI 커넥터(23)와 PCI 브릿지(26) 사이에 동작 가능하게 접속되어 장치(20)에 대한 인터럽트 메시지를 통신 보스(14)로부터 PCI 브릿지(26)로 라우팅한다. PCI 목표 장치(20)의 장점은, 목표 장치(20)가 복수의 인터럽트 메시지를 메모리(36)에서 큐잉한 후, 메시지에 응답하는 복수의 인터럽트 작업을 실행할 수 있다는 점이다.
목표 장치(20)에 대한 인터럽트 메시지를 로컬 버스 메모리 버스(30)를 통해 인터럽트 핸들러 장치(34)로 전송하기 위해 PCI 통신 브릿지(26)가 제공된다. 특히, PCI 통신 브릿지(26)가 인터럽트 메시지를 수신하면, PCI 통신 브릿지(26)는 인터럽트 핸들러 장치(34)에 할당되는 특정 어드레스에 대한 버스 기록 사이클을 수행한다. 그 후, 인터럽트 핸들러 장치(34)는 인터럽트 메시지를 메모리(36)의 소정 어드레스에 기록한다. 일실시예에서, 인터럽트 핸들러 장치(34)는 인터럽트 메시지를 메모리(32)의 소정 어드레스에 기록한다. 또한, 다른 실시예에서는, PCI 통신 브릿지(26)가 프로세서(28) 내에 내장될 수 있다.
버스(30)를 통한 통신을 제어하고, 인터럽트 메시지에 응답하여 인터럽트 작업(가령, 인터럽트 서비스 요청 서브루틴)을 실행하기 위해 프로세서(28)가 제공된다. 프로세서(28)는 버스(30)에 동작 가능하게 접속되고 인터럽트 핸들러 장치(34)에도 접속된다. 인터럽트 통신 라인(37)은 프로세서(28)와 인터럽트 핸들러 장치(34) 사이에 배치된다. 프로세서(28)는 인터럽트 핸들러 장치(34)로부터 인터럽트 신호(I1)를 수신하고, 프로세서(28)는 인터럽트 핸들러 장치(34)에 의해 메모리(36)에 저장되는 인터럽트 메시지를 검색한다. 그 후, 프로세서(28)는 (i) 인터럽트 메시지와 관련되는 작업을 실행하거나, (ii) 프로세스 상태 변수를 수정하여 프로세서(28)는 추후에 인터럽트 메시지와 관련되는 작업을 실행할 것이다. 그 후, 프로세서(28)에 의해 검색되지 않은 큐의 인터럽트 메시지가 더 존재하면, 프로세서(28)는 인터럽트 핸들러 장치(34)로부터 인터럽트 신호를 계속 수신한다. 인터럽트 신호의 수신에 응답하여, 프로세서(28)는 큐로부터 인터럽트 메시지를 계속 검색하고 큐가 빌 때까지 이들 인터럽트 메시지와 관련되는 작업을 실행한다.
다른 실시예에서, 인터럽트 핸들러 장치(34)는 다른 별개 인터럽트 신호를 프로세서(28)에 송신하여 인터럽트 메시지가 여전히 보류 중(pending)임을 표시한다. 또 다른 실시예에서는, 프로세서(28)가 인터럽트 큐가 비어있는지를 판단하도록 프로세서(28)와 인터럽트 핸들러 장치(34) 사이의 프로토콜이 정의된다.
목표 장치(20)의 또 다른 실시예에서는, 복수의 추가 인터럽트 통신 라인이 프로세서(28)와 인터럽트 핸들러 장치(34) 사이에 배치된다. 각 인터럽트 통신 라인은 별개 인터럽트 메시지를 표시하는 신호를 전송하도록 구성된다. 프로세 서(28)가 인터럽트 통신 라인을 통해 인터럽트 핸들러 장치(34)로부터 신호를 수신하면, 프로세서(28)는 그 인터럽트 통신 라인과 관련되는 작업을 실행한다. 따라서, 이 실시예에서는, 프로세서(28)는 어떤 인터럽트 작업이 실행될지를 판단하기 위해 임의의 장치로부터 인터럽트 메시지를 판독할 필요가 없다. 대신, 인터럽트 핸들러 장치(34)는 프로세서(28)로의 복수의 인터럽트 통신 라인의 소정 인터럽트 통신을 통해 신호를 전송함으로써 인터럽트의 종류를 표시한다.
인터럽트 핸들러 장치(34)는 버스(30)에 동작 가능하게 접속되고 버스(14)에 접속되는 임의의 PCI 버스 마스터 장치로부터 수신되는 인터럽트 메시지를 수신하고 저장하도록 구성된다. 도시된 바와 같이, 인터럽트 핸들러 장치(34)는 내부 메모리 장치(36)를 포함한다. 특히, 인터럽트 핸들러 장치(34)는 각 인터럽트 메시지를 저장하기 위해 메모리(36) 내의 메모리 어드레스를 결정하도록 구성된다. 또한, 이 장치(34)는 인터럽트 메시지가 수신되어 메모리(36) 내에 저장되었다는 것을 표시하는 신호(I1)를 인터럽트 통신 라인(37)을 통해 프로세서(28)로 전송하도록 구성된다. 인터럽트 핸들러 장치(34)는 주문형 집적 회로(ASIC)를 포함한다. 다른 실시예에서는, 인터럽트 핸들러 장치(34)는 CPLD(a configurable programmable device), FPGA(a field programmable gate array), 커스텀 마스크 논리 장치 또는 기타 논리 장치를 포함할 수 있다.
다른 실시예에서, 인터럽트 핸들러 장치(34)는 내부 메모리(36)를 갖지 않지만, 대신 인터럽트 메시지를 저장하고 검색하기 위해 로컬 메모리(32)에 기록한다. 따라서, 인터럽트 핸들러 장치(34)는 메시지를 저장하기 위해 로컬 메모리(32)에 기록하고, 프로세서(28)는 인터럽트 메시지를 검색하기 위해 로컬 메모리(32)로부터 판독한다.
이제 도 3 및 4를 참조하면, 컴퓨터 시스템(10)을 이용하는 복수의 인터럽트 메시지를 큐잉하는 방법을 설명할 것이다.
단계(50)에서, PCI 버스 마스터 장치(16)는 PCI 버스(14)를 통해 PCI 목표 장치(20)에 할당되는 특정 어드레스에 제 1 인터럽트 메시지를 기록한다.
단계(52)에서, PCI 브릿지(26)는 제 1 인터럽트 메시지를 수신하고, 내부 버스(30)를 통해 인터럽트 핸들러 장치(34)에 할당되는 특정 어드레스에 제 1 인터럽트 메시지를 포함하는 버스 기록 사이클을 수행한다.
단계(54)에서, 인터럽트 핸들러 장치(34)는 메로리(36)의 제 1 메모리 위치의 제 1 인터럽트 메시지를 저장한다.
단계(56)에서, 인터럽트 핸들러 장치(34)는 인터럽트 라인(37)상에 제 1 소정 레벨의 전압을 인가하여 적어도 하나의 인터럽트 메시지가 보류 중이라는 것을 프로세서(28)에 시그날링한다.
단계(58)에서, PCI 버스 마스터 장치(16)는 PCI 버스(14)를 통해 PCI 목표 장치(20)에 할당되는 특정 어드레스에 제 2 인터럽트 메시지를 기록한다.
단계(60)에서, PCI 브릿지(26)는 제 1 인터럽트 메시지를 수신하고, 내부 버스(30)를 통해 인터럽트 핸들러 장치(34)에 할당되는 특정 어드레스에 제 2 인터럽트 메시지를 포함하는 버스 기록 사이클을 수행한다.
단계(62)에서, 인터럽트 핸들러 장치(34)는 메모리(36)의 제 2 메모리 위치 의 제 2 인터럽트 메시지를 저장한다.
단계(64)에서, 인터럽트 핸들러 장치(34)는 제 1 소정 레벨로 인터럽트 라인(37)상에 전압을 계속 유지하고, 적어도 하나의 인터럽트 메시지가 보류 중이라는 것을 프로세서(28)에 시그날링한다.
단계(66)에서, 제 1 소정 전압 레벨의 전압이 인터럽트 라인(37)에 인가되고 있으므로, 프로세서(28)는 현재 수행 중인 작업을 보류시키고 로컬 버스(34)를 이용하여 인터럽트 핸들러 장치(34)f부터 제 1 인터럽트 메시지를 검색한다.
단계(68)에서, 프로세서(28)는, (i) 제 1 인터럽트 메시지와 관련되는 작업을 즉시 실행하거나, 추후에 제 1 인터럽트 메시지와 관련되는 작업을 실행하는 방식으로 프로세서 상태 변수를 수정한다.
단계(70)에서, 인터럽트 핸들러 장치(34)는 제 1 소정 전압 레벨로 인터럽트 라인(37)상에 전압을 유지하고, 적어도 하나의 인터럽트 메시지가 보류 중이라는 것을 프로세서(28)에 시그날링한다.
단계(72)에서, 제 1 소정 전압 레벨의 전압이 인터럽트 라인(37)에 인가되고 있으므로, 프로세서(28)는 로컬 버스(30)를 이용하여 인터럽트 핸들러 장치(34)로부터 제 2 인터럽트 메시지를 검색한다.
단계(74)에서, 프로세서(28)는, (i) 제 2 인터럽트 메시지와 관련되는 작업을 즉시 실행하거나, 추후에 제 2 인터럽트 메시지와 관련되는 작업을 실행하는 방식으로 프로세서 상태 변수를 수정한다.
단계(76)에서, 인터럽트 핸들러 장치(34)는 인터럽트 라인(37)상의 전압을 제 2 소정 레벨로 변경하여 현재 인터럽트 보류 중인 메시지가 없다는 것을 표시한다.
최종적으로, 단계(78)에서, 제 2 소정 전압 레벨의 전압이 인터럽트 라인(37)에 인가되고 있으므로, 프로세서(28)는 인터럽트 핸들러 장치(34)로부터 인터럽트 메시지를 검색하는 작업 이외의 작업을 수행한다.
복수의 인터럽트 메시지를 큐잉하는 컴퓨터 시스템 및 방법은 다른 시스템 및 방법에 대해 실질적인 장점을 제공한다. 특히, 상술한 시스템 및 방법은, 병렬 통신 버스에 접속되는 장치가 복수의 인터럽트 메시지를 큐잉하여 인터럽트 메시지와 관련되는 작업을 즉시 또는 추후에 수행할 수 있게 하는 기술적 효과를 제공한다.
전술한 바와 같이, 본 발명은 컴퓨터 구현 프로세스 및 이들 프로세스를 실행하기 위한 장치의 형태로 내장될 수 있다. 본 발명은 또한 플로피 디스켓, CD ROM, 하드드라이브 또는 임의의 다른 컴퓨터 판독 가능 저장 매체와 같은 유형 매체에 내장되는 인스트럭션을 포함하는 컴퓨터 프로그램 코드 형태로 내장될 수 있는데, 여기서 컴퓨터 프로그램 코드가 로딩되어 컴퓨터에 의해 실행되면, 컴퓨터는 본 발명을 실시하는 장치가 된다. 또한, 본 발명은 가령, 저장 매체에 저장되어 컴퓨터에 의해 로딩 및/또는 실행되거나 광 섬유, 전자기 복사, 또는 전기 배선 또는 케이블과 같은 어떤 전송 매체를 통해 전송되는 컴퓨터 프로그램 코드 형태로 내장될 수 있는데, 여기서 컴퓨터 코드가 컴퓨터에 의해 로딩 및/또는 실행되면, 컴퓨터는 본 발명을 실시하는 장치가 된다. 범용 마이크로프로세서 상에서 구현되 면, 컴퓨터 프로그램 코드 세그먼트는 특정 논리 회로를 생성하는 마이크로프로세서를 구성한다.
예시적 실시예를 참조하여 본 발명을 설명하였지만, 본 발명의 범위를 벗어나지 않고 다양한 변경이 가능하며 그 구성 요소가 균등물로 대체될 수 있음은 당업자에게 명백할 것이다. 또한, 본 발명의 범위를 벗어나지 않고 특정 상황에 적응하도록 많은 수정을 가할 수 있다. 그러므로, 본 발명을 실시하기 위해 개시된 실시예에 본 발명이 제한되지 않으며, 본 발명은 의도된 청구항의 범위에 속하는 모든 실시예를 포함하도록 의도된다. 또한, 제 1, 제 2 등의 용어의 사용은 중요한 순서를 나타내는 것이 아니며, 구성요소를 서로 구분하기 위해 사용된다.

Claims (21)

  1. 병렬 통신 버스와,
    상기 병렬 통신 버스에 동작 가능하게 접속되는 제 1 장치를 포함하되,
    상기 제 1 장치는 상기 병렬 통신 버스를 통해 상기 제 1 장치와 관련되는 제 1 버스 어드레스로 전송되는 제 1 및 제 2 인터럽트 메시지를 수신하도록 구성되고,
    상기 제 1 및 제 2 인터럽트 메시지는 복수의 비트를 각각 포함하고,
    상기 제 1 장치는 한 메모리의 제 1 및 제 2 메모리 위치에 상기 제 1 및 상기 제 2 인터럽트 메시지를 각각 저장하고, 상기 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는
    컴퓨터 시스템.
  2. 제 1 항에 있어서,
    상기 병렬 통신 버스는 PCI 통신 버스, PCI-X 통신 버스, CompactPCI 통신 버스, VME 통신 버스, VME64 통신 버스 및 VME64x 통신 버스 중 하나를 포함하는
    컴퓨터 시스템.
  3. 제 1 항에 있어서,
    상기 병렬 통신 버스에 동작 가능하게 접속되는 제 2 장치를 더 포함하되,
    상기 제 2 장치는 상기 제 1 및 제 2 인터럽트 메시지를 상기 병렬 통신 버스를 통해 상기 제 1 장치로 전송하도록 구성되는
    컴퓨터 시스템.
  4. 제 3 항에 있어서,
    상기 제 2 장치는 상기 제 1 및 제 2 인터럽트 메시지를 상기 병렬 통신 버스를 통해 상기 제 1 장치로 기록하는
    컴퓨터 시스템.
  5. 제 1 항에 있어서,
    상기 병렬 통신 버스에 동작 가능하게 접속되는 제 1 및 제 3 장치를 더 포함하되,
    상기 제 2 장치는 상기 제 1 인터럽트 메시지를 상기 통신 버스를 통해 상기 제 1 장치로 전송하도록 구성되고,
    상기 제 3 장치는 상기 제 2 인터럽트 메시지를 상기 통신 버스를 통해 상기 제 1 장치로 전송하도록 구성되는
    컴퓨터 시스템.
  6. 제 5 항에 있어서,
    상기 제 2 및 제 3 장치는 상기 제 1 및 제 2 인터럽트 메시지를 상기 통신 버스를 통해 상기 제 1 장치로 각각 기록하는
    컴퓨터 시스템.
  7. 제 1 항에 있어서,
    상기 제 1 인터럽트 메시지는 상기 제 1 인터럽트 메시지를 상기 병렬 통신 버스를 통해 상기 제 1 장치로 전송한 장치를 식별하는 식별자를 포함하는
    컴퓨터 시스템.
  8. 제 1 항에 있어서,
    상기 제 1 인터럽트 메시지는 상기 제 1 장치가 수행하는 작업을 식별하는 인터럽트 커맨드를 포함하는
    컴퓨터 시스템.
  9. 제 1 항에 있어서,
    상기 제 1 장치는 상기 메모리로부터 상기 제 2 인터럽트 메시지를 검색한 후에 상기 제 2 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는
    컴퓨터 시스템.
  10. 제 1 항에 있어서,
    상기 제 1 인터럽트 메시지는 상기 제 1 장치가 상기 제 1 인터럽트 메시지와 관련되지 않는 다른 작업을 수행하는 것을 중지하게 하는
    컴퓨터 시스템.
  11. 제 1 항에 있어서,
    상기 제 1 장치는 브릿지 통신 장치, 프로세서, 인터럽트 핸들러 장치 및 상기 브릿지 통신 장치, 프로세서, 인터럽트 핸들러 장치에 동작 가능하게 접속되는 내부 버스를 포함하되,
    상기 브릿지 통신 장치는 상기 제 1 인터럽트 메시지를 검색하고 상기 제 1 인터럽트 메시지를 상기 인터럽트 핸들러 장치로 전송하는
    컴퓨터 시스템.
  12. 제 11 항에 있어서,
    상기 인터럽트 핸들러 장치는 상기 제 1 인터럽트 메시지를 수신하고, 상기 메모리에 상기 제 1 인터럽트 메시지를 저장하며,
    상기 인터럽트 핸들러 장치는 상기 제 1 인터럽트 메시지가 상기 메모리에 저장되었음을 표시하는 제 1 신호를 상기 프로세서에 전송하고,
    상기 프로세서는 상기 제 1 신호에 응답하여 상기 메모리로부터 상기 제 1 인터럽트 메시지를 검색하는
    컴퓨터 시스템.
  13. 제 12 항에 있어서,
    상기 프로세서는 상기 제 1 인터럽트 메시지를 검색한 후 상기 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는
    컴퓨터 시스템.
  14. 제 11 항에 있어서,
    상기 인터럽트 핸들러 장치는 상기 제 1 인터럽트 메시지를 수신하고, 상기 제 1 인터럽트 메시지를 상기 메모리에 저장하며,
    상기 인터럽트 핸들러 장치는 수신된 인터럽트의 종류를 표시하는 복수의 신호 중 하나를 상기 프로세서에 전송하고,
    상기 프로세서는 상기 복수의 신호 중 하나에 응답하여 상기 메모리로부터 상기 제 1 인터럽트 메시지를 검색하는
    컴퓨터 시스템.
  15. 제 14 항에 있어서,
    상기 프로세서는 상기 제 1 인터럽트 메시지를 검색한 후에 상기 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는
    컴퓨터 시스템.
  16. 병렬 통신 버스에 동작 가능하게 접속되는 제 1 장치의 인터럽트 메시지를 큐잉하는 방법으로서,
    상기 병렬 통신 버스를 통해 상기 제 1 장치와 관련되는 제 1 버스 어드레스로 전송되는 제 1 및 제 2 인터럽트 메시지를 수신하는 단계와,
    상기 제 1 장치와 관련되는 한 메모리의 제 1 및 제 2 메모리 위치에, 복수의 비트를 각각 포함하는 상기 제 1 및 제 2 인터럽트 메시지를 각각 저장하는 단계와,
    상기 제 1 메모리 위치로부터 상기 제 1 인터럽트 메시지를 검색하고, 상기 제 1 장치를 이용하여 상기 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는 단계를 포함하는
    인터럽트 메시지 큐잉 방법.
  17. 제 16 항에 있어서,
    상기 병렬 통신 버스는 PCI 통신 버스, PCI-X 통신 버스, CompactPCI 통신 버스, VME 통신 버스, VME64 통신 버스 및 VME64x 통신 버스 중 하나를 포함하는
    인터럽트 메시지 큐잉 방법.
  18. 제 16 항에 있어서,
    상기 제 1 기록 사이클에 의해 제 1 인터럽트 메시지를 상기 병렬 통신 버스를 통해 상기 제 1 장치에 기록하는 단계와,
    상기 제 2 기록 사이클에 의해 상기 제 2 인터럽트 메시지를 상기 병렬 통신 버스를 통해 상기 제 1 장치에 기록하는 단계를 더 포함하는
    인터럽트 메시지 큐잉 방법.
  19. 제 16 항에 있어서,
    상기 메모리로부터 상기 제 2 인터럽트 메시지를 검색하고, 상기 메모리로부터 상기 제 2 인터럽트 메시지를 검색한 후에 상기 제 2 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는 단계를 더 포함하는
    인터럽트 메시지 큐잉 방법.
  20. 병렬 통신 버스를 통해 수신되는 인터럽트 메시지를 큐잉하기 위한 인코딩된 컴퓨터 프로그램을 갖는 컴퓨터 저장 매체를 포함하는 제조 물품으로서,
    상기 컴퓨터 저장 매체는,
    상기 병렬 통신 버스를 통해 제 1 버스 어드레스로 전송되는 제 1 및 제 2 인터럽트 메시지를 수신하는 코드와,
    복수의 비트를 각각 포함하는 상기 제 1 및 제 2 인터럽트 메시지를 한 메모리의 제 1 및 제 2 위치에 각각 저장하는 코드와,
    상기 제 1 메모리 위치로부터 상기 제 1 인터럽트 메시지를 검색하고, 상기 제 1 인터럽트 메시지와 관련되는 적어도 하나의 작업을 수행하는 코드를 포함하는
    제조 물품.
  21. 제 20 항에 있어서,
    상기 병렬 통신 버스는 PCI 통신 버스, PCI-X 통신 버스, CompactPCI 통신 버스, VME 통신 버스, VME64 통신 버스 및 VME64x 통신 버스 중 하나를 포함하는
    제조 물품.
KR1020067027000A 2004-06-22 2005-05-13 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물 KR101133879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067027000A KR101133879B1 (ko) 2004-06-22 2005-05-13 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/710,140 2004-06-22
PCT/US2005/016907 WO2006007099A1 (en) 2004-06-22 2005-05-13 Computer system and method for queuing interrupt messages in a device coupled to a parallel communication bus
KR1020067027000A KR101133879B1 (ko) 2004-06-22 2005-05-13 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물

Publications (2)

Publication Number Publication Date
KR20070020522A true KR20070020522A (ko) 2007-02-21
KR101133879B1 KR101133879B1 (ko) 2012-04-06

Family

ID=43652927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027000A KR101133879B1 (ko) 2004-06-22 2005-05-13 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물

Country Status (1)

Country Link
KR (1) KR101133879B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088723A1 (en) * 2001-11-08 2003-05-08 Mackey Richard P. System and method for processing interrupts

Also Published As

Publication number Publication date
KR101133879B1 (ko) 2012-04-06

Similar Documents

Publication Publication Date Title
CN108595353B (zh) 一种基于PCIe总线的控制数据传输的方法及装置
US7908403B2 (en) Reserved device access contention reduction
CN112765059A (zh) 一种基于fpga的dma设备及dma数据搬移方法
CN105468548B (zh) 串行外围接口的通信
WO1988008569A1 (en) Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
WO1988008584A1 (en) Method and apparatus for implementing multiple lock indicators in a multiprocessor computer system
US10761776B2 (en) Method for handling command in conflict scenario in non-volatile memory express (NVMe) based solid-state drive (SSD) controller
US9684613B2 (en) Methods and systems for reducing spurious interrupts in a data storage system
EP2904765B1 (en) Method and apparatus using high-efficiency atomic operations
CN111913898A (zh) 使用端点的pcie根复合体消息中断产生方法
EP1761856B1 (en) Computer system and method for queuing interrupt messages in a device coupled to a parallel communications bus
US10552354B2 (en) Managing starvation in a distributed arbitration scheme
KR101133806B1 (ko) 병렬 통신 버스를 통한 인터럽트 메시지 전송 방법 및 컴퓨터 시스템
CN109582634B (zh) 总线系统
US9952979B1 (en) Methods and systems for direct memory access operations
KR101133879B1 (ko) 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물
CN105786744B (zh) 互连装置和互连的操作方法
US20090216930A1 (en) Information processing apparatus and control method thereof
US20030088723A1 (en) System and method for processing interrupts
US6625678B1 (en) Livelock avoidance method
CN112286657A (zh) 电子设备和中断处理方法
JPH03141455A (ja) データ転送方式
JPH11175459A (ja) バス・オペレーションの転送方法及びシステム並びにコンピュータ読み取り可能媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee