KR20070019738A - Display and method of manufacturing the same - Google Patents

Display and method of manufacturing the same Download PDF

Info

Publication number
KR20070019738A
KR20070019738A KR1020067023851A KR20067023851A KR20070019738A KR 20070019738 A KR20070019738 A KR 20070019738A KR 1020067023851 A KR1020067023851 A KR 1020067023851A KR 20067023851 A KR20067023851 A KR 20067023851A KR 20070019738 A KR20070019738 A KR 20070019738A
Authority
KR
South Korea
Prior art keywords
terminal
video signal
electrode
disconnected
signal line
Prior art date
Application number
KR1020067023851A
Other languages
Korean (ko)
Other versions
KR100853346B1 (en
Inventor
마꼬또 시부사와
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority to KR1020067023851A priority Critical patent/KR100853346B1/en
Publication of KR20070019738A publication Critical patent/KR20070019738A/en
Application granted granted Critical
Publication of KR100853346B1 publication Critical patent/KR100853346B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 표시 장치의 제조 방법은, 검사 화상(inspection image)이 표시될 때 휘선 또는 멸선 형상의 잔상이 있는 휘점으로서 시인될 수 있는, 복수의 화소들 PX 중 적어도 하나를 선택하는 공정과, 선택된 화소 PX에서, 표시 소자 OLED를 전원 단자 ND1에 접속시키는 제1 도전로와, 제1 도전로를 영상 신호 선 DL에 접속시키는 제2 도전로를 단선시키는 공정을 포함한다. The manufacturing method of the display device of the present invention comprises the steps of selecting at least one of the plurality of pixels PX, which can be viewed as a bright spot having a bright or dark line afterimage when an inspection image is displayed, and The pixel PX includes a step of disconnecting the first conductive path connecting the display element OLED to the power supply terminal ND1 and the second conductive path connecting the first conductive path to the video signal line DL.

휘선 형상, 멸선 형상, 휘점, 잔상, 표시 장치 Bright line shape, dead line shape, bright point, afterimage, display device

Description

표시 장치 및 그 제조 방법{DISPLAY AND METHOD OF MANUFACTURING THE SAME}Display device and manufacturing method therefor {DISPLAY AND METHOD OF MANUFACTURING THE SAME}

본 발명은, 표시 장치 및 그 제조 방법에 관한 것으로, 특히는, 액티브 매트릭스 표시 장치 및 그 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to a display apparatus and its manufacturing method. Specifically, It is related with an active matrix display apparatus and its manufacturing method.

유기 EL(electroluminescent) 표시 장치에서는, 구동 전류가 변하는 경우 휘도 불균일 등의 화질 불량이 발생한다. 그렇기 때문에, 이 표시 장치에서 액티브 매트릭스 구동 방식이 사용되는 경우에는, 구동 전류의 크기를 제어하는 구동 제어 소자의 특성이 각 화소간에서 실질적으로 동일해야 한다. 그러나, 이 표시 장치에서는, 통상적으로,구동 제어 소자가 글래스 기판 등의 절연체 위에 형성되므로, 소자의 특성이 달라지기 쉽다.In an organic electroluminescent (EL) display device, poor image quality such as luminance unevenness occurs when the drive current changes. Therefore, when the active matrix drive method is used in this display device, the characteristics of the drive control element for controlling the magnitude of the drive current should be substantially the same between each pixel. In this display device, however, the drive control element is usually formed on an insulator such as a glass substrate, so that the characteristics of the element tend to be different.

미국 특허 제6,373,454호에서는, 화소에 커런트 미러형의 회로(current mirror circuit)를 사용하는 유기 EL 표시 장치가 기재되어 있다. 이 화소는, 구동 제어 소자인 n-채널 전계 효과 트랜지스터(FET)와, 유기 EL 소자와, 캐패시터와, 출력 제어 스위치와, 영상 신호 공급 제어 스위치와, 다이오드-접속 스위치를 포함하고 있다.In US Pat. No. 6,373,454, an organic EL display device using a current mirror circuit for a pixel is described. This pixel includes an n-channel field effect transistor (FET) as a drive control element, an organic EL element, a capacitor, an output control switch, a video signal supply control switch, and a diode-connected switch.

구동 제어 소자의 소스는 저 전위의 제1 전원선에 접속되고 있고, 캐패시터는 구동 제어 소자의 게이트와 제1 전원선 사이에 접속되어 있다. 출력 제어 스위 치는 구동 제어 소자의 드레인과 유기 EL 소자의 음극 사이에 접속되고 있고, 유기EL 소자의 양극은 보다 고 전위의 제2 전원선에 접속되어 있다. 영상 신호 공급 제어 스위치는 구동 제어 소자의 드레인과 영상 신호선 사이에 접속되고 있고, 다이오드-접속 스위치는 구동 제어 소자의 드레인과 게이트 사이에 접속되어 있다.The source of the drive control element is connected to the first power supply line having a low potential, and the capacitor is connected between the gate of the drive control element and the first power supply line. The output control switch is connected between the drain of the drive control element and the cathode of the organic EL element, and the anode of the organic EL element is connected to a second power supply line of higher potential. The video signal supply control switch is connected between the drain of the drive control element and the video signal line, and the diode-connected switch is connected between the drain and gate of the drive control element.

기입 기간 동안, 이 커런트 미러형의 회로를 포함하는 화소에 영상 신호인 전류 신호 Isig가 공급된다. 기입 기간에 이어지는 유지 기간 동안에는, 전기 전류 Isig와 실질적으로 동일한 크기의 구동 전류가, 구동 제어 소자의 드레인과 소스 사이에 흐른다. 그렇기 때문에, 구동 제어 소자의 임계값 Vth 뿐만 아니라 이동도, 치수 등이 구동 전류에 끼치는 영향을 제거할 수 있다.During the writing period, the current signal I sig, which is a video signal, is supplied to the pixel including this current mirror type circuit. During the sustain period following the write period, a drive current of substantially the same magnitude as the electric current I sig flows between the drain and the source of the drive control element. Therefore, the influence of not only the threshold value V th of the drive control element but also the mobility, dimensions, and the like on the drive current can be eliminated.

그런데, 액티브 매트릭스 표시 장치에서는, 화소 회로 내에서의 단선이나 단락 등에 기인하여, 일부의 화소가 휘점(luminous dots) 또는 멸점(dark dots)으로 종종 보인다. 또한, 액티브 매트릭스 표시 장치에서는, 주사 신호선이나 영상 신호선의 단선 등에 기인하여, 화소의 열 또는 행이 휘선(luminous line) 또는 멸선(dark line)으로 종종 보인다.By the way, in an active matrix display device, some pixels are often seen as luminous dots or dark dots due to disconnection or short circuit in the pixel circuit. In addition, in an active matrix display device, a column or row of pixels is often seen as luminous lines or dark lines due to disconnection of scan signal lines, video signal lines, and the like.

본 발명을 달성할 때에, 본 발명자는 화소 회로에 영상 신호로서 전류 신호를 기입하는 액티브 매트릭스 표시 장치에서는, 화상 중에 상기 선 형상 또는 점 형상의 휘도 불균일 외에, 휘선 형상 또는 멸선 형상의 잔상(tail)이 있는 휘점이 생길 수 있다는 것을 발견하였다. In the present invention, in the active matrix display device in which the current signal is written as a video signal to the pixel circuit, the inventors have a bright or dead line tail in addition to the linear or dot luminance unevenness in the image. It was discovered that spots of light could occur.

본 발명의 목적은, 화소 회로에 영상 신호로서 전류 신호를 기입하는 액티브 매트릭스 표시 장치에서, 화상 중에 휘선 형상 또는 멸선 형상의 잔상이 있는 휘점이 발생하는 것을 방지하는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to prevent the occurrence of bright spots having a bright line or a dark line afterimage in an image in an active matrix display device which writes a current signal as a video signal to a pixel circuit.

본 발명의 제1 양태에 따르면, 절연 기판, 절연 기판 상에서 매트릭스 형상으로 배열된 복수의 화소 및 복수의 화소가 형성하는 열에 대응해서 배열된 복수의 영상 신호선을 구비하는 표시 장치가 제공되며, 이 복수의 화소들 각각은, 제어 단자, 제1 전원 단자에 접속된 제1 단자 및 제어 단자와 제1 단자 사이의 전압에 대응하는 크기의 전류를 출력하는 제2 단자를 포함하는 구동 제어 소자와, 제1 전극, 제2 전원 단자에 접속된 제2 전극, 제1 전극과 제2 전극 사이에 개재된 활성층을 포함하는 표시 소자와, 제2 단자와 제1 전극 사이에 접속된 출력 제어 스위치와, 제2 단자와, 영상 신호선과 제어 단자가 전기적으로 상호 접속된 제1 상태와, 제2 단자와, 영상 신호선과 제어 단자가 전기적으로 상호 차단된 제2 상태 사이에서 전기적 접속을 전환하는 스위치 군과, 제어 단자에 접속된 캐패시터를 구비하고, 이 복수의 화소의 일부에서, 제1 전극을 제1 전원 단자에 전기적으로 접속시키는 제1 도전로와, 제2 단자를 영상 신호선에 전기적으로 접속시키는 접속하는 제2 도전로가 단선된다.According to a first aspect of the present invention, there is provided a display device having an insulating substrate, a plurality of pixels arranged in a matrix on the insulating substrate, and a plurality of image signal lines arranged corresponding to columns formed by the plurality of pixels. Each of the pixels of the driving control element includes a control terminal, a first terminal connected to the first power supply terminal, and a second terminal for outputting a current having a magnitude corresponding to the voltage between the control terminal and the first terminal; A display element comprising a first electrode, a second electrode connected to a second power supply terminal, an active layer interposed between the first electrode and the second electrode, an output control switch connected between the second terminal and the first electrode, and A switch for switching the electrical connection between a first terminal in which the two terminals, the video signal line and the control terminal are electrically interconnected, and a second terminal and the second state in which the video signal line and the control terminal are electrically disconnected from each other And a capacitor connected to the control terminal, wherein a part of the plurality of pixels includes a first conductive path for electrically connecting the first electrode to the first power supply terminal, and for electrically connecting the second terminal to the video signal line. The second conductive path to be connected is disconnected.

본 발명의 제2 양태에 따르면, 절연 기판과, 절연 기판상에서 매트릭스 형상으로 배열된 복수의 화소와, 이 복수의 화소가 형성하는 열에 대응하여 배열된 복수의 영상 신호선을 구비하고, 복수의 화소의 각각은, 제어 단자와, 제1 전원 단자에 접속된 제1 단자와, 제어 단자와 제1 단자 사이의 전압에 대응하는 크기의 전류를 출력하는 제2 단자를 포함하는 구동 제어 소자와, 제1 전극과, 제2 전원 단자에 접속된 제2 전극과, 제1 전극과 제2 전극 사이에 개재된 활성층을 포함하는 표시 소자와, 제2 단자와 제1 전극 사이에 접속된 출력 제어 스위치와, 제2 단자와 영상 신호선과 제어 단자가 전기적으로 상호 접속된 제1 상태와, 제2 단자와 영상 신호선과 제어 단자가 전기적으로 상호 차단된 제2 상태 사이에서 전기적 접속을 전환하는 스위치 군과, 제어 단자에 접속된 캐패시터를 구비하는 표시 장치의 제조 방법으로서, 검사 화상(inspection image)이 표시될 때 멸선 형상의 잔상이 있는 휘점 또는 휘선으로서 시인될 수 있는 복수의 화소들 중 적어도 하나를 선택하는 공정과, 제1 전극을 제1 전원 단자에 전기적으로 접속시키는 제1 도전로와, 제2 단자를 선택된 화소의 영상 신호 선에 전기적으로 접속시키는 제2 도전로를 단선시키는 공정을 포함하는 표시 장치의 제조 방법이 제공된다.According to a second aspect of the present invention, there is provided an insulating substrate, a plurality of pixels arranged in a matrix shape on the insulating substrate, and a plurality of video signal lines arranged corresponding to columns formed by the plurality of pixels, Each of the drive control elements includes a control terminal, a first terminal connected to the first power supply terminal, a second terminal for outputting a current having a magnitude corresponding to the voltage between the control terminal and the first terminal, and a first terminal. A display element comprising an electrode, a second electrode connected to the second power supply terminal, an active layer interposed between the first electrode and the second electrode, an output control switch connected between the second terminal and the first electrode, A switch group for switching an electrical connection between a first state in which the second terminal, the video signal line, and the control terminal are electrically interconnected, and a second state in which the second terminal, the video signal line and the control terminal are electrically disconnected from each other; Terminals A method of manufacturing a display device having a connected capacitor, the method comprising: selecting at least one of a bright spot or a bright line having a perforated afterimage when the inspection image is displayed; And disconnecting the first conductive path electrically connecting the first electrode to the first power supply terminal and the second conductive path electrically connecting the second terminal to the video signal line of the selected pixel. This is provided.

도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도.1 is a plan view schematically illustrating a display device according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 표시 장치로서 사용가능한 구조의 일례를 개략적으로 도시하는 단면도. FIG. 2 is a sectional views schematically showing an example of a structure usable as the display device shown in FIG. 1; FIG.

도 3은 도 1에 도시된 표시 장치의 화소로서 사용가능한 구조의 일례를 개략적으로 도시하는 평면도.3 is a plan view schematically showing an example of a structure usable as a pixel of the display device shown in FIG. 1;

도 4는 도 3의 화소에 수복을 실시한 후의 구조를 개략적으로 도시하는 평면도.4 is a plan view schematically showing the structure after repairing the pixel of FIG. 3; FIG.

도 5는 변형예에 따른 표시 장치에 포함되는 화소의 등가 회로도.5 is an equivalent circuit diagram of a pixel included in a display device according to a modification.

도 6은 변형예에 따른 표시 장치의 화소로서 사용가능한 구조의 일례를 개략적으로 도시하는 평면도.6 is a plan view schematically showing an example of a structure usable as a pixel of a display device according to a modification.

도 7은 도 6의 화소에 수복을 실시한 후의 구조의 일례를 개략적으로 도시하는 평면도.FIG. 7 is a plan view schematically illustrating an example of a structure after repairing the pixel of FIG. 6; FIG.

도 8은 도 6의 화소에 수복을 실시한 후의 구조의 또 다른 일례를 개략적으로 도시하는 평면도.FIG. 8 is a plan view schematically showing another example of the structure after repairing the pixel of FIG. 6; FIG.

본 발명의 실시예는 첨부된 도면을 참조하여 이하에 상세하게 설명된다. 동일하거나 유사한 기능을 발휘하는 구성 요소에는 동일한 참조 부호를 붙이고, 중복하는 설명은 생략한다는 것을 유의한다.Embodiments of the present invention are described in detail below with reference to the accompanying drawings. Note that the same reference numerals are assigned to components exhibiting the same or similar functions, and redundant descriptions are omitted.

도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도다. 도 2는 도 1에 도시된 표시 장치로서 사용가능한 구조의 일례를 개략적으로 도시하는 단면도다. 도 3은 도 1에 도시된 표시 장치의 화소로서 사용가능한 구조의 일례를 개략적으로 도시하는 평면도다. 도 2에서 표시 장치가, 그 표시면, 즉, 전면 또는 광출사면이 하방을 향하고, 배면이 상방을 향하도록 도시되어 있다는 유의한다. 또한, 도 3이 표시면측으로부터 본 화소의 구조를 도시하고 있다는 것을 유의한다.1 is a plan view schematically illustrating a display device according to an exemplary embodiment of the present invention. FIG. 2 is a cross-sectional view schematically showing an example of a structure usable as the display device shown in FIG. 1. 3 is a plan view schematically illustrating an example of a structure usable as a pixel of the display device illustrated in FIG. 1. Note that the display device in FIG. 2 is shown such that its display surface, that is, the front surface or the light output surface faces downward, and the back surface faces upward. It is to be noted that Fig. 3 shows the structure of the pixel viewed from the display surface side.

이 표시 장치는, 액티브 매트릭스형 구동 방식을 이용하는 하면 발광형의 유기 EL 표시 장치다. 이 표시 장치는 글래스 기판 등의 절연 기판 SUB를 포함하고 있다.This display device is a bottom emission type organic EL display device using an active matrix driving method. The display device includes an insulating substrate SUB such as a glass substrate.

이 SUB 위로는, 도 2에 도시된 바와 같이, 언더코트층(undercoat layer) UC로서, 예를 들면, SiNx층과 SiOx층이 순차적으로 적층되어 있다.Above this SUB, as shown in FIG. 2, as an undercoat layer UC, for example, a SiN x layer and a SiO x layer are sequentially stacked.

언더코트층 UC 위로는, 가령, 채널 및 소스, 드레인이 형성된 폴리실리콘층인 반도체층 SC, 가령, TE0S(tetraethyl orthosilicate)를 이용해서 형성될 수 있는 게이트 절연막 GI 및 예를 들면 MoW로 이루어지는 게이트 G가 순차적으로 적층되어 톱 게이트형의 TFT를 구성하고 있다. 이 실시예에서는, 이들 TFT는 p-채널 TFT이고, 도 1 및 도 3에 도시된 각각의 화소 PX에 포함된 구동 제어 소자 DR 및 스위치 SW1 내지 SW3으로서 이용된다.On the undercoat layer UC, for example, a gate insulating film GI which can be formed using a semiconductor layer SC, for example, tetraethyl orthosilicate (TE0S), which is a polysilicon layer in which channels, sources and drains are formed, and a gate G made of, for example, MoW. Are sequentially stacked to form a top gate TFT. In this embodiment, these TFTs are p-channel TFTs and are used as drive control elements DR and switches SW1 to SW3 included in each pixel PX shown in FIGS. 1 and 3.

게이트 절연막 GI 상에는, 도 1에 도시된 주사 신호선 SL1 및 SL2, 도 1 내지 도 3에 도시된 전극 E1 또한 배치되어 있다. 주사 신호선 SL1 및 SL2, 전극 E1은, 게이트 G와 동일한 공정으로 형성 가능하다.On the gate insulating film GI, the scan signal lines SL1 and SL2 shown in FIG. 1 and the electrode E1 shown in FIGS. 1 to 3 are also disposed. The scan signal lines SL1 and SL2 and the electrode E1 can be formed in the same process as the gate G.

도 1에 도시된 바와 같이, 주사 신호선 SL1 및 SL2는 화소 PX의 행 방향(X 방향)으로 연장되어 있고, 화소 PX의 열 방향(Y 방향)으로 교대로 배열되어 있다. 이 주사 신호선 SL1 및 SL2는, 주사 신호선 드라이버 YDR에 접속되어 있다.As shown in Fig. 1, the scan signal lines SL1 and SL2 extend in the row direction (X direction) of the pixel PX and are alternately arranged in the column direction (Y direction) of the pixel PX. The scan signal lines SL1 and SL2 are connected to the scan signal line driver YDR.

전극 E1은, 구동 제어 소자 DR의 게이트 G에 접속되어 있다. 각 전극 E1은, (후술되는) 캐패시터 C의 한 전극으로서 이용된다.The electrode E1 is connected to the gate G of the drive control element DR. Each electrode E1 is used as one electrode of the capacitor C (to be described later).

게이트 절연막 GI, 게이트 G, 주사 신호선 SL1 및 SL2 및 전극 E1은, 도 2에 도시된 층간 유전체 II로 피복되어 있다. 층간 유전체 II는, 가령, 플라즈마 CVD법 등에 의해 성막된 SiOx막으로 이루어진다. 이 층간 유전체 II 중 전극 E1 상에 배치된 부분은, 캐패시터 C의 유전체층으로서 이용된다.The gate insulating film GI, the gate G, the scan signal lines SL1 and SL2, and the electrode E1 are covered with the interlayer dielectric II shown in FIG. The interlayer dielectric II is made of, for example, an SiO x film formed by a plasma CVD method or the like. The portion of the interlayer dielectric II disposed on the electrode E1 is used as the dielectric layer of the capacitor C. FIG.

층간 유전체 II 위로는, 도 2와 도 3에 도시된 소스 전극 SE 및 드레인 전극DE, 도 1과 도 3에 도시된 영상 신호선 DL 및 전원선 PSL, 및 도 3에 도시된 전극 E2가 배치되어 있다. 이 구성 요소들은, 동일 공정에서 형성 가능해서, 예를 들면, Mo/Al/Mo의 3층 구조를 가지고 있다.Above the interlayer dielectric II, a source electrode SE and a drain electrode DE shown in FIGS. 2 and 3, an image signal line DL and a power supply line PSL shown in FIGS. 1 and 3, and an electrode E2 shown in FIG. . These components can be formed in the same process and have a three-layer structure of Mo / Al / Mo, for example.

소스 전극 SE 및 드레인 전극 DE는 층간 유전체 II에 설치된 컨택트 홀을 통해서 TFT의 소스 및 드레인에 각각 전기적으로 접속되어 있다.The source electrode SE and the drain electrode DE are electrically connected to the source and the drain of the TFT, respectively, through contact holes provided in the interlayer dielectric II.

도 1 및 도 3에 도시된 바와 같이, 영상 신호선 DL은 Y 방향으로 연장되면서, X 방향으로 배열되어 있다. 이들 영상 신호선 DL은 영상 신호선 드라이버 XDR에 접속되어 있다.As shown in Figs. 1 and 3, the video signal lines DL extend in the Y direction and are arranged in the X direction. These video signal lines DL are connected to the video signal line driver XDR.

이 실시예에서는, 도 3에 도시된 바와 같이, 전원선 PSL은 Y 방향으로 연장되면서, X 방향으로 배열되어 있다.In this embodiment, as shown in Fig. 3, the power supply lines PSL extend in the Y direction and are arranged in the X direction.

전극 E2는 전원선 PSL에 접속되어 있다. 각 전극 E2는 캐패시터 C의 다른 쪽 전극으로서 이용된다.The electrode E2 is connected to the power supply line PSL. Each electrode E2 is used as the other electrode of the capacitor C.

소스 전극 SE, 드레인 전극 DE, 영상 신호선 DL, 전원선 PSL 및 전극 E2는 도 2에 도시된 패시베이션(passivation) 막 PS로 피복되어 있다. 이 패시베이션 막 PS는 예를 들면 SiNx로 이루어져 있다.The source electrode SE, the drain electrode DE, the video signal line DL, the power supply line PSL, and the electrode E2 are covered with a passivation film PS shown in FIG. This passivation film PS consists of SiN x , for example.

이 패시베이션 막 PS 위로는, 도 2에 도시된 바와 같이, 전면 전극인 광 투과성의 제1 전극 PE가 서로 이격해서 병치되어 있다. 각 제1 전극 PE는 화소 전극 이며, 도 2 및 도 3에 도시된 바와 같이 패시베이션 막 PS에 설치된 관통 구멍을 통해 스위치 SW1의 드레인 전극 DE에 접속되어 있다On this passivation film PS, as shown in FIG. 2, the light transmissive 1st electrode PE which is a front electrode is mutually spaced apart and juxtaposed. Each first electrode PE is a pixel electrode and is connected to the drain electrode DE of the switch SW1 through a through hole provided in the passivation film PS as shown in FIGS. 2 and 3.

이 실시예에서, 제1 전극 PE는 양극이다. 제1 전극 PE의 재료로서는, 예를 들면, IT0(indium tin oxide)와 같은 투명 도전성 산화물을 사용할 수 있다.In this embodiment, the first electrode PE is an anode. As a material of the first electrode PE, for example, a transparent conductive oxide such as indium tin oxide (IT0) can be used.

이 패시베이션 막 PS 위로는 도 2에 도시된 격벽 절연층 PI가 배치되어 있다. 격벽 절연층 PI에는, 제1 전극 PE에 대응한 위치에 관통 구멍이 설치되어 있거나, 또는 제1 전극 PE에 의해 형성된 열 또는 행에 대응하는 위치에 슬릿이 설치되어 있다. 이 실시예에서는, 일례로서, 제1 전극 PE에 대응하는 격벽 절연층 PI의 그 위치에 관통 구멍이 설치되어 있다.Above this passivation film PS, the partition insulating layer PI shown in FIG. 2 is arrange | positioned. The partition insulation layer PI is provided with the through hole in the position corresponding to 1st electrode PE, or the slit is provided in the position corresponding to the column or row formed by 1st electrode PE. In this embodiment, as an example, a through hole is provided at the position of the partition insulation layer PI corresponding to the first electrode PE.

격벽 절연층 PI는, 가령, 유기 절연층이다. 격벽 절연층 PI는, 가령, 포토리소그래피 기술을 이용해서 형성될 수 있다The partition insulation layer PI is an organic insulation layer, for example. The partition insulation layer PI may be formed using, for example, photolithography technology.

각각의 제1 전극 PE 위에, 발광층을 포함하는 유기물층 ORG가 배치되어 있다. 발광층은, 예를 들면, 발광 색이 적색, 녹색 또는 청색의 발광성 유기 화합물을 포함하는 박막이다. 이 유기물층 ORG는, 발광층 외에 정공 수송층, 정공 주입층, 정공 블록킹층, 전자 수송층, 전자 주입층 등도 더 포함할 수 있다.On each first electrode PE, an organic material layer ORG including a light emitting layer is disposed. The light emitting layer is, for example, a thin film containing a light emitting organic compound whose emission color is red, green or blue. The organic layer ORG may further include a hole transport layer, a hole injection layer, a hole blocking layer, an electron transport layer, an electron injection layer, etc. in addition to the light emitting layer.

격벽 절연층 PI 및 유기물층 ORG는 배면 전극인 제2 전극 CE로 피복되어 있다. 제2 전극 CE는 화소 PX들 사이에서 접속된 공통 전극이며, 이 실시예에서는 광 반사성의 음극이다. 제2 전극 CE는, 예를 들면, 패시베이션 막 PS와 격벽 절연층 PI에 설치된 컨택트 홀을 통해 영상 신호선 DL이 형성된 바로 그 층에 형성된 전극 배선(도시하지 않음)에 전기적으로 접속되어 있다. 각각의 유기 EL 소자 OLED는 제1 전극 PE, 유기물층 ORG 및 제2 전극 CE로 구성되어 있다.The partition insulation layer PI and the organic material layer ORG are covered with the 2nd electrode CE which is a back electrode. The second electrode CE is a common electrode connected between the pixel PXs, and in this embodiment is a light reflective cathode. The second electrode CE is electrically connected to, for example, an electrode wiring (not shown) formed in the same layer in which the video signal line DL is formed through a contact hole provided in the passivation film PS and the partition insulation layer PI. Each organic EL element OLED is composed of a first electrode PE, an organic material layer ORG, and a second electrode CE.

각 화소 PX는 유기 EL 소자 OLED와 화소 회로를 포함하고 있다. 이 실시예에서는, 도 1 및 도 3에 도시된 바와 같이, 화소 회로는 구동 제어 소자 DR과, 출력 제어 스위치 SW1과, 영상 신호 공급 제어 스위치 SW2와, 다이오드-접속 스위치SW3과, 캐패시터 C를 포함한다. 상기와 같이 이 실시예에서는, 구동 제어 소자 DR 및 스위치 SW1 내지 SW3은 p-채널 TFT다. 또한, 이 실시예에서는, 영상 신호 공급 제어 스위치 SW2와 다이오드-접속 스위치 SW3은, 구동 제어 소자 DR의 드레인과 영상 신호선 DL과 구동 제어 소자 DR의 게이트와의 접속 상태를, 그것들이 상호 접속된 제1 상태와 그것들이 서로로부터 차단된 제2 상태 사이에서 전환시키는 스위치 군을 구성하고 있다.Each pixel PX includes an organic EL element OLED and a pixel circuit. In this embodiment, as shown in Figs. 1 and 3, the pixel circuit includes the drive control element DR, the output control switch SW1, the video signal supply control switch SW2, the diode-connected switch SW3, and the capacitor C. do. In this embodiment as described above, the drive control elements DR and the switches SW1 to SW3 are p-channel TFTs. In addition, in this embodiment, the video signal supply control switch SW2 and the diode-connected switch SW3 are connected to each other in the connection state between the drain of the drive control element DR and the video signal line DL and the gate of the drive control element DR. The switch group which switches between one state and the 2nd state from which they isolate | separated from each other is comprised.

구동 제어 소자 DR, 출력 제어 스위치 SW1 및 유기 EL 소자 OLED는 제1 전원단자 ND1과 제2 전원 단자 ND2 사이에서 이 순서로 직렬로 접속되어 있다. 이 실시예에서, 제1 전원 단자 ND1은 고 전위 전원 단자이고, 제2 전원 단자 ND2는 저 전위 전원 단자다.The drive control element DR, the output control switch SW1 and the organic EL element OLED are connected in series in this order between the first power supply terminal ND1 and the second power supply terminal ND2. In this embodiment, the first power supply terminal ND1 is a high potential power supply terminal, and the second power supply terminal ND2 is a low potential power supply terminal.

출력 제어 스위치 SW1의 게이트는 주사 신호선 SL1에 접속되어 있다. 영상 신호 공급 제어 스위치 SW2는 영상 신호선 DL과 구동 제어 소자 DR의 드레인 사이에 접속되어 있고, 영상 신호 공급 제어 스위치 SW2의 게이트는 주사 신호선 SL2에 접속되어 있다. 다이오드-접속 스위치 SW3은 구동 제어 소자 DR의 드레인과 게이트 사이에 접속되어 있고, 다이오드-접속 스위치 SW3의 게이트는 주사 신호선 SL2에 접속되어 있다. 캐패시터 C는 구동 제어 소자 DR의 게이트와 정 전위 단자 ND1' 사이에 접속되어 있다.The gate of the output control switch SW1 is connected to the scan signal line SL1. The video signal supply control switch SW2 is connected between the video signal line DL and the drain of the drive control element DR, and the gate of the video signal supply control switch SW2 is connected to the scan signal line SL2. The diode-connected switch SW3 is connected between the drain and the gate of the drive control element DR, and the gate of the diode-connected switch SW3 is connected to the scan signal line SL2. The capacitor C is connected between the gate of the drive control element DR and the constant potential terminal ND1 '.

이 유기 EL 표시 장치에서 화상을 표시하는 경우, 예를 들면, 주사 신호선 SL1 및 SL2가 선 순차적으로 구동된다. 그리고, 어떤 화소 PX에 영상 신호가 기입될 기입 기간에는, 우선, 화소 PX가 접속된 주사 신호선 SL1에 스위치 SW1을 개방하는 주사 신호를 전압 신호로서 출력하고, 화소 PX가 접속된 주사 신호선 SL2에 스위치 SW2 및 SW3을 폐쇄하는 주사 신호를 전압 신호로서 출력한다. 이 상태에서, 영상 신호선 드라이버 XDR은 화소 PX가 접속된 영상 신호선 DL에 전류 신호인 영상 신호를 출력하여, 구동 제어 소자 DR의 게이트-소스 간 전압을 영상 신호에 대응하는 크기로 설정한다. 그 후, 주사 신호선 드라이버 YDR은 화소 PX가 접속된 주사 신호선 SL2에 스위치 SW2 및 SW3을 개방하는 주사 신호를 전압 신호로서 출력하고, 화소 PX가 접속된 주사 신호선 SL1에 스위치 SW1을 폐쇄하는 주사 신호를 전압 신호로서 출력한다.In the case of displaying an image in this organic EL display device, for example, the scan signal lines SL1 and SL2 are driven in line order. Then, in the writing period in which the video signal is written to a certain pixel PX, first, a scan signal for opening the switch SW1 to the scan signal line SL1 to which the pixel PX is connected is output as a voltage signal, and then switched to the scan signal line SL2 to which the pixel PX is connected. A scan signal for closing SW2 and SW3 is output as a voltage signal. In this state, the video signal line driver XDR outputs a video signal which is a current signal to the video signal line DL to which the pixel PX is connected, and sets the gate-source voltage of the drive control element DR to a size corresponding to the video signal. Thereafter, the scan signal line driver YDR outputs a scan signal for opening the switches SW2 and SW3 to the scan signal line SL2 to which the pixel PX is connected as a voltage signal, and closes the scan signal for closing the switch SW1 to the scan signal line SL1 to which the pixel PX is connected. Output as a voltage signal.

스위치 SW1을 폐쇄하고 있는 유효 표시 기간 동안에서는, 유기 EL 소자 OLED에는, 구동 제어 소자 DR의 게이트-소스 간 전압에 대응하는 크기의 구동 전류가 흐른다. 유기 EL 소자 OLED는 구동 전류의 크기에 대응하는 휘도에서 발광한다.During the effective display period in which the switch SW1 is closed, a drive current having a magnitude corresponding to the gate-source voltage of the drive control element DR flows through the organic EL element OLED. The organic EL element OLED emits light at a luminance corresponding to the magnitude of the driving current.

그런데, 상기와 같이, 화소 회로에 영상 신호로서 전류 신호를 기입하는 액티브 매트릭스 표시 장치에서는, 휘선 형상 또는 멸선 형상의 잔상이 있는 휘점이 생길 수 있다. 본 발명자는 이 현상에 대해서 아주 상세히 조사한 결과, 이하의 사실을 발견했다.By the way, in the active matrix display device which writes a current signal as a video signal to the pixel circuit as described above, a bright spot with a residual image having a linear shape or a dead line shape may be generated. The present inventors have investigated this phenomenon in great detail and found the following facts.

예를 들면, M행째의 주사 신호선 SL1 및 SL2와 N열째의 영상 신호선 DL에 접 속된 화소 PX에서, 구동 제어 소자 DR의 소스와 드레인이 단락하고 있다고 가정한다. 이 경우, 화소 PX의 유기 EL 소자 OLED는 유효 표시 기간동안 항상 최대 휘도로 발광한다. 따라서, 이 화소 PX는 휘점으로서 시인된다.For example, it is assumed that the source and drain of the drive control element DR are short-circuited in the pixel PX connected to the scan signal lines SL1 and SL2 in the M-th row and the video signal line DL in the N-th column. In this case, the organic EL element OLED of the pixel PX always emits light at the maximum luminance during the effective display period. Therefore, this pixel PX is visually recognized as a bright point.

또한, 이 경우, 화소 PX의 기입 기간에서, 영상 신호선 드라이버 XDR은 N열째의 영상 신호선 DL을 제1 전원 단자 ND1과 실질적으로 동일한 전위로 설정한다. 즉, N열째의 영상 신호선 DL의 전위는 지나치게 상승한다. 영상 신호선 DL의 배선 용량은 무시할 수 없는 정도로 크기 때문에, N열째의 영상 신호선 DL의 전위가 적정한 범위 내로 회복할 때까지는, 예를 들면 몇십 줄 분의 기입 기간이 필요하다.In this case, in the writing period of the pixel PX, the video signal line driver XDR sets the N-th video signal line DL to a potential substantially the same as that of the first power supply terminal ND1. That is, the potential of the N-th video signal line DL rises excessively. Since the wiring capacity of the video signal line DL is so large that it cannot be ignored, for example, a writing period of several tens of lines is required until the potential of the video signal line DL in the Nth column is restored to an appropriate range.

따라서, N열째의 영상 신호선 DL에 접속된 화소 PX 중, 영상 신호선 드라이버 XDR의 출력보다도 작은 신호가 (M+1)행째 이후의 몇 십개 화소에 기입된다. 그 결과, 이들 화소 PX 각각의 휘도는 본래의 휘도보다도 낮아진다. 따라서, 이들 화소 PX는 멸선으로서 시인된다.Therefore, of the pixels PX connected to the N-th video signal line DL, a signal smaller than the output of the video signal line driver XDR is written to several dozen pixels after the (M + 1) th row. As a result, the luminance of each of these pixels PX is lower than the original luminance. Therefore, these pixels PX are visually recognized as a dead line.

상기와 같은 이러한 이유로부터, 구동 제어 소자 DR의 소스 및 드레인이 단락하면, 멸선 형상의 잔상이 있는 휘점이 발생한다. 상기 설명으로부터 알 수 있는 바와 같이, 멸선의 휘도는 일정하지 않고, 통상적으로 휘점측의 한 단으로부터 타단을 향해서 상승한다.For this reason as described above, when the source and the drain of the drive control element DR are short-circuited, bright spots with an afterimage-shaped afterimage occur. As can be seen from the above description, the luminance of the dead line is not constant, and usually rises from one end on the bright point side to the other end.

휘선 형상의 잔상이 있는 휘점은, 예를 들면, M행째의 주사 신호선 SL1 및 SL2와 N열째의 영상 신호선 DL에 접속된 화소 PX에서 출력 제어 스위치 SW1의 소스 및 드레인이 단락하고 있을 경우에 발생한다.The bright point with the afterimage of a curved line shape occurs, for example, when the source and the drain of the output control switch SW1 are short-circuited in the pixel PX connected to the scan signal lines SL1 and SL2 in the M-th row and the video signal line DL in the Nth column. .

즉, 이 경우, 화소 PX의 기입 기간에서, 영상 신호선 드라이버 XDR는 N열째 의 영상 신호선 DL을 제2 전원 단자 ND2보다도 낮은 전위로 설정한다. 따라서, 그 화소 PX에서는 구동 제어 소자 DR의 게이트 전위가 매우 낮아진다. 따라서, 화소 PX의 유기 EL 소자 OLED는 유효 표시 기간에서 항상 최대 휘도로 발광한다. 그 결과, 이 화소 PX는 휘점으로서 시인된다.That is, in this case, in the writing period of the pixel PX, the video signal line driver XDR sets the N-th video signal line DL to a potential lower than the second power supply terminal ND2. Therefore, in the pixel PX, the gate potential of the drive control element DR becomes very low. Therefore, the organic EL element OLED of the pixel PX always emits light at the maximum luminance in the effective display period. As a result, this pixel PX is visually recognized as a bright point.

또한, 이 경우, 화소 PX의 기입 기간에서, N열째의 영상 신호선 DL은 지나치게 낮은 전위로 설정된다. 영상 신호선 DL의 배선 용량은 무시할 수 없는 정도로 크기 때문에, N열째의 영상 신호선 DL의 전위가 적정한 범위 내로 회복하기 전까지 예를 들면 몇십 줄 분의 기입 기간이 필요하다.In this case, in the writing period of the pixel PX, the N-th video signal line DL is set to an excessively low potential. Since the wiring capacity of the video signal line DL is so large that it cannot be ignored, for example, a writing period of several tens of lines is required before the potential of the N-th video signal line DL recovers to an appropriate range.

따라서, N열째의 영상 신호선 DL에 접속된 화소 PX 중, (M+1)행째 이후의 몇십 화소에는 영상 신호선 드라이버 XDR의 출력보다도 큰 신호가 기입된다. 그 결과, 이들 화소 PX 각각의 휘도는 본래의 휘도보다도 높게 된다. 따라서, 이들 화소 PX는 휘선으로서 시인된다Therefore, among the pixels PX connected to the N-th video signal line DL, a signal larger than the output of the video signal line driver XDR is written into several tens of pixels after the (M + 1) th row. As a result, the luminance of each of these pixels PX becomes higher than the original luminance. Therefore, these pixels PX are visually recognized as bright lines.

상기와 같은 이러한 이유로부터, 출력 제어 스위치 SW1의 소스 및 드레인이 단락하면, 휘선 형상의 잔상이 있는 휘점이 발생하는 것이다. 또한,상기의 설명으로부터 알 수 있는 바와 같이, 휘선의 휘도는 일정하지는 않고, 통상적으로, 휘점측의 단으로부터 타단을 향해서 낮아진다.For this reason as described above, when the source and the drain of the output control switch SW1 are short-circuited, the bright spots with the afterimage of the linear shape are generated. In addition, as can be seen from the above description, the luminance of the bright line is not constant, and is usually lowered from the end of the bright point side to the other end.

이상의 사실로부터, 본 발명자는 이하의 방법을 이용하면 화상 중에 휘선 또는 멸선 형상의 잔상이 있는 휘점이 나타나는 것을 방지할 수 있다는 것을 발견했다.From the above facts, the present inventors have found that the following method can prevent the bright spots with the afterimages of the bright lines or the dead lines in the image from appearing.

즉, 우선, 종래의 방법에 의해, 도 1 및 도 2에 도시된 구조를 제작한다. 다음, 수복 공정을 실시한다.That is, first, the structure shown in FIG. 1 and FIG. 2 is produced by the conventional method. Next, a repair process is performed.

수복 공정에서는, 우선, 화소들 PX 중에서, 휘선 또는 멸선 형상의 잔상이 있는 휘점으로서 시인될 수 있는 화소를 선택한다. 또한, 여기서 선택된 화소가, 휘점에 대응하는 화소 PX이며, 휘선 또는 멸선에 대응하는 화소 PX는 아니라는 것을 주목한다. 또한, 여기서 주목하는 휘점은, 오직 Y 방향의 잔상을 갖는 휘점 뿐이라는 것을 주목한다.In the repairing process, first, among the pixels PX, a pixel that can be viewed as a bright spot having a residual image in the shape of a bright line or a dead line is selected. Note that the pixel selected here is the pixel PX corresponding to the bright point and not the pixel PX corresponding to the bright line or the dead line. Note that only the bright point having the afterimage in the Y direction is noted here.

다음으로, 선택된 화소 PX에서, 유기 EL 소자 OLED의 제1 전극 CE를 제1 전원 단자 ND1에 접속시키는 제1 도전로와, 이 제1 도전로를 영상 신호선 DL에 접속시키는 제2 도전로를 단선시킨다. 제1 도전로는, 예를 들면, 출력 제어 스위치 SW1과 유기 EL 소자 OLED의 제1 전극 PE가 접속하고 있는 부분에서 단선된다. 제2 도전로는, 예를 들면, 영상 신호 공급 제어 스위치 SW2와 영상 신호선 DL이 접속하고 있는 부분에서 단선된다. 또한, 제1 및 제2 도전로는, 이 도전로들의 반도체층 SC에 레이저 광을 조사함으로써 단선된다.Next, in the selected pixel PX, the first conductive path connecting the first electrode CE of the organic EL element OLED to the first power supply terminal ND1 and the second conductive path connecting the first conductive path to the video signal line DL are disconnected. Let's do it. For example, the first conductive path is disconnected at a portion where the output control switch SW1 and the first electrode PE of the organic EL element OLED are connected. For example, the second conductive path is disconnected at a portion where the video signal supply control switch SW2 and the video signal line DL are connected. In addition, the 1st and 2nd conductive paths are disconnected by irradiating a laser beam to the semiconductor layer SC of these conductive paths.

선택된 화소 PX에서 제1 도전로가 단선되면, 그 화소 PX에 포함된 유기 EL 소자 OLED는 유효 표시 기간에 발광하지 않는다. 따라서, 이 화소 PX가 휘점으로서 시인될 일은 없다.When the first conductive path is disconnected in the selected pixel PX, the organic EL element OLED included in the pixel PX does not emit light in the effective display period. Therefore, this pixel PX is not visually recognized as a bright point.

또한, 선택된 화소 PX에 있어서 제2 도전로가 단선되면, 그 화소 PX의 기입 기간에, 이 화소 PX가 접속된 영상 신호선 DL의 전위가 제1 전원 단자 ND1이나 제2 전원 단자 ND2의 전위의 영향을 받을 일은 없다. 따라서, 이 화소 PX의 영향에 의해 휘선 또는 멸선이 발생할 일은 없다.If the second conductive path is disconnected in the selected pixel PX, the potential of the video signal line DL to which the pixel PX is connected is influenced by the potential of the first power supply terminal ND1 or the second power supply terminal ND2 during the writing period of the pixel PX. There is nothing to receive. Therefore, a bright line or a dead line does not generate | occur | produce by the influence of this pixel PX.

그러므로, 전번의 수복을 행하면, 화상 중에 휘선 또는 멸선 형상의 잔상이 있는 휘점이 나타나는 것을 방지할 수 있게 된다.Therefore, when the previous repair is performed, it is possible to prevent the bright spots with the afterimages of the bright lines or the dead lines in the image from appearing.

이 수복은, 화소 PX에 이하에 설명되는 흔적을 남긴다. 이것에 대해서, 도 4를 참조하면서 설명한다.This repair leaves the trace described below in the pixel PX. This will be described with reference to FIG. 4.

도 4는, 도 3에 도시된 화소에 수복을 실시한 후의 구조를 개략적으로 도시하는 평면도다.FIG. 4 is a plan view schematically showing the structure after repairing the pixel shown in FIG. 3.

상기대로 본 실시예에서는, 휘선 또는 멸선 형상의 잔상이 있는 휘점으로서 시인될 수 있는 화소 PX를 선택하고, 그 화소 PX에 있어서 제1 도전로 및 제2 도전로 쌍방을 단선시킨다. 따라서, 완성된 유기 EL 표시 장치에서는, 일부의 화소 PX는 2개의 단선부를 포함하고 있다.As described above, in the present embodiment, a pixel PX that can be viewed as a bright point with a bright line or a dead line-shaped residual image is selected, and both the first conductive path and the second conductive path are disconnected in the pixel PX. Therefore, in the completed organic EL display device, some pixels PX include two disconnected portions.

예를 들면, 제1 도전로를 출력 제어 스위치 SW1과 유기 EL 소자 OLED의 제1 전극 PE를 접속시키고 있는 부분에서 단선시키고, 제2 도전로를 영상 신호 공급 제어 스위치 SW2와 영상 신호선 DL을 접속시키고 있는 부분에서 단선시켰을 경우에는, 도 4에 도시된 구조를 얻을 수 있다. 또한, 반도체층 SC가 폴리실리콘 등과 같은 결정질이며 또한 반도체층 SC의 위치에서 각 경로를 단선시킬 경우, 반도체층 SC에의 레이저 광 조사에 의해, 결정질로부터 비정질에의 상 변화를 발생시킬 수 있다는 것을 주목한다. 이 경우, 레이저 광 조사에 의해 반도체층 SC의 물리적인 절단이 불완전하다 하더라도, 그 전기 저항은 현저하게 상승하므로 전기적인 절단이 불충분할 일은 없다.For example, the first conductive path is disconnected at the portion connecting the output control switch SW1 and the first electrode PE of the organic EL element OLED, and the second conductive path is connected to the video signal supply control switch SW2 and the video signal line DL. In the case of disconnection at the portion, the structure shown in Fig. 4 can be obtained. Note that when the semiconductor layer SC is crystalline such as polysilicon or the like, and each path is disconnected at the position of the semiconductor layer SC, a phase change from crystalline to amorphous can be generated by laser light irradiation to the semiconductor layer SC. do. In this case, even if the physical cutting of the semiconductor layer SC is incomplete by laser light irradiation, the electrical resistance is remarkably increased, so that the electrical cutting is not insufficient.

이상, 화소 PX에 도 1에 도시된 구성을 이용하는 유기 EL 표시 장치에 대해 서 설명했지만, 화소 PX에는 다른 구성을 이용하여도 된다. 예를 들면, 영상 신호공급 제어 스위치 SW2와 다이오드-접속 스위치 SW3을, 영상 신호선 DL과 구동 제어 소자 DR의 드레인 사이에서 이 순서로 직렬로 접속하고, 또한, 다이오드-접속 스위치 SW3의 드레인을 구동 제어 소자 DR의 게이트에 접속하여도 된다. 또는, 다이오드-접속 스위치 SW3은, 구동 제어 소자 DR의 드레인과 게이트 사이에 접속하는 대신, 구동 제어 소자 DR의 게이트와 영상 신호선 DL 사이에 접속하여도 된다. 또는, 스위치 군은, 2개의 스위치, 즉, 영상 신호 공급 제어 스위치 SW2 및 다이오드-접속 스위치 SW3으로 구성되는 것을 대신해서, 3개 이상의 스위치로 구성하여도 된다.As mentioned above, although the organic electroluminescence display which uses the structure shown in FIG. 1 for the pixel PX was demonstrated, you may use another structure for the pixel PX. For example, the video signal supply control switch SW2 and the diode-connected switch SW3 are connected in series between the video signal line DL and the drain of the drive control element DR in this order, and the drain of the diode-connected switch SW3 is drive controlled. You may be connected to the gate of the element DR. Alternatively, the diode-connected switch SW3 may be connected between the gate of the drive control element DR and the video signal line DL, instead of being connected between the drain and the gate of the drive control element DR. Alternatively, the switch group may be configured by three or more switches instead of being composed of two switches, that is, the video signal supply control switch SW2 and the diode-connected switch SW3.

도 5는 변형예에 따른 표시 장치에 포함되는 화소의 등가 회로 도면이다. 도 6은 변형예에 따른 표시 장치의 화소로 사용가능한 구조의 일례를 개략적으로 도시하는 평면도이다. 도 6은 표시면 측으로부터 본 화소의 구조를 도시하고 있다는 것을 주목한다. 5 is an equivalent circuit diagram of a pixel included in a display device according to a modification. 6 is a plan view schematically showing an example of a structure usable as a pixel of a display device according to a modification. Note that Fig. 6 shows the structure of the pixel as seen from the display surface side.

도 5 및 도 6에 도시된 화소 PX는, 영상 신호선 DL과 구동 제어 소자 DR의 드레인 사이에 영상 신호 공급 제어 스위치 SW2를 접속시키는 대신, 영상 신호 공급 제어 스위치 SW2a 및 SW2b를 이 순서로 직렬로 접속시키고 있는 것 이외에는, 도1 및 도 3에 도시된 화소 PX와 동일한 구조를 가지고 있다. 즉, 스위치 군을 영상 신호 공급 제어 스위치 SW2 및 다이오드-접속 스위치 SW3으로 구성하는 대신, 영상 신호 공급 제어 스위치 SW2a 및 SW2b 및 다이오드-접속 스위치 SW3으로 구성하고 있다. 이렇게, 스위치 군은 3개 이상의 스위치로 구성해도 된다.Instead of connecting the video signal supply control switch SW2 between the video signal line DL and the drain of the drive control element DR, the pixel PX shown in Figs. 5 and 6 connects the video signal supply control switches SW2a and SW2b in this order in series. Except for this, it has the same structure as the pixel PX shown in FIG.1 and FIG.3. In other words, the switch group is composed of the video signal supply control switch SW2 and the diode-connected switch SW3, instead of the video signal supply control switch SW2a and SW2b and the diode-connected switch SW3. In this way, the switch group may consist of three or more switches.

화소 PX에 도 5 및 도 6에 도시된 구조를 이용했을 경우, 전술한 수복은 이하의 방식으로 수행될 수 있다. 이것에 대해서, 도 7 및 도 8을 참조하면서 설명한다.When the structures shown in Figs. 5 and 6 are used for the pixel PX, the above-mentioned repair can be performed in the following manner. This will be described with reference to FIGS. 7 and 8.

도 7은 도 6에 도시된 화소에 수복을 실시한 후의 구조의 일례를 개략적으로 도시하는 평면도다. 도 8은, 도 6에 도시된 화소에 수복을 실시한 후의 구조의 다른 예를 개략적으로 도시하는 평면도다.FIG. 7 is a plan view schematically illustrating an example of a structure after repairing the pixel illustrated in FIG. 6. FIG. 8 is a plan view schematically showing another example of the structure after repairing the pixel illustrated in FIG. 6.

화소 PX에 도 5 및 도 6에 도시된 구조를 이용했을 경우라도, 전술한 바와 같이, 휘선 형상 또는 멸선 형상의 잔상이 있는 휘점으로서 시인될 수 있는 화소 PX를 선택한다. 다음으로, 그 화소 PX에서, 제1 및 제2 도전로를 단선시킨다.Even when the structures shown in Figs. 5 and 6 are used for the pixel PX, as described above, the pixel PX that can be viewed as a bright point having a residual shape of a bright line or a dead line is selected. Next, the first and second conductive paths are disconnected in the pixel PX.

제2 도전로는, 예를 들면, 영상 신호 공급 제어 스위치 SW2a와 영상 신호선 DL을 접속시키고 있는 부분에서 단선될 수 있다. 이 경우, 제1 도전로를 출력 제어 스위치 SW1과 유기 EL 소자 OLED의 제1 전극 PE를 접속시키고 있는 부분에서 단선시키면, 도 7에 도시된 구조를 얻을 수 있다.For example, the second conductive path can be disconnected at a portion connecting the video signal supply control switch SW2a and the video signal line DL. In this case, when the first conductive path is disconnected at the portion connecting the output control switch SW1 and the first electrode PE of the organic EL element OLED, the structure shown in Fig. 7 can be obtained.

제2 도전로는, 영상 신호 공급 제어 스위치 SW2a와 SW2b를 접속시키고 있는 부분에서 단선될 수 있다. 이 경우, 제1 도전로를, 출력 제어 스위치 SW1과 유기 EL 소자 OLED의 제1 전극 PE를 접속시키고 있는 부분에서 단선시키면, 도 8에 도시된 구조를 얻을 수 있다.The second conductive path can be disconnected at a portion connecting the video signal supply control switch SW2a and SW2b. In this case, when the first conductive path is disconnected at the portion connecting the output control switch SW1 and the first electrode PE of the organic EL element OLED, the structure shown in Fig. 8 can be obtained.

전술한 유기 EL 표시 장치에서는, 기판 SUB의 주면에 수직인 방향으로부터 보았을 경우에, 제1 및 제2 도전로와 다른 배선 또는 전극이 그 단선부에 있어서 중첩하지 않는 배치를 이용한다. 이렇게 하면, 제1 및 제2 도전로를 단선시키기 위한 레이저 광 조사에 의해 다른 배선 또는 전극이 손상을 입는 것을 억제할 수 있다. 특히, 기판 SUB의 주면에 수직인 방향으로부터 본 경우에서, 단선부와 제1 및 제2 도전로 이외의 배선 또는 전극과의 사이의 거리가 약 2㎛ 이상일 경우, 제1 및 제2 도전로를 단선시키기 위한 레이저 광 조사에 의해, 다른 배선 또는 전극이 손상을 입는 것을 용이하게 방지할 수 있다.In the above-described organic EL display device, when viewed from a direction perpendicular to the main surface of the substrate SUB, an arrangement in which the first and second conductive paths and other wirings or electrodes do not overlap in the disconnection portion is used. In this way, damage to other wirings or electrodes can be suppressed by laser light irradiation for disconnecting the first and second conductive paths. In particular, when viewed from a direction perpendicular to the main surface of the substrate SUB, when the distance between the disconnected portion and the wiring or the electrodes other than the first and second conductive paths is about 2 μm or more, the first and second conductive paths are separated. By irradiating the laser light for disconnecting, it is possible to easily prevent damage to other wirings or electrodes.

추가의 이점 및 변형이 당업자들에게 용이하게 일어날 수 있을 것이다. 그러므로, 더 넓은 양태에서의 본 발명은 상세한 설명 및 그에 설명되고 도시된 대표 실시예에 국한되지 않는다. 따라서, 첨부된 청구항과 그 동등물에 의해 정의된 일반적인 발명의 개념의 취지 및 범위를 벗어나지 않고 각종 수정이 행해질 수 있다.Additional advantages and modifications will readily occur to those skilled in the art. Therefore, the invention in its broader aspects is not limited to the description and the representative embodiments described and illustrated therein. Accordingly, various modifications may be made without departing from the spirit and scope of the general inventive concept as defined by the appended claims and their equivalents.

본 발명에 따르면, 화소 회로에 영상 신호로서 전류 신호를 기입하는 액티브 매트릭스 구동 방식의 표시 장치에서, 휘선 또는 멸선 형상의 잔상이 있는 휘점이 발생하는 것을 방지할 수 있다. According to the present invention, in the active matrix drive type display device which writes a current signal as a video signal to the pixel circuit, it is possible to prevent the bright spots having the afterimages of the bright lines or the dark lines.

Claims (11)

절연 기판과, 상기 절연 기판상에서 매트릭스 형상으로 배열된 복수의 화소와, 상기 복수의 화소가 형성하는 열에 대응해서 배열된 복수의 영상 신호선을 포함하는 표시 장치에 있어서,A display device comprising an insulating substrate, a plurality of pixels arranged in a matrix form on the insulating substrate, and a plurality of video signal lines arranged in correspondence to columns formed by the plurality of pixels. 상기 복수의 화소 각각은, Each of the plurality of pixels, 제어 단자, 제1 전원 단자에 접속된 제1 단자, 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응하는 크기의 전류를 출력하는 제2 단자를 포함하는 구동 제어 소자,A drive control element including a control terminal, a first terminal connected to a first power supply terminal, and a second terminal for outputting a current having a magnitude corresponding to a voltage between the control terminal and the first terminal; 제1 전극, 제2 전원 단자에 접속된 제2 전극, 상기 제1 전극과 제2 전극 사이에 개재된 활성층을 포함하는 표시 소자,A display element comprising a first electrode, a second electrode connected to a second power supply terminal, and an active layer interposed between the first electrode and the second electrode; 상기 제2 단자와 상기 제1 전극 사이에 접속된 출력 제어 스위치,An output control switch connected between the second terminal and the first electrode, 상기 제2 단자, 상기 영상 신호선 및 상기 제어 단자가 전기적으로 상호 접속된 제1 상태, 상기 제2 단자, 상기 영상 신호선 및 상기 제어 단자가 전기적으로 상호 차단된 제2 상태 사이에서 전기적 접속을 전환하는 스위치 군, 및Switching electrical connections between a first state in which the second terminal, the image signal line and the control terminal are electrically interconnected, and a second state in which the second terminal, the image signal line and the control terminal are electrically isolated from each other. Switch group, and 상기 제어 단자에 접속된 캐패시터A capacitor connected to the control terminal 를 포함하고, 상기 복수의 화소 일부에서, 상기 제1 전극을 상기 제1 전원 단자에 전기적으로 접속시키는 제1 도전로와, 상기 제2 단자를 상기 영상 신호선에 전기적으로 접속시키는 제2 도전로를 단선시키는 표시 장치.And a first conductive path electrically connecting the first electrode to the first power supply terminal, and a second conductive path electrically connecting the second terminal to the video signal line, in a portion of the plurality of pixels. Disconnecting display device. 제1항에 있어서, 상기 스위치 군은, 상기 영상 신호선에 접속된 영상 신호 공급 제어 스위치와, 상기 제어 단자에 접속된 다이오드-접속 스위치를 포함하고,The switch group according to claim 1, wherein the switch group includes a video signal supply control switch connected to the video signal line, and a diode-connected switch connected to the control terminal. 상기 제1 및 제2 도전로가 단선되어 있는 상기 화소에서는, 상기 제1 도전로 중 상기 영상 신호 공급 제어 스위치와 상기 영상 신호선을 접속시키는 부분이 단선되고, 상기 제2 도전로 중 상기 출력 제어 스위치와 상기 제1 전극을 접속시키는 부분이 단선되는 표시 장치.In the pixel in which the first and second conductive paths are disconnected, a portion of the first conductive path connecting the video signal supply control switch and the video signal line is disconnected, and the output control switch of the second conductive paths is disconnected. And a portion for connecting the first electrode to each other is disconnected. 제1항에 있어서, 상기 스위치 군은, 상기 영상 신호선에 직렬로 접속된 복수의 영상 신호 공급 제어 스위치와 상기 제어 단자에 접속된 다이오드-접속 스위치를 포함하고,The switch group according to claim 1, wherein the switch group includes a plurality of video signal supply control switches connected in series to the video signal line and a diode-connected switch connected to the control terminal, 상기 제1 및 제2 도전로 둘 모두 단선되어 있는 상기 화소에서는, 상기 제1 도전로 중 상기 복수의 영상 신호 공급 제어 스위치 중 하나와 상기 영상 신호선을 접속시키는 부분이 단선되고, 상기 제2 도전로 중 상기 출력 제어 스위치와 상기 제1 전극을 접속시키는 부분이 단선되는 표시 장치.In the pixel in which both of the first and second conductive paths are disconnected, a portion of the first conductive path connecting one of the plurality of video signal supply control switches and the video signal line is disconnected, and the second conductive path is disconnected. The display device of which the part which connects the said output control switch and a said 1st electrode is disconnected. 제1항에 있어서, 상기 스위치 군은, 상기 영상 신호선에 직렬로 접속된 복수의 영상 신호 공급 제어 스위치와 상기 제어 단자에 접속된 다이오드-접속 스위치를 포함하고,The switch group according to claim 1, wherein the switch group includes a plurality of video signal supply control switches connected in series to the video signal line and a diode-connected switch connected to the control terminal, 상기 제1 및 제2 도전로 둘 모두가 단전되어 있는 상기 화소에서는, 상기 제1 도전로 중 상기 복수의 영상 신호 공급 제어 스위치들 서로를 접속시키는 부분이 단선되고, 상기 제2 도전로 중 상기 출력 제어 스위치와 상기 제1 전극을 접속시키는 부분이 단선되는 표시 장치.In the pixel in which both of the first and second conductive paths are disconnected, a portion of the first conductive paths connecting the plurality of video signal supply control switches to each other is disconnected, and the output of the second conductive paths is disconnected. A display device in which a portion connecting the control switch and the first electrode is disconnected. 제1항에 있어서, 상기 제1 및 제2 도전로는 제1 및 제2 폴리실리콘부를 각각 포함하고,The method of claim 1, wherein the first and second conductive paths include first and second polysilicon portions, respectively. 상기 제1 및 제2 도전로 둘 모두가 단선된 상기 화소에서는, 상기 제1 및 제2 폴리실리콘부가 단선되는 표시 장치.And the first and second polysilicon portions are disconnected in the pixel in which both the first and second conductive paths are disconnected. 제1항에 있어서, 상기 표시 소자는 유기 EL 소자인 표시 장치.The display device according to claim 1, wherein the display element is an organic EL element. 절연 기판과, 상기 절연 기판상에서 매트릭스 형상으로 배열된 복수의 화소와, 상기 복수의 화소가 형성하는 열에 대응해서 배열된 복수의 영상 신호선을 포함하는 표시 장치를 제조하는 방법에 있어서,A method of manufacturing a display device comprising an insulating substrate, a plurality of pixels arranged in a matrix form on the insulating substrate, and a plurality of video signal lines arranged corresponding to columns formed by the plurality of pixels. 상기 복수의 화소 각각은, Each of the plurality of pixels, 제어 단자, 제1 전원 단자에 접속된 제1 단자, 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응하는 크기의 전류를 출력하는 제2 단자를 포함하는 구동 제어 소자,A drive control element including a control terminal, a first terminal connected to a first power supply terminal, and a second terminal for outputting a current having a magnitude corresponding to a voltage between the control terminal and the first terminal; 제1 전극, 제2 전원 단자에 접속된 제2 전극, 상기 제1 전극과 제2 전극 사이에 개재된 활성층을 포함하는 표시 소자,A display element comprising a first electrode, a second electrode connected to a second power supply terminal, and an active layer interposed between the first electrode and the second electrode; 상기 제2 단자와 상기 제1 전극 사이에 접속된 출력 제어 스위치,An output control switch connected between the second terminal and the first electrode, 상기 제2 단자, 상기 영상 신호선 및 상기 제어 단자가 전기적으로 상호 접속된 제1 상태, 상기 제2 단자, 상기 영상 신호선 및 상기 제어 단자가 전기적으로 상호 차단된 제2 상태 사이에서 전기적 접속을 전환하는 스위치 군, 및Switching electrical connections between a first state in which the second terminal, the image signal line and the control terminal are electrically interconnected, and a second state in which the second terminal, the image signal line and the control terminal are electrically isolated from each other. Switch group, and 상기 제어 단자에 접속된 캐패시터A capacitor connected to the control terminal 를 포함하고, Including, 검사 화상(inspection image)이 표시될 때 멸선 형상의 잔상이 있는 휘점 또는 휘선으로서 시인될 수 있는, 상기 복수의 화소들 중 적어도 하나를 선택하는 공정과, Selecting at least one of the plurality of pixels, which can be viewed as a bright spot or bright spot with an afterimage-shaped afterimage when an inspection image is displayed; 선택된 상기 화소에서, 상기 제1 전극을 상기 제1 전원 단자에 전기적으로 접속시키는 제1 도전로와, 상기 제2 단자를 상기 영상 신호 선에 전기적으로 접속시키는 제2 도전로를 단선시키는 공정Disconnecting a first conductive path electrically connecting the first electrode to the first power supply terminal and a second conductive path electrically connecting the second terminal to the video signal line in the selected pixel; 을 포함하는 표시 장치의 제조 방법.Method of manufacturing a display device comprising a. 제7항에 있어서, 상기 제1 및 제2 도전로를 단선시키는 상기 공정은, 상기 제1 및 제2 도전로에 레이저 광을 조사하는 공정을 포함하는 표시 장치의 제조 방법.The manufacturing method of a display device according to claim 7, wherein the step of disconnecting the first and second conductive paths comprises a step of irradiating laser light to the first and second conductive paths. 제7항에 있어서, 상기 제1 및 제2 도전로는 제1 및 제2 폴리실리콘부를 각각 포함하고, The method of claim 7, wherein the first and second conductive paths include first and second polysilicon portions, respectively. 상기 제1 및 제2 도전로를 단선시키는 상기 공정은, 상기 제1 및 제2 폴리실 리콘부를 단선시키는 공정을 포함하는 표시 장치의 제조 방법.The step of disconnecting the first and second conductive paths includes the step of disconnecting the first and second polysilicon portions. 제9항에 있어서, 상기 제1 및 제2 도전로를 단선시키는 상기 공정은, 상기 제1 및 제2 폴리실리콘부를 레이저 광으로 조사하는 공정을 포함하는 표시 장치의 제조 방법.The method of manufacturing a display device according to claim 9, wherein the step of disconnecting the first and second conductive paths comprises a step of irradiating the first and second polysilicon portions with laser light. 제7항에 있어서, 상기 표시 소자는 유기 EL 소자인 표시 장치의 제조 방법.The method of manufacturing a display device according to claim 7, wherein the display element is an organic EL element.
KR1020067023851A 2005-02-28 2005-12-13 Display and method of manufacturing the same KR100853346B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067023851A KR100853346B1 (en) 2005-02-28 2005-12-13 Display and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00053424 2005-02-28
KR1020067023851A KR100853346B1 (en) 2005-02-28 2005-12-13 Display and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070019738A true KR20070019738A (en) 2007-02-15
KR100853346B1 KR100853346B1 (en) 2008-08-21

Family

ID=41645547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023851A KR100853346B1 (en) 2005-02-28 2005-12-13 Display and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100853346B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022126652A (en) * 2011-11-29 2022-08-30 株式会社半導体エネルギー研究所 Display device and electronic apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484463A (en) * 1990-07-27 1992-03-17 Meidensha Corp Composite type semiconductor device
JP2003216100A (en) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd El (electroluminescent) display panel and el display device and its driving method and method for inspecting the same device and driver circuit for the same device
KR100638304B1 (en) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Driver circuit of el display panel
JP4490650B2 (en) * 2002-04-26 2010-06-30 東芝モバイルディスプレイ株式会社 EL display device driving method and EL display device
JP2004342457A (en) * 2003-05-15 2004-12-02 Sanyo Electric Co Ltd Manufacturing method of display panel, and display panel
JP4984672B2 (en) * 2006-06-20 2012-07-25 トヨタ紡織株式会社 Fiber molded body and method for producing the same
JP4714094B2 (en) * 2006-06-23 2011-06-29 株式会社アドバンテスト Signal generator and test device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022126652A (en) * 2011-11-29 2022-08-30 株式会社半導体エネルギー研究所 Display device and electronic apparatus

Also Published As

Publication number Publication date
KR100853346B1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
US7482187B2 (en) Display and method of manufacturing the same
JP6573753B2 (en) Organic light emitting display device and repair method thereof
KR100699997B1 (en) Organic electroluminescent display device with several driving transistors and several anode or cathode electrodes
US9590023B2 (en) Organic light-emitting display apparatus and method of repairing the same
US8664671B2 (en) Display device and fabrication method for display device
JP2007316511A (en) Active matrix type display device
US10867542B2 (en) Electroluminescence display
US20060221005A1 (en) Display, array substrate, and method of driving display
JP2006330469A (en) Organic electroluminescence display device
WO2019186929A1 (en) Display device and defective pixel repairing method therefor
KR100712152B1 (en) Display, array substrate and method of driving display
US20120326176A1 (en) Display device and fabrication method for display device
KR100712153B1 (en) Display and method of driving the same
KR100853346B1 (en) Display and method of manufacturing the same
JP2009115840A (en) Active matrix display device and method for driving same
JP2006284915A (en) Display device and array substrate
KR100719008B1 (en) Array substrate
JP2007010872A (en) Display device and array substrate
US20060221251A1 (en) Display, array substrate, and method of manufacturing display
JP2007155818A (en) Display device, array substrate, and method of manufacturing display device
JP2006284944A (en) Display device, array substrate, and driving method of display device
KR20080054050A (en) Organic light emitting display
JP2006284942A (en) Display device and array substrate
JP2006309179A (en) Display, array substrate, and method of driving display
JP2007010873A (en) Display apparatus and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 10