KR20070018607A - Capacitor in semiconductor device and the method for fabricating the same - Google Patents

Capacitor in semiconductor device and the method for fabricating the same Download PDF

Info

Publication number
KR20070018607A
KR20070018607A KR1020050073458A KR20050073458A KR20070018607A KR 20070018607 A KR20070018607 A KR 20070018607A KR 1020050073458 A KR1020050073458 A KR 1020050073458A KR 20050073458 A KR20050073458 A KR 20050073458A KR 20070018607 A KR20070018607 A KR 20070018607A
Authority
KR
South Korea
Prior art keywords
film
capacitor
tungsten nitride
nitride film
gas
Prior art date
Application number
KR1020050073458A
Other languages
Korean (ko)
Other versions
KR100826638B1 (en
Inventor
오재민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050073458A priority Critical patent/KR100826638B1/en
Publication of KR20070018607A publication Critical patent/KR20070018607A/en
Application granted granted Critical
Publication of KR100826638B1 publication Critical patent/KR100826638B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체 소자의 캐패시터 및 그 형성방법은, 트랜지스터 및 비트라인을 포함하는 하부 구조물이 형성된 반도체 기판과; 반도체 기판 상에 배치되고 텅스텐 질화막(WN)을 포함하고 있는 하부전극과; 하부전극 위에 배치되고 하프늄옥사이드(HfO2) 단일막으로 형성되어 있는 유전체막과; 그리고 유전체막 위에 배치되고 텅스텐질화막(WN)을 포함하고 있는 상부전극을 포함한다.A capacitor and a method of forming the semiconductor device of the present invention include a semiconductor substrate having a lower structure including a transistor and a bit line; A lower electrode disposed on the semiconductor substrate and including a tungsten nitride film WN; A dielectric film disposed on the lower electrode and formed of a hafnium oxide (HfO 2 ) single film; And an upper electrode disposed on the dielectric film and including the tungsten nitride film WN.

텅스텐질화막(WN), 저온공정, 하프늄옥사이드(HfO₂) Tungsten nitride film (WN), low temperature process, hafnium oxide (HfO₂)

Description

반도체 소자의 캐패시터 및 그 형성방법{Capacitor in semiconductor device and the method for fabricating the same}Capacitor in semiconductor device and the method for fabricating the same

도 1은 종래 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 나타내보인 도면이다.1 is a view illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

도 2는 본 발명에 따른 반도체 소자의 캐패시터의 구조를 설명하기 위해 나타내보인 도면이다.2 is a view illustrating a structure of a capacitor of a semiconductor device according to the present invention.

도 3 내지 도 7은 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 나타내보인 도면이다.3 to 7 are views for explaining a method of forming a capacitor of a semiconductor device according to the present invention.

도 8은 본 발명에 따라 원자층 증착방법을 이용하여 텅스텐질화막(WN)을 증착하는 공정을 순차적으로 나타내 보인 흐름도이다. 8 is a flowchart sequentially illustrating a process of depositing a tungsten nitride film (WN) using an atomic layer deposition method according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 반도체 기판 210 : 컨택플러그200: semiconductor substrate 210: contact plug

230 : 캐패시터용 희생절연막 240 : 하부전극230: sacrificial insulating film for the capacitor 240: lower electrode

250 : 유전체막 260 : 상부전극250: dielectric film 260: upper electrode

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device.

최근 반도체 소자가 고집적화됨에 따라 셀 크기가 감소되어 충분한 정전용량(Cs)을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램(DRAM) 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 고집적화에 중요한 요인이 된다. 또한, 디램(DRAM) 소자가 축소됨에 따라 정전용량을 확보하는 방법으로 종래의 캐패시터 물질을 이용하면서 캐패시터의 표면적을 넓히는 방법, 예를 들어 캐패시터의 높이를 높이는 방법을 이용하여 왔다. 그러나 캐패시터의 높이를 증가시키면, 높이 증가에 따른 단차에 의해 공정 마진이 급속히 감소하여 후속 공정이 어려워지고, 정전용량 확보가 어려워지는 문제가 있었다. Recently, as semiconductor devices have been highly integrated, it has become difficult to form capacitors with sufficient capacitance (Cs) due to the reduced cell size. In particular, a DRAM device including one MOS transistor and a capacitor has a large area in a chip. Reducing the area while increasing the capacitance of the occupying capacitor is an important factor for high integration. In addition, as a DRAM device shrinks, a method of securing a capacitance has been used to increase the surface area of the capacitor, for example, to increase the height of the capacitor while using a conventional capacitor material. However, if the height of the capacitor is increased, the process margin is rapidly reduced due to the step with increasing height, it is difficult to follow-up process, it is difficult to secure the capacitance.

이에 따라 유전상수(k)가 높은 물질을 캐패시터에 적용하는 방법이 제안되어 ONO(Oxide nitride oxide)막을 유전체로 사용하던 이전의 방법에서 원자층 증착방법(ALD; Atomic layer deposition)을 통한 알루미나(Al2O3), 하프늄옥사이드(HfO2)를 이용하는 방법으로 변화하고 있다. 또한, 캐패시터의 전극 구조도 실리콘-절연체-실리콘(SIS; Silicon-insulator-silicon) 구조에서 금속-절연체-금속(MIM; Metal-insulator-metal) 구조로 변화하여 기생 캐패시터를 감소시켜 정전용량을 확보하는 방향으로 연구가 진행되고 있다.Accordingly, a method of applying a material having a high dielectric constant (k) to a capacitor has been proposed. In the previous method using an oxide nitride oxide (ONO) film as a dielectric, an alumina (ALD) method using atomic layer deposition (ALD) was performed. 2 O 3 ) and hafnium oxide (HfO 2 ) to change the method. In addition, the electrode structure of the capacitor is also changed from a silicon-insulator-silicon (SIS) structure to a metal-insulator-metal (MIM) structure to reduce parasitic capacitors to secure capacitance. Research is underway in the direction.

도 1은 종래 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 나타내보인 도면이다.1 is a view illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

도 1을 참조하면, 비록 도면에 도시되지는 않았으나, 반도체 기판(100)에 소자분리막과 트랜지스터 및 비트라인 등의 하부 구조물(도시하지 않음)을 형성한다. 다음에 하부 구조물 전 표면상에 상기 하부 구조물과 하부전극을 연결하는 하부전극용 컨택플러그(120)를 포함하는 층간절연막(110)을 형성한다. 그리고 하부전극용 컨택플러그(120) 및 층간절연막 전면에 컨택홀(도시하지 않음)을 포함하는 캐패시터용 희생절연막(130)을 형성한다. 다음에 캐패시터용 희생절연막(130) 전면에 화학적 기상증착(CVD; Chemical vapor deposition)방법을 이용하여 티타늄나이트라이드(TiN) 패턴으로 된 하부전극(140)을 형성한다. 다음에 하부전극(140) 표면에 유전막(150)을 형성하고, 화학적 기상증착방법을 통해 티타늄나이트라이드(TiN) 패턴으로 된 상부전극(160)을 형성한다. Referring to FIG. 1, although not shown in the drawing, a lower structure (not shown) such as an isolation layer, a transistor, and a bit line is formed in the semiconductor substrate 100. Next, an interlayer insulating film 110 including a lower electrode contact plug 120 connecting the lower structure and the lower electrode is formed on the entire surface of the lower structure. In addition, a sacrificial insulating film 130 for a capacitor including contact holes (not shown) is formed on the contact plug 120 for the lower electrode and the interlayer insulating film. Next, a lower electrode 140 having a titanium nitride (TiN) pattern is formed on the entire surface of the capacitor sacrificial insulating layer 130 by using chemical vapor deposition (CVD). Next, a dielectric film 150 is formed on the lower electrode 140, and an upper electrode 160 having a titanium nitride (TiN) pattern is formed through a chemical vapor deposition method.

이때, 유전막(150)은 높은 유전상수(k)를 갖는 물질, 예를 들어 하프늄옥사이드(HfO2) 화합물을 이용하여 형성할 수 있다. 하프늄옥사이드(HfO2) 화합물은 다른 절연막에 비하여 절연 특성이 뛰어나고, 유전율(k)이 k=25로 매우 높아서 캐패시터의 정전용량을 크게 증가시키는 장점이 있어 고집적 소자 제조에 적합하여 상기 트랜지스터의 게이트 절연막, 또는 캐패시터의 하부전극과 상부전극 사이에 위치하는 유전막에 적용하고 있다. In this case, the dielectric layer 150 may be formed using a material having a high dielectric constant (k), for example, a hafnium oxide (HfO 2 ) compound. The hafnium oxide (HfO 2 ) compound has superior insulation properties compared to other insulating films, and has a very high dielectric constant (k) of k = 25, which greatly increases the capacitance of the capacitor. Or a dielectric film positioned between the lower electrode and the upper electrode of the capacitor.

그런데, 하프늄옥사이드(HfO2) 화합물은 결정화 온도가 낮아 반도체 소자의 제조를 위한 공정 중 고온의 열로 인해 과도한 열적 버짓(Thermal budget)이 가해지는 경우, 예를 들면, 급속열처리(RTA; Rapid thermal annealing) 공정을 진행하 게 되면, 비정질(amorphous) 구조에서 결정화(crystallization)가 진행되어 그레인 바운더리(grain boundary)가 형성되면서 물질의 특성이 열화되는 문제를 유발시킨다. 이에 따라 하프늄옥사이드(HfO2) 화합물의 특성이 열화하는 것을 방지하기 위하여 열적 한계를 최소화하는 방향으로 공정을 진행하고 있다. However, when the hafnium oxide (HfO 2 ) compound has a low crystallization temperature and an excessive thermal budget is applied due to high temperature heat during the process of manufacturing a semiconductor device, for example, rapid thermal annealing (RTA) ) Process, the crystallization (crystallization) in the amorphous structure (grain shape) is formed, causing the problem of deterioration of the properties of the material. Accordingly, in order to prevent deterioration of the properties of the hafnium oxide (HfO 2 ) compound, the process is proceeded in a direction that minimizes thermal limits.

또한, 상, 하부전극(160, 140)으로서 티타늄나이트라이드(TiN)막을 증착시, 소자의 고집적화에 따른 축소에 의한 컨택 높이의 증가 및 컨택홀의 개방 영역의 감소로 인하여 컨택 내의 전도성 물질의 균일한 증착이 어려워져 스텝 커버리지 특성이 우수한 사염화티타늄(TiCl4)을 이용하고 있다. 그러나 사염화티타늄(TiCl4)을 이용할 경우, 티타늄나이트라이드(TiN)막 내에 염소(Cl)가 잔여함에 따라 비저항이 급격하게 증가하여 컨택저항이 상승하는 문제가 발생한다. 이에 따라 상기 잔여 염소(Cl)를 제거하기 위해 티타늄나이트라이드(TiN)막의 증착 온도를 550-700℃로 높일 경우, 낮은 결정화 온도를 갖는 하프늄옥사이드(HfO2) 화합물이 결정 구조로 변화하고, 그레인 바운더리(grain boundary)가 형성되면서 누설전류가 증가하는 문제가 발생한다.In addition, when depositing a titanium nitride (TiN) film as the upper and lower electrodes 160 and 140, the conductive material in the contact may be uniform due to the increase in contact height due to the reduction of the high integration of the device and the decrease in the open area of the contact hole. Titanium tetrachloride (TiCl 4 ), which has excellent step coverage characteristics due to difficulty in deposition, is used. However, in the case of using titanium tetrachloride (TiCl 4 ), as chlorine (Cl) remains in the titanium nitride (TiN) film, a specific resistance increases rapidly, resulting in a problem of increasing contact resistance. Accordingly, when the deposition temperature of the titanium nitride (TiN) film is increased to 550-700 ° C. in order to remove the residual chlorine (Cl), the hafnium oxide (HfO 2 ) compound having a low crystallization temperature is changed into a crystal structure, and the grain is crystallized. The problem arises in that leakage current increases as a grain boundary is formed.

이에 따라 하프늄옥사이드(HfO2)를 단일막으로 이용하지 않고, 비결정성이 높아 누설전류가 작은 알루미나(Al2O3)막을 적층하여 하프늄옥사이드/알루미나/하프늄옥사이드의 적층구조로 이루어진 유전막(150)을 이용하고 있다. 그러나 이 경우, 유전상수가 작은 알루미나(Al2O3)를 적층하여 이용하기 때문에, 정전용량이 감소하 는 문제가 있다. Accordingly, without using hafnium oxide (HfO 2 ) as a single layer, a dielectric layer 150 having a laminated structure of hafnium oxide / alumina / hafnium oxide by stacking an alumina (Al 2 O 3 ) film having a high amorphousness and a low leakage current is provided. Is using. However, in this case, since alumina (Al 2 O 3 ) having a low dielectric constant is laminated and used, there is a problem that the capacitance decreases.

본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 캐패시터 형성방법을 개선하여 하프늄옥사이드(HfO2)막이 결정화하는 것을 제어하고, 하프늄옥사이드(HfO2) 단일막으로 유전막을 형성할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to improve the method of forming a capacitor in a semiconductor device, to control the hafnium oxide (HfO 2 ) crystallization, and to form a dielectric film with a hafnium oxide (HfO 2 ) single layer metal of the semiconductor device It is to provide a wiring forming method.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 캐패시터는, 트랜지스터 및 비트라인을 포함하는 하부 구조물이 형성된 반도체 기판과; 상기 반도체 기판 상에 배치되고 텅스텐 질화막(WN)을 포함하고 있는 하부전극과; 상기 하부전극 위에 배치되고 하프늄옥사이드(HfO2) 단일막으로 형성되어 있는 유전체막과; 그리고 상기 유전체막 위에 배치되고 텅스텐질화막(WN)을 포함하고 있는 상부전극을 포함한다.In order to achieve the above technical problem, a capacitor of a semiconductor device according to the present invention includes a semiconductor substrate having a lower structure including a transistor and a bit line; A lower electrode disposed on the semiconductor substrate and including a tungsten nitride film (WN); A dielectric film disposed on the lower electrode and formed of a hafnium oxide (HfO 2 ) single film; And an upper electrode disposed on the dielectric film and including a tungsten nitride film WN.

본 발명에 있어서, 상기 텅스텐질화막(WN)은 다원계화합물을 포함할 수 있다.In the present invention, the tungsten nitride film (WN) may include a multi-element compound.

상기 텅스텐질화막(WN)은 250-350Å의 두께로 형성하는 것이 바람직하다. The tungsten nitride film (WN) is preferably formed to a thickness of 250-350 kPa.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 텅스텐질화막(WN) 하부전극, 고유전율을 갖는 유전막, 및 텅스텐질화막(WN) 상부전극이 순차적으로 배치되는 구조의 캐패시터 제조방법에 있어서, 상기 텅스텐질화막(WN) 하부전극을 저온에서 형성하는 단계; 상기 유전막을 원자층 증착방법을 이용하여 형성하는 단계; 및 상기 텅스텐질화막(WN) 상부전극을 저온에서 형성하는 단계를 포함한다.In order to achieve the above technical problem, a method of forming a capacitor of a semiconductor device according to the present invention includes a capacitor having a structure in which a tungsten nitride film (WN) lower electrode, a dielectric film having a high dielectric constant, and a tungsten nitride film (WN) upper electrode are sequentially disposed. A manufacturing method, comprising: forming the tungsten nitride film (WN) lower electrode at a low temperature; Forming the dielectric film using an atomic layer deposition method; And forming the tungsten nitride film (WN) upper electrode at a low temperature.

본 발명에 있어서, 상기 텅스텐질화막(WN) 하부전극 및 상부전극을 형성하는 단계는, 디보란(B2H6)가스를 소스 가스로 공급하는 단계; 퍼지 가스를 이용하여 정화하는 단계; 육불화텅스텐(WF6) 가스를 제1 환원가스로 공급하는 단계; 퍼지 가스를 이용하여 정화하는 단계; 및 암모니아(NH3)가스를 제2 환원가스로 공급하여 단일층을 형성하는 단계를 포함할 수 있다.In the present invention, the forming of the tungsten nitride film (WN) lower electrode and the upper electrode may include supplying a diborane (B 2 H 6 ) gas as a source gas; Purifying with purge gas; Supplying tungsten hexafluoride (WF 6 ) gas to the first reducing gas; Purifying with purge gas; And supplying ammonia (NH 3 ) gas to the second reducing gas to form a single layer.

상기 텅스텐질화막(WN) 하부전극 및 상부전극은 100-400℃의 온도에서 형성하는 것이 바람직하다.The tungsten nitride film (WN) lower electrode and the upper electrode are preferably formed at a temperature of 100-400 ℃.

상기 퍼지 가스는, 헬륨(He), 아르곤(Ar), 질소(N₂)가스 가운데 하나를 이용하는 것이 바람직하다.As the purge gas, it is preferable to use one of helium (He), argon (Ar), and nitrogen (N 2) gas.

상기 유전체막은 하프늄옥사이드(HfO2)막을 포함할 수 있다.The dielectric film may include a hafnium oxide (HfO 2 ) film.

상기 하프늄옥사이드(HfO2)막은 단일막으로 형성하는 것이 바람직하다.The hafnium oxide (HfO 2 ) film is preferably formed as a single film.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분 에 대해서는 동일한 도면 부호를 붙였다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

이하에서는 본 발명에 따른 반도체 소자의 캐패시터 및 그 형성방법을 설명하기 위해 실린더 타입의 캐패시터를 예로 설명하기로 하지만, 실린더 타입의 캐패시터로 한정되지 않는 것은 자명하다.Hereinafter, a cylinder type capacitor will be described as an example in order to explain a capacitor and a method of forming the semiconductor device according to the present invention. However, the present invention is not limited to the cylinder type capacitor.

도 2는 본 발명에 따른 반도체 소자의 캐패시터 구조를 설명하기 위해 나타내보인 도면이다.2 is a view showing for explaining the capacitor structure of the semiconductor device according to the present invention.

도 2를 참조하면, 본 발명에 따른 반도체 소자의 캐패시터에서는 트랜지스터 및 비트라인을 포함하는 하부 구조물이 형성된 반도체 기판(200) 상에 상기 하부 구조물과 하부전극을 연결하는 컨택플러그(220)를 포함하는 층간절연막(210)이 형성되어 있으며, 컨택플러그(220)는 폴리실리콘을 포함하는 도전막 물질로 이루어져 있다.Referring to FIG. 2, a capacitor of a semiconductor device according to the present invention includes a contact plug 220 connecting a lower structure and a lower electrode on a semiconductor substrate 200 on which a lower structure including a transistor and a bit line is formed. An interlayer insulating film 210 is formed, and the contact plug 220 is made of a conductive film material including polysilicon.

그리고 컨택플러그(220) 및 층간절연막(210) 전면에 상기 컨택플러그(220)를 노출하는 컨택홀(도시하지 않음)을 포함하는 캐패시터용 희생절연막(230)이 형성되어 있다. A capacitor sacrificial insulating film 230 including a contact hole (not shown) exposing the contact plug 220 is formed over the contact plug 220 and the interlayer insulating film 210.

다음에 캐패시터용 희생절연막(230)의 컨택홀 전면에 배치되는 하부전극(240)과 상기 하부전극(240) 및 상기 캐패시터용 희생절연막(230) 위에 하프늄옥사이드(HfO2) 단일막으로 유전체막(250)이 형성되어 있다. 그리고 상기 유전체막(250) 위에 상부전극(260)이 형성되어 있다. 여기서 캐패시터용 희생절연막(230)의 컨택홀 전면에 배치된 하부전극(240) 및 상기 유전체막(250) 위에 배치된 상부전극(260)은 텅스텐질화막(WN)으로 형성되어 있다. 이때, 하부전극(240) 및 상부전극은 250-350Å의 두께로 형성된다. Next, a dielectric film (HfO 2 ) is formed on the lower electrode 240, the lower electrode 240, and the capacitor sacrificial insulating film 230 disposed on the entire contact hole of the capacitor sacrificial insulating film 230. 250) is formed. An upper electrode 260 is formed on the dielectric film 250. The lower electrode 240 disposed over the contact hole of the sacrificial insulating layer 230 for the capacitor and the upper electrode 260 disposed over the dielectric layer 250 are formed of a tungsten nitride film WN. At this time, the lower electrode 240 and the upper electrode is formed to a thickness of 250-350Å.

추후에도 설명하겠지만, 상기 텅스텐질화막(WN)은 낮은 온도에서도 증착이 가능하다. 이에 따라 하프늄옥사이드(HfO2)막의 결정화를 최소화할 수 있으며, 이 때문에 하프늄옥사이드(HfO2) 단일막으로 캐패시터의 유전체막(250)을 형성해도 누설전류가 발생하는 것을 방지할 수 있다. 또한, 하프늄옥사이드(HfO2)를 유전체막(250)으로 이용함으로써 정전용량을 극대화할 수 있다.As will be described later, the tungsten nitride film WN can be deposited even at a low temperature. Accordingly, the crystallization of the hafnium oxide (HfO 2 ) film can be minimized. Thus, even when the dielectric film 250 of the capacitor is formed of the hafnium oxide (HfO 2 ) single film, leakage current can be prevented. In addition, by using hafnium oxide (HfO 2 ) as the dielectric film 250, it is possible to maximize the capacitance.

이하, 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 보다 상세하게 설명한다.Hereinafter, a method of forming a capacitor of a semiconductor device according to the present invention will be described in more detail.

도 3 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위하여 나타내 보인 도면들이다.3 to 7 are views illustrating a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

먼저 도 3을 참조하면, 트랜지스터 및 비트라인(도시하지 않음)의 제조 공정이 완료된 반도체 기판(200) 상에 층간절연막(210)을 증착하고, 소정의 공정을 진행하여 반도체 기판(200)을 선택적으로 노출시킨다. 다음에 노출 영역을 포함한 층간절연막(210) 전면에 도전막을 형성한 후, 에치백(etch-back) 공정을 수행하여 노출 영역이 매립되는 컨택플러그(220)를 형성한다. 여기서 층간절연막(210)은 PETEOS(Plasma Enhanced TEOS)막을 포함하여 형성할 수 있고, 컨택플러그(220)는 폴리실리콘(poly silicon) 등의 도전성 물질로 형성할 수 있다.First, referring to FIG. 3, an interlayer insulating film 210 is deposited on a semiconductor substrate 200 on which a manufacturing process of a transistor and a bit line (not shown) is completed, and a predetermined process is performed to selectively select the semiconductor substrate 200. Expose Next, after the conductive film is formed on the entire surface of the interlayer insulating film 210 including the exposed area, the contact plug 220 in which the exposed area is filled is formed by performing an etch-back process. The interlayer insulating layer 210 may include a PETEOS (Plasma Enhanced TEOS) film, and the contact plug 220 may be formed of a conductive material such as polysilicon.

다음에 도 4를 참조하면, 층간절연막(210) 및 컨택플러그(220) 상에 캐패시터용 희생절연막(300)을 형성한다. 이때, 캐패시터용 희생절연막(300)은 캐패시터 가 형성될 높이만큼 PSG(Phosphorus Silicate Glass) 산화막 및 PETEOS 막의 이중막으로 형성할 수 있다. 다음으로 캐패시터용 희생절연막(300) 상에 감광막을 도포 및 패터닝하여 감광막 패턴(도시하지 않음)을 형성한다. 다음에 감광막 패턴을 마스크로 층간절연막(210) 및 컨택플러그(220)를 선택적으로 노출시키도록 캐패시터용 희생절연막(300)을 제거하여 컨택홀(310)을 형성한다.Next, referring to FIG. 4, a sacrificial insulating film 300 for a capacitor is formed on the interlayer insulating film 210 and the contact plug 220. In this case, the sacrificial insulating film 300 for the capacitor may be formed as a double layer of a PSG (Phosphorus Silicate Glass) oxide film and a PETEOS film as high as the capacitor is formed. Next, a photoresist film is coated and patterned on the capacitor sacrificial insulating film 300 to form a photoresist pattern (not shown). Next, the contact hole 310 is formed by removing the sacrificial insulating film 300 for the capacitor to selectively expose the interlayer insulating film 210 and the contact plug 220 using the photoresist pattern as a mask.

다음에 도 5를 참조하면, 컨택홀(310)을 포함하는 캐패시터용 희생절연막(300) 전면에 원자층 증착(ALD; Atomic layer deposition)방법을 이용하여 텅스텐질화막(WN)(도시하지 않음)을 증착한다. 다음에 텅스텐질화막(WN)상에 평탄화 공정, 예를 들어 에치백 또는 화학적 기계적 평탄화(CMP; Chemical mechanical polishing)방법을 이용하여 분리해 하부전극으로서 제1 텅스텐질화막(WN)(400)을 형성한다.Next, referring to FIG. 5, a tungsten nitride film (WN) (not shown) is formed on the entire surface of the capacitor sacrificial insulating film 300 including the contact hole 310 by using an atomic layer deposition (ALD) method. Deposit. Next, a first tungsten nitride film (WN) 400 is formed on the tungsten nitride film WN by using a planarization process, for example, an etch back or a chemical mechanical polishing (CMP) method, to form a first tungsten nitride film (WN) 400 as a lower electrode. .

도 8은 본 발명에 따라 원자층 증착방법을 이용하여 텅스텐질화막(WN)을 증착하는 공정을 순차적으로 나타내 보인 흐름도이다. 8 is a flowchart sequentially illustrating a process of depositing a tungsten nitride film (WN) using an atomic layer deposition method according to the present invention.

도 8을 참조하면, 본 발명에 따른 텅스텐 질화막(WN)을 증착하는 공정은 소스 가스 및 퍼지 가스를 주입하고, 제1 환원 가스 및 퍼지 가스를 주입한 후, 제2 환원 가스 및 퍼지 가스를 주입하는 단계를 포함하여 이루어진다. Referring to FIG. 8, in the process of depositing a tungsten nitride film WN according to the present invention, a source gas and a purge gas are injected, a first reducing gas and a purge gas are injected, and then a second reducing gas and a purge gas are injected. It comprises a step.

이를 위해 먼저 컨택홀(310)이 형성되어 있는 반도체 기판(200)을 공정온도를 250-300℃로 하는 반응챔버에 로딩한다(단계 810). 그리고 디보란(Diborane; B2H6)을 포함하는 소스가스를 반응챔버 내에 주입하여 캐패시터용 희생절연막(300) 의 노출영역에 디보란(B2H6) 소스가 흡착하도록 한다(단계 820). To this end, first, the semiconductor substrate 200 in which the contact hole 310 is formed is loaded into a reaction chamber having a process temperature of 250 to 300 ° C. (step 810). In addition, a source gas including diborane (B 2 H 6 ) is injected into the reaction chamber so that the diborane (B 2 H 6 ) source is adsorbed to the exposed region of the sacrificial insulating film 300 for the capacitor (step 820). .

그리고 반응 챔버에 퍼지 가스(purge gas)를 주입한다(단계 830). 그러면 캐패시터용 희생절연막(300)의 노출영역 표면 이외에 잔존하는 디보란(B2H6)을 포함하는 소스가스는 배기되거나 정화된다. 이때, 반응챔버 내부의 가스를 배기할 수도 있다. 반응챔버의 내부를 정화하는 퍼지 가스는 비활성 계열의 가스로서 헬륨(He), 아르곤(Ar), 질소(N₂)등을 사용할 수 있다.Then, a purge gas is injected into the reaction chamber (step 830). Then, the source gas including the diborane (B 2 H 6 ) remaining in addition to the surface of the exposed region of the sacrificial insulating film 300 for the capacitor is exhausted or purified. At this time, the gas inside the reaction chamber may be exhausted. The purge gas for purifying the inside of the reaction chamber may use helium (He), argon (Ar), nitrogen (N 2), etc. as an inert gas.

다음에 반응챔버에 제1 환원가스를 주입한다(단계　840). 이때, 디보란(B2H6)의 환원가스로는 육불화텅스텐(WF6) 가스를 사용할 수 있다. 그러면 캐패시터용 희생절연막(300)의 노출영역 표면에 흡착되어 있던 디보란(B2H6) 소스가스가 제1 환원가스인 육불화텅스텐(WF6) 가스와 반응하여 단원자층의 텅스텐(W)막(도시하지 않음)이 증착된다. 그리고 반응 챔버에 퍼지 가스(purge gas)를 주입한다(단계 850). 그러면 캐패시터용 희생절연막(300)의 노출영역 표면에 증착된 텅스텐(W)막을 제외한 나머지 부산물이 배기되거나 정화된다. 이때, 반응챔버 내부의 가스를 배기할 수도 있다. 반응챔버의 내부를 정화하는 퍼지 가스는 비활성 계열의 가스로서 헬륨(He), 아르곤(Ar), 질소(N₂)등을 사용할 수 있다.Next, a first reducing gas is injected into the reaction chamber (step 840). At this time, tungsten hexafluoride (WF 6 ) gas may be used as the reducing gas of diborane (B 2 H 6 ). Then, the diborane (B 2 H 6 ) source gas adsorbed on the surface of the exposed area of the sacrificial insulating film 300 for the capacitor reacts with the tungsten hexafluoride (WF 6 ) gas, which is the first reducing gas, to form tungsten (W) in the monoatomic layer. A film (not shown) is deposited. Then, a purge gas is injected into the reaction chamber (step 850). Then, the by-products other than the tungsten (W) film deposited on the exposed region surface of the sacrificial insulating film 300 for the capacitor is exhausted or purified. At this time, the gas inside the reaction chamber may be exhausted. The purge gas for purifying the inside of the reaction chamber may use helium (He), argon (Ar), nitrogen (N 2), etc. as an inert gas.

다음에 상기 캐패시터용 희생절연막(300)의 노출영역 표면에 증착된 텅스텐(W)막에 제2 환원가스를 주입한다(단계 860). 이때, 텅스텐(W)막의 환원가스로는 암모니아(NH3) 가스를 이용할 수 있다. 그러면 텅스텐(W)막이 환원가스인 암모니아 (NH3) 가스와 반응하여 텅스텐질화막(WN)으로 환원된다. 그리고 반응챔버 내부를 정화하기 위하여 퍼지가스를 주입한다.(단계 870) 반응챔버의 내부를 정화하는 퍼지가스는 비활성 계열의 가스로서 헬륨(He), 아르곤(Ar), 질소(N₂)등을 사용할 수 있다. 이때, 반응챔버 내부의 가스를 배기할 수도 있다. 그러면 캐패시터용 희생절연막(300)의 노출영역 표면에 증착된 텅스텐질화막(WN)을 제외한 나머지 반응 부산물 및 반응챔버의 기상에 잔존하는 환원가스는 제거되므로 원자층 증착(ALD)방법은 싸이클(cycle)당 증착되는 막이 제한되며, 소스가스가 모두 소진되면 더 이상 진행되지 않는 자기한계공정(self-limiting process)이다. Next, a second reducing gas is injected into the tungsten (W) film deposited on the exposed area of the capacitor sacrificial insulating film 300 (step 860). At this time, ammonia (NH 3 ) gas may be used as the reducing gas of the tungsten (W) film. The tungsten (W) film then reacts with the ammonia (NH 3 ) gas, which is a reducing gas, to reduce the tungsten nitride film (WN). In order to purify the inside of the reaction chamber, a purge gas is injected. Can be. At this time, the gas inside the reaction chamber may be exhausted. Then, the remaining reaction by-products and the reducing gas remaining in the gaseous phase of the reaction chamber are removed except for the tungsten nitride film WN deposited on the surface of the sacrificial insulating film 300 for the capacitor, so that the atomic layer deposition (ALD) method cycles. It is a self-limiting process that limits the film deposited per sugar and does not proceed any more when the source gas is exhausted.

상기의 일련의 단계를 반복하여 캐패시터용 희생절연막(300)의 노출영역에 텅스텐질화막(WN)이 소정의 두께, 바람직하게는 250-350Å의 두께로 증착되면 종료한다(단계 880).By repeating the above series of steps, when the tungsten nitride film WN is deposited to a predetermined thickness, preferably 250 to 350 microns, in the exposed area of the capacitor sacrificial insulating film 300 (step 880).

다음에 도 6을 참조하면, 제1 텅스텐질화막(WN)(400) 위에 유전체막(500)을 형성한다. 유전체막(500)은 원자층 증착(ALD)방법을 이용하여 하프늄옥사이드(HfO2)막으로 형성할 수 있다. 여기서 종래에는 하프늄옥사이드(HfO2)막이 낮은 온도에서 결정화(crystallization)하고, 두께가 증가함에 따라 결정화가 진행되어 누설전류가 발생하여 하프늄옥사이드(HfO2)막을 단독으로 이용하지 않고, 비결정성이 높은 알루미나(Al2O3)막을 적층하여 하프늄옥사이드(HfO2)/알루미나(Al2O3)/하프늄옥사이드(HfO2)/의 적층구조로 이루어진 유전체막(150, 도1 참조)을 이용하였으나, 본 발 명에서는 원자층 증착(ALD) 방법을 이용한 저온 증착이 가능한 텅스텐질화막(WN)을 캐패시터의 하부전극 및 상부전극으로 이용하여 캐패시터 형성 공정을 저온으로 진행할 수 있으므로 하프늄옥사이드(HfO2)막이 결정화하는 것을 방지할 수 있어 상기 하프늄옥사이드(HfO2) 단일막으로 유전체막(500)을 형성할 수 있다. Next, referring to FIG. 6, a dielectric film 500 is formed on the first tungsten nitride film (WN) 400. The dielectric film 500 may be formed of a hafnium oxide (HfO 2 ) film using an atomic layer deposition (ALD) method. Here, conventionally, a hafnium oxide (HfO 2 ) film is crystallized at a low temperature, and as the thickness thereof increases, crystallization proceeds and a leakage current occurs, so that the hafnium oxide (HfO 2 ) film is not used alone and has high amorphousness. Alumina (Al 2 O 3 ) films were stacked to use a dielectric film (150 (see FIG. 1)) having a lamination structure of hafnium oxide (HfO 2 ) / alumina (Al 2 O 3 ) / hafnium oxide (HfO 2 ) / In the present invention, the hafnium oxide (HfO 2 ) film is crystallized because the capacitor formation process can be performed at low temperature by using a tungsten nitride film (WN) capable of low temperature deposition using the atomic layer deposition (ALD) method as the lower electrode and the upper electrode of the capacitor. The dielectric film 500 may be formed of the hafnium oxide (HfO 2 ) single film.

다음에 도 7을 참조하면, 유전체막(500) 위에 상부전극으로서 제2 텅스텐질화막(WN)(600)을 형성하여, 하부전극(400), 유전막(500) 및 상부전극(600)을 포함하는 캐패시터(610)를 형성한다. 여기서 제2 텅스텐질화막(WN)(600)은 상술한 원자층 증착(ALD)방법을 이용하여 형성할 수 있다. 보다 상세하게 설명하면, 도 7에 도시한 바와 같이, 제2 텅스텐 질화막(WN)(600)을 증착하는 공정은 소스 가스를 주입하여 소스 가스가 유전체막(500) 상에 흡착하도록 하고, 퍼지 가스를 주입하여 반응한 소스 가스를 제외한 부산물을 정화시킨다. 다음에 제1 환원 가스를 주입하여, 소스가스와 반응시켜 텅스텐(W)막을 형성하고 퍼지 가스를 주입하여 정화시킨 후, 제2 환원 가스를 주입하여 제2 텅스텐질화막(WN)(600)을 형성하고, 퍼지 가스를 주입하여 정화시키는 단계를 포함하여 이루어진다. 여기서 소스 가스는 디보란(B2H6)을 사용할 수 있고, 제1 환원 가스는 육불화텅스텐(WF6)가스를 이용할 수 있으며, 제2 환원 가스는 암모니아(NH3)가스를 이용할 수 있다. 또한, 원자층 증착(ALD) 방법을 진행하는 동안 반응챔버 내부를 정화시키는 퍼지 가스는 비활성 계열의 가스로서 헬륨(He), 아르곤(Ar), 질소(N₂)등을 사용할 수 있다. 이때, 반응챔버 내부의 가스를 배기할 수도 있다.Next, referring to FIG. 7, a second tungsten nitride film (WN) 600 is formed as an upper electrode on the dielectric film 500, and includes a lower electrode 400, a dielectric film 500, and an upper electrode 600. Capacitor 610 is formed. The second tungsten nitride film (WN) 600 may be formed using the atomic layer deposition (ALD) method described above. In more detail, as shown in FIG. 7, the process of depositing the second tungsten nitride film (WN) 600 injects the source gas so that the source gas is adsorbed onto the dielectric film 500 and the purge gas. Injection to purify by-products except the reacted source gas. Next, a first reducing gas is injected to react with the source gas to form a tungsten (W) film, and a purge gas is injected to purify the second reducing gas. Then, a second tungsten nitride film (WN) 600 is formed. And purging by injecting purge gas. Here, the source gas may use diborane (B 2 H 6 ), the first reducing gas may use tungsten hexafluoride (WF 6 ) gas, the second reducing gas may use ammonia (NH 3 ) gas. . In addition, the purge gas that purifies the inside of the reaction chamber during the atomic layer deposition (ALD) method may use helium (He), argon (Ar), nitrogen (N 2), or the like as an inert gas. At this time, the gas inside the reaction chamber may be exhausted.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

예를 들어, 상술한 실시예에서는 실린더 타입의 캐패시터 형성방법에 대하여 기술하였으나, 실린더 타입에 국한되지 않는다. 또한, 상술한 실시예에서는 반도체 소자의 캐패시터의 상, 하부전극을 텅스텐질화막(WN)을 이용하여 저온에서 형성하는 방법에 대하여 기술하였으나, 상기 캐패시터는 금속배선의 배리어막을 형성하는 경우에도 이용할 수 있다.For example, in the above-described embodiment, a method of forming a capacitor of a cylinder type has been described, but is not limited to the cylinder type. In addition, in the above-described embodiment, the method of forming the upper and lower electrodes of the capacitor of the semiconductor device at low temperature using the tungsten nitride film (WN) has been described, but the capacitor can also be used to form a barrier film of metal wiring. .

지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 캐패시터 형성방법에 의하면, 캐패시터의 상, 하부전극을 텅스텐질화막(WN)을 이용하여 저온에서 형성하는 방법을 이용함으로써 후속 공정에서 하프늄옥사이드(HfO2)막이 결정화하는 것을 제어하여 하프늄옥사이드(HfO2) 단일막으로 유전체막을 형성할 수 있고, 누설전류가 발생하는 것을 방지할 수 있다.As described so far, according to the method for forming a capacitor of a semiconductor device according to the present invention, the hafnium oxide (HfO 2 ) is formed in a subsequent process by using a method of forming the upper and lower electrodes of the capacitor at a low temperature by using a tungsten nitride film (WN). By controlling the crystallization of the film, a dielectric film can be formed from the hafnium oxide (HfO 2 ) single film, and leakage current can be prevented.

Claims (9)

트랜지스터 및 비트라인을 포함하는 하부 구조물이 형성된 반도체 기판과;A semiconductor substrate having a lower structure including a transistor and a bit line; 상기 반도체 기판 상에 배치되고 텅스텐 질화막(WN)을 포함하고 있는 하부전극과;A lower electrode disposed on the semiconductor substrate and including a tungsten nitride film (WN); 상기 하부전극 위에 배치되고 하프늄옥사이드(HfO2) 단일막으로 형성되어 있는 유전체막과; 그리고A dielectric film disposed on the lower electrode and formed of a hafnium oxide (HfO 2 ) single film; And 상기 유전체막 위에 배치되고 텅스텐질화막(WN)을 포함하고 있는 상부전극을 포함하는 반도체 소자의 캐패시터.And a top electrode disposed on the dielectric film and including a tungsten nitride film (WN). 제1항에 있어서,The method of claim 1, 상기 텅스텐질화막(WN)은 다원계화합물을 포함하고 있는 것을 특징으로 하는 반도체 소자의 캐패시터.The tungsten nitride film (WN) is a capacitor of the semiconductor device, characterized in that containing a multi-element compound. 제1항에 있어서,The method of claim 1, 상기 텅스텐질화막(WN)은 250-350Å의 두께로 형성되어 있는 것을 특징으로 하는 반도체 소자의 캐패시터.The tungsten nitride film (WN) is a capacitor of the semiconductor device, characterized in that formed in a thickness of 250-350Å. 텅스텐질화막(WN) 하부전극, 고유전율을 갖는 유전체막, 및 텅스텐질화막(WN) 상부전극이 순차적으로 배치되는 구조의 캐패시터 제조방법에 있어서,In the capacitor manufacturing method of the structure in which the tungsten nitride film (WN) lower electrode, the dielectric film having a high dielectric constant, and the tungsten nitride film (WN) upper electrode are sequentially arranged, 상기 텅스텐질화막(WN) 하부전극을 저온에서 형성하는 단계;Forming the tungsten nitride film (WN) lower electrode at a low temperature; 상기 유전체막을 원자층 증착방법을 이용하여 형성하는 단계; 및Forming the dielectric film using an atomic layer deposition method; And 상기 텅스텐질화막(WN) 상부전극을 저온에서 형성하는 단계를 포함하는 반도체 소자의 캐패시터 형성방법.And forming the tungsten nitride film (WN) upper electrode at a low temperature. 제4항에 있어서, 상기 텅스텐질화막(WN) 하부전극 및 상부전극을 형성하는 단계는,The method of claim 4, wherein the forming of the tungsten nitride film (WN) lower electrode and the upper electrode comprises: 디보란(B2H6)가스를 소스 가스로 공급하는 단계;Supplying diborane (B 2 H 6 ) gas as a source gas; 퍼지 가스를 이용하여 정화하는 단계;Purifying with purge gas; 육불화텅스텐(WF6) 가스를 제1 환원가스로 공급하는 단계;Supplying tungsten hexafluoride (WF 6 ) gas to the first reducing gas; 퍼지 가스를 이용하여 정화하는 단계; 및Purifying with purge gas; And 암모니아(NH3)가스를 제2 환원가스로 공급하여 단일층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And supplying ammonia (NH 3 ) gas to the second reducing gas to form a single layer. 제5항에 있어서,The method of claim 5, 상기 텅스텐질화막(WN) 하부전극 및 상부전극은 100-400℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The lower electrode and the upper electrode of the tungsten nitride film (WN) are formed at a temperature of 100-400 ° C. A method of forming a capacitor of a semiconductor device. 제5항에 있어서,The method of claim 5, 상기 퍼지 가스는, 헬륨(He), 아르곤(Ar), 질소(N₂)가스 가운데 하나를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The purge gas, helium (He), argon (Ar), nitrogen (N2) gas using a capacitor forming method of the semiconductor device, characterized in that using one. 제3항에 있어서, The method of claim 3, wherein 상기 유전체막은 하프늄옥사이드(HfO2)막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the dielectric film comprises a hafnium oxide (HfO 2 ) film. 제8항에 있어서,The method of claim 8, 상기 하프늄옥사이드(HfO2)막은 단일막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The hafnium oxide (HfO 2 ) film is a capacitor forming method of a semiconductor device, characterized in that formed as a single film.
KR1020050073458A 2005-08-10 2005-08-10 Capacitor in semiconductor device and the method for fabricating the same KR100826638B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050073458A KR100826638B1 (en) 2005-08-10 2005-08-10 Capacitor in semiconductor device and the method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073458A KR100826638B1 (en) 2005-08-10 2005-08-10 Capacitor in semiconductor device and the method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20070018607A true KR20070018607A (en) 2007-02-14
KR100826638B1 KR100826638B1 (en) 2008-05-02

Family

ID=41641356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073458A KR100826638B1 (en) 2005-08-10 2005-08-10 Capacitor in semiconductor device and the method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100826638B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450681B1 (en) 2002-08-16 2004-10-02 삼성전자주식회사 Capacitor of semiconductor memory device and manufacturing method thereof
KR20050052211A (en) 2003-11-29 2005-06-02 주식회사 하이닉스반도체 Fabricating method of capacitor in semiconductor device
KR100680952B1 (en) 2004-11-08 2007-02-08 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device

Also Published As

Publication number Publication date
KR100826638B1 (en) 2008-05-02

Similar Documents

Publication Publication Date Title
KR100403611B1 (en) Metal-insulator-metal capacitor and manufacturing method thereof
KR100688499B1 (en) Metal-Insulator-Metal capacitor having dielectric film with layer for preventing crystallization and method for manufacturing the same
US6849505B2 (en) Semiconductor device and method for fabricating the same
US7691743B2 (en) Semiconductor device having a capacitance element and method of manufacturing the same
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
US7514315B2 (en) Methods of forming capacitor structures having aluminum oxide diffusion barriers
KR100693890B1 (en) Method of manufacturing a semiconductor device having a reaction barrier layer
US20120273921A1 (en) Semiconductor device and method for fabricating the same
KR100672935B1 (en) Metal-Insulator-Metal capacitor and a method there of
KR20170120443A (en) Method of forming tungsten film and method of fabricating semiconductor device using the same
KR100305076B1 (en) Method For Forming The Charge Storage Storage Electrode Of Capacitor
KR100772531B1 (en) Method for fabricating capacitor
KR100809336B1 (en) Method for fabricating semiconductor device
KR100826638B1 (en) Capacitor in semiconductor device and the method for fabricating the same
KR100677765B1 (en) Method of manufacturing capacitor for semiconductor device
US6495414B2 (en) Method for manufacturing capacitor in semiconductor device
KR20070106286A (en) Method of forming titanium oxide with rutile structure and method of manufacturing capacitor using the same
KR100401525B1 (en) Method for fabricating capacitor and the same
KR100513804B1 (en) Method of manufacturing capacitor for semiconductor device
KR20010064099A (en) A new method for forming alumina layer and fabricating method of semiconductor device using the same
KR100414868B1 (en) Method for fabricating capacitor
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR20010045566A (en) Method for forming thin film using atomic layer deposition
KR100611386B1 (en) Method For Treating The High Temperature Of Tantalium Oxide Capacitor
KR20040059775A (en) Method for fabricating capacitor having ruthenium bottom-electrode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee