KR20070017867A - Electron emission device and a fabrication method for thereof - Google Patents

Electron emission device and a fabrication method for thereof Download PDF

Info

Publication number
KR20070017867A
KR20070017867A KR1020050072508A KR20050072508A KR20070017867A KR 20070017867 A KR20070017867 A KR 20070017867A KR 1020050072508 A KR1020050072508 A KR 1020050072508A KR 20050072508 A KR20050072508 A KR 20050072508A KR 20070017867 A KR20070017867 A KR 20070017867A
Authority
KR
South Korea
Prior art keywords
cathode electrode
electrode
layer
electron emission
electron
Prior art date
Application number
KR1020050072508A
Other languages
Korean (ko)
Inventor
노기현
최종식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050072508A priority Critical patent/KR20070017867A/en
Publication of KR20070017867A publication Critical patent/KR20070017867A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02Electron guns
    • H01J3/021Electron guns using a field emission, photo emission, or secondary emission electron source
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/319Circuit elements associated with the emitters by direct integration
    • H01J2201/3195Resistive members, e.g. resistive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02Electron guns
    • H01J2203/0204Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0208Control electrodes
    • H01J2203/0212Gate electrodes
    • H01J2203/0216Gate electrodes characterised by the form or structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02Electron guns
    • H01J2203/0204Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0208Control electrodes
    • H01J2203/024Focusing electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02Electron guns
    • H01J2203/0204Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0268Insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Abstract

본 발명은 전자방출소자 및 그 제조방법에 관한 것이다. 개시된 본 발명에 따른 전자방출소자는, 기판상에 도전성 물질을 증착하여 섬 형상으로 형성된 캐소드 전극과; 상기 캐소드 전극과 연결되도록 소정 영역에 상기 캐소드 전극과 동일 물질을 이용하여 형성된 저항층과; 상기 결과물상에 순차적으로 캐소드 전극의 일부 영역이 노출되도록 홀이 형성된 절연층 및 게이트 전극과; 상기 캐소드 전극의 노출된 영역에 형성된 전자방출부를 포함하여 구성된다. The present invention relates to an electron-emitting device and a method of manufacturing the same. According to an aspect of the present invention, there is provided an electron emitting device comprising: a cathode electrode formed in an island shape by depositing a conductive material on a substrate; A resistance layer formed using a same material as that of the cathode electrode in a predetermined area so as to be connected to the cathode electrode; An insulating layer and a gate electrode having holes formed to sequentially expose a portion of the cathode electrode on the resultant product; And an electron emission unit formed in the exposed region of the cathode electrode.

본 발명에 따른 전자방출소자 및 그 제조방법은 저항층을 캐소드 전극과 동일 물질을 이용하여 동시에 소정 패턴으로 형성함으로써 공정 단계를 감소할 수 있다.According to the present invention, the electron-emitting device and the method of manufacturing the same may reduce the process step by simultaneously forming the resistive layer in a predetermined pattern using the same material as the cathode electrode.

저항층, 캐소드 전극 Resistive layer, cathode electrode

Description

전자방출소자 및 그 제조방법{ELECTRON EMISSION DEVICE AND A FABRICATION METHOD FOR THEREOF}ELECTRON EMISSION DEVICE AND A FABRICATION METHOD FOR THEREOF

도 1a 내지 도 1d는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면.1A to 1D are views sequentially illustrating a manufacturing process of an electron emitting device according to the related art.

도 2는 본 발명에 따른 전자 방출 소자의 구조를 개략적으로 도시한 제 1 실시 예의 평면도. 2 is a plan view of a first embodiment schematically showing the structure of an electron emitting device according to the present invention;

도 3은 상기 도 2의 Ⅰ-Ⅰ'의 단면도.3 is a cross-sectional view taken along line II ′ of FIG. 2.

도 4a 내지 도 4c는 본 발명에 따른 전자 방출 소자의 제조방법의 일 실시 예에 대한 공정의 순서도.4A-4C are flowcharts of a process for one embodiment of a method of manufacturing an electron emitting device according to the present invention.

도 5는 본 발명에 따른 전자방출소자의 제 2 실시 예를 도시한 평면도.5 is a plan view showing a second embodiment of an electron-emitting device according to the present invention.

도 6은 본 발명에 따른 전자방출소자의 제 3 실시 예를 도시한 평면도.6 is a plan view showing a third embodiment of an electron-emitting device according to the present invention.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

20 --- 기판 21, 51, 61 --- 캐소드 전극20 --- substrate 21, 51, 61 --- cathode electrode

22 --- 제 1 절연층 23 --- 게이트 전극22 --- First insulation layer 23 --- Gate electrode

24 --- 제 2 절연층 25 --- 집속 전극 24 --- Second Insulation Layer 25 --- Focusing Electrode

26, 56, 66 --- 전자방출부 27 --- 절연홀 26, 56, 66 --- Electron emitter 27 --- Insulated hole

28, 58, 68 --- 저항층28, 58, 68 --- Resistive layer

본 발명은 전자방출소자 및 그 제조방법에 관한 것으로, 특히 저항층을 캐소드 전극과 동일 물질을 이용하여 동시에 소정 패턴으로 형성함으로써 공정 단계를 감소할 수 있는 전자방출소자 및 그 제조방법에 관한 것이다. The present invention relates to an electron-emitting device and a method of manufacturing the same, and more particularly to an electron-emitting device and a method for manufacturing the same that can reduce the process step by forming a resistive layer in the same pattern using the same material as the cathode electrode.

일반적으로 전자 방출 표시장치는 화소마다 전자 방출 소자(Electron Emission Device)를 구비하는 표시장치이다. 전자 방출 소자는 캐소드 전극과 게이트 전극 사이의 전압에 대응하여 캐소드 전극으로부터 전자가 방출되며, 방출된 전자는 애노드 전극에 의하여 가속되어 형광체에 충돌하여 발광하는 방식으로 동작하는 소자이다. 일반적으로, 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 냉음극을 이용하는 방식의 전자방출소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal)형 및 MIS(Metal-Insulator-Semiconductor)형, BSE(Ballistic electron Surface Emitting)형 등이 알려져 있다. In general, an electron emission display device is a display device including an electron emission device for each pixel. The electron emitting device is a device that emits electrons from the cathode in response to a voltage between the cathode and the gate electrode, and the emitted electrons are accelerated by the anode and collide with the phosphor to emit light. In general, there are two types of electron emitting devices using a hot cathode and a cold cathode as electron sources. The electron-emitting devices using the cold cathode are FEA (Field Emitter Array) type, SCE (Surface Conduction Emitter) type, MIM (Metal-Insulator-Metal) type, MIS (Metal-Insulator-Semiconductor) type, BSE (Ballistic) electron surface emitting) and the like are known.

FEA 형 전자 방출 소자는 일 함수(Work Function)가 낮거나 β Function이 높은 물질을 전자 방출원으로 사용하여 진공 중에서 전계차에 의하여 전자가 방출되는 원리를 이용한 것으로 선단이 뾰족한 팁 구조물이나 탄소계 물질 또는 나노물질을 전자 방출원을 적용한 소자가 개발되고 있다. The FEA type electron emission device uses a low work function or high β function as an electron emission source to emit electrons by electric field in vacuum. In addition, devices using electron emission sources for nanomaterials have been developed.

SCE 형 전자 방출 소자는 기판 상에 서로 마주보며 배치된 2개의 전극 사이 에 도전 박막을 제공하고 상기 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성한 소자이다. 상기 소자는 전극에 전압을 인가하여 도전 박막 표면으로 전류를 흘려 상기 미세 갭인 전자 방출부로부터 전자가 방출되는 원리를 이용한다. The SCE type electron emission device is a device in which an electron emission part is formed by providing a conductive thin film between two electrodes disposed to face each other on a substrate and providing a micro crack in the conductive thin film. The device utilizes a principle that electrons are emitted from the electron emission portion, which is the fine gap, by applying a voltage to an electrode to flow a current to the surface of the conductive thin film.

MIM 형과 MIS형 전자 방출 소자는 각각 금속-유전층-금속(MIM)과 금속-유전층-반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 유전층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한 소자이다. The MIM and MIS electron emission devices each form an electron emission portion formed of a metal-dielectric layer-metal (MIM) and a metal-dielectric layer-semiconductor (MIS) structure, and are disposed between two metals or metals and semiconductors having a dielectric layer interposed therebetween. When a voltage is applied to the device, a device using the principle of emitting electrons while moving and accelerating from a metal having a high electron potential or a metal having a low electron potential toward the metal.

BSE 형 전자 방출 소자는 반도체의 사이즈를 반도체 중의 전자의 평균자유행정 보다 작은 치수 영역까지 축소하면 전자가 산란하지 않고 주행하는 원리를 이용하여 오믹 전극 상에 금속 또는 반도체로 이루어지는 전자공급층을 형성하고, 전자공급층위에 절연층과 금속박막을 형성하여 오믹전극과 금속박막에 전원을 인가하는 것에 의하여 전자가 방출되도록 한 소자이다.The BSE-type electron emitting device forms an electron supply layer made of a metal or a semiconductor on an ohmic electrode by using the principle that electrons travel without scattering when the size of the semiconductor is reduced to a dimension region smaller than the average free stroke of electrons in the semiconductor. And an insulating layer and a metal thin film formed on the electron supply layer to emit electrons by applying power to the ohmic electrode and the metal thin film.

도 1a 내지 도 1d는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면이다. 1A to 1D are diagrams sequentially illustrating a manufacturing process of an electron emitting device according to the related art.

도 1a에 도시된 바와 같이, 먼저 기판(10)상에 캐소드 전극(11) 및 보조 전극(12)을 형성한다. 여기서, 상기 캐소드 전극(11)은 배면 기판 상에 투명 도전체 예컨대 ITO(Indium Tin Oxide)를 증착하여 패드 형태로 소정 간격을 가지고 형성될 수 있다. 그리고, 상기 캐소드 전극(11)상에 금속 물질을 증착하여 보조 전극(12)을 패터닝하여 형성한다. As shown in FIG. 1A, first, a cathode electrode 11 and an auxiliary electrode 12 are formed on a substrate 10. The cathode electrode 11 may be formed at a predetermined interval in the form of a pad by depositing a transparent conductor such as indium tin oxide (ITO) on a rear substrate. The auxiliary electrode 12 is patterned by depositing a metal material on the cathode electrode 11.

이후, 도 1b에 도시된 바와 같이, 상기 보조 전극(12)상에 절연 물질을 도포하여 제 1 절연층(13)을 형성하고, 상기 제 1 절연층(13)상에 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 증착하여 제 1 게이트 전극(14)을 형성한다. Thereafter, as illustrated in FIG. 1B, an insulating material is coated on the auxiliary electrode 12 to form a first insulating layer 13, and a conductive metal, for example, is formed on the first insulating layer 13. Chromium (Cr) is deposited by sputtering to form the first gate electrode 14.

그리고, 상기 형성된 제 1 게이트 전극(14) 및 제 1 절연층(13)의 적층구조 상부에 포토레지스트(PR)를 도포한 후 패터닝하여 기판(10)상에서 형성된 캐소드 전극(11)의 일부가 노출되도록 제 1 절연층(13) 및 제 1 게이트 전극(14)을 식각하여 절연홀(15a)을 형성한다. 이때, 상기 제 1 절연층(13)은 상기 보조 전극(12)이 형성된 영역상에 소정의 높이로 형성되어 있다. In addition, a portion of the cathode electrode 11 formed on the substrate 10 is exposed by coating and patterning photoresist PR on the stacked structure of the first gate electrode 14 and the first insulating layer 13. The first insulating layer 13 and the first gate electrode 14 are etched to form an insulating hole 15a. In this case, the first insulating layer 13 is formed at a predetermined height on the region where the auxiliary electrode 12 is formed.

이후, 도 1c에 도시된 바와 같이, 상기 제 1 게이트 전극(14)상에 제 2 절연층(16) 및 제 2 게이트 전극(17)을 형성한다. 구체적으로, 제 2 절연층(16) 상에 전도성이 양호한 금속, 예컨대 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(17)을 형성한다. Thereafter, as shown in FIG. 1C, a second insulating layer 16 and a second gate electrode 17 are formed on the first gate electrode 14. Specifically, at least one selected from a metal having good conductivity on the second insulating layer 16 such as gold (Au), silver (Ag), platinum (Pt), aluminum (Al), chromium (Cr), and alloys thereof. It may be made of a conductive metal material. For example, the second gate electrode 17 is formed by depositing chromium (Cr) to a thickness of about 2,500 kPa to 3,000 kPa by sputtering.

여기서, 상기 제 2 게이트 전극(17) 및 상기 제 2 절연층(16)의 패터닝도 상기 전술한 물질층의 패터닝 방법에 의해 절연홀(15b)을 형성하게 된다. 이때, 상기 제 2 게이트 전극(17) 및 상기 제 2 절연층(16)을 상기 캐소드 전극(11)이 노출될 때까지 건식 또는 습식 식각하여 상기 절연홀(15b)을 형성한다. Here, the patterning of the second gate electrode 17 and the second insulating layer 16 also forms the insulating hole 15b by the patterning method of the material layer described above. In this case, the second gate electrode 17 and the second insulating layer 16 are dry or wet etched until the cathode electrode 11 is exposed to form the insulating hole 15b.

그 다음, 도 1d에 도시된 바와 같이, 상기 결과물상에 탄소나노튜브 (CNT;CarbonNano Tube) 페이스트를 스크린 프린팅하여 도포한다. 기판(10)의 후면에서 자외선(UV)를 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 그리고, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 CNT 이미터(18)를 형성하게 된다. 소정의 온도, 예컨대 460 ℃ 정도의 온도에서 소성 공정을 거치게 되면, CNT 이미터(18)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. Next, as shown in FIG. 1D, a carbon nanotube (CNT) paste is screen printed on the resultant. UV light is irradiated on the back surface of the substrate 10 to selectively expose the CNT paste. When the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ). When the firing process is performed at a predetermined temperature, for example, about 460 ° C., the CNT emitter 18 shrinks simultaneously with firing and has a desired height.

한편, 상기 종래에 따른 전자 방출 소자는 ITO로 형성된 캐소드 전극의 낮은 저항값을 확보하기 위해 보조 전극을 형성한 구조이다.On the other hand, the conventional electron emitting device has a structure in which an auxiliary electrode is formed in order to secure a low resistance value of the cathode electrode formed of ITO.

그러나, 보조 전극의 금속 물질은 절연층의 소정공정 중 절연층으로 확산하여 캐소드 전극과 제 1 게이트 전극사이의 내전압 확보를 어렵게 만드는 문제점을 발생시킨다.However, the metal material of the auxiliary electrode diffuses into the insulating layer during a predetermined process of the insulating layer, thereby making it difficult to secure the withstand voltage between the cathode electrode and the first gate electrode.

본 발명은 저항층을 캐소드 전극과 동일 물질을 이용하여 동시에 소정 패턴으로 형성함으로써 공정 단계를 감소할 수 있는 전자 방출 소자 및 그 제조방법을 제공함에 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide an electron emission device capable of reducing a process step by simultaneously forming a resistive layer in a predetermined pattern using the same material as a cathode electrode and a method of manufacturing the same.

상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자는, 기판상에 도전성 물질을 증착하여 섬 형상으로 형성된 캐소드 전극과; 상기 캐소드 전극과 연결되도록 소정 영역에 상기 캐소드 전극과 동일 물질을 이용하여 형성된 저항층 과; 상기 결과물상에 순차적으로 캐소드 전극의 일부 영역이 노출되도록 홀이 형성된 절연층 및 게이트 전극과; 상기 캐소드 전극의 노출된 영역에 형성된 전자방출부를 포함하여 구성된다. In order to achieve the above object, the electron-emitting device according to the present invention comprises: a cathode electrode formed in an island shape by depositing a conductive material on a substrate; A resistance layer formed using a same material as that of the cathode electrode in a predetermined region so as to be connected to the cathode electrode; An insulating layer and a gate electrode having holes formed to sequentially expose a portion of the cathode electrode on the resultant product; And an electron emission unit formed in the exposed region of the cathode electrode.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자의 제조방법은, 기판상에 도전성 물질을 증착하는 단계와; 상기 도전성 물질을 동시에 패터닝하여 캐소드 전극 및 저항층을 형성하는 단계와; 상기 캐소드 전극의 일부 영역이 노출되도록 홀을 갖는 절연층 및 게이트 전극을 순차적으로 형성하는 단계와; 상기 캐소드 전극의 노출된 영역에 전자방출부를 형성하는 단계를 포함하여 이루어진다. In addition, in order to achieve the above object, a method of manufacturing an electron emitting device according to the present invention comprises the steps of depositing a conductive material on a substrate; Simultaneously patterning the conductive material to form a cathode electrode and a resistive layer; Sequentially forming an insulating layer having a hole and a gate electrode to expose a portion of the cathode electrode; And forming an electron emission part in the exposed region of the cathode electrode.

이와 같은 본 발명에 의하면, 저항층을 캐소드 전극과 동일 물질을 이용하여 동시에 소정 패턴으로 형성함으로써 공정 단계를 감소할 수 있다.According to the present invention, the process step can be reduced by simultaneously forming the resistive layer in a predetermined pattern using the same material as the cathode electrode.

이하, 첨부된 도면을 참조하면서 본 발명에 따른 전자 방출 소자의 바람직한 실시 예를 상세히 설명한다. Hereinafter, preferred embodiments of the electron emission device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 전자 방출 소자의 구조를 개략적으로 도시한 제 1 실시 예의 평면도이고, 도 3은 상기 도 2의 Ⅰ-Ⅰ'의 단면도이다. 도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 전자방출소자는, 기판(20)상에 도전성 물질을 증착하여 섬 형상으로 형성된 캐소드 전극(21)과; 상기 캐소드 전극(21)과 연결되도록 소정 영역에 상기 캐소드 전극(21)과 동일 물질을 이용하여 형성된 저항층(28)과; 상기 결과물상에 순차적으로 캐소드 전극(21)의 일부 영역이 노출되도록 홀이 형성된 제 1 절연층(22) 및 게이트 전극(23)과; 상기 게이트 전극(23)상에 순차적 으로 형성된 제 2 절연층(24) 및 집속 전극(25)과; 상기 캐소드 전극(21)의 노출된 영역에 형성된 전자방출부(26)를 포함하여 구성된다. 2 is a plan view of a first embodiment schematically showing a structure of an electron emission device according to the present invention, and FIG. 3 is a cross-sectional view taken along line II ′ of FIG. 2. 2 and 3, the electron-emitting device according to the present invention, the cathode electrode 21 formed in an island shape by depositing a conductive material on the substrate 20; A resistance layer 28 formed using a same material as that of the cathode electrode 21 in a predetermined region so as to be connected to the cathode electrode 21; A first insulating layer 22 and a gate electrode 23 in which holes are formed to sequentially expose a portion of the cathode electrode 21 on the resultant product; A second insulating layer 24 and a focusing electrode 25 sequentially formed on the gate electrode 23; And an electron emission unit 26 formed in the exposed region of the cathode electrode 21.

상기 기판(20)은 일례로 유리 또는 실리콘 기판일 수 있으며, 전자방출부(26)로 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 이를 형성하는 경우에는 유리 기판과 같은 투명 기판이 바람직하다. The substrate 20 may be, for example, a glass or silicon substrate, and a transparent substrate such as a glass substrate is preferable when the electron emission part 26 is formed by back exposure using a carbon nanotube (CNT) paste. .

상기 캐소드 전극(21)은 배면 기판 상에 섬 형상의 패드 형태로 소정 간격을 가지고 형성될 수 있다. 상기 캐소드 전극(21)에는 데이터 구동부 또는 주사 구동부로부터 인가되는 데이터 신호 또는 주사 신호가 공급된다. 캐소드 전극(21)은 도전체일 수 있으며, 기판(20)과 동일한 이유로, 투명 도전체 예컨대 ITO(Indium Tin Oxide)일 수 있다. The cathode electrode 21 may be formed on the rear substrate at predetermined intervals in the form of an island-shaped pad. The cathode electrode 21 is supplied with a data signal or a scan signal applied from a data driver or a scan driver. The cathode electrode 21 may be a conductor, and for the same reason as the substrate 20, may be a transparent conductor such as indium tin oxide (ITO).

상기 저항층(28)은 상기 캐소드 전극(21)과 동일한 금속 물질을 이용하여 소정의 패턴으로 형성된다. 여기서, 상기 저항층(28)은 상기 섬 형상으로 형성된 캐소드 전극의 주변 영역에 소정수가 연결되도록 형성한다. 이때, 상기 저항층(28)은 상기 캐소드 전극(21)의 저항값을 확보하여 입력신호의 왜곡을 방지할 수 있다.The resistance layer 28 is formed in a predetermined pattern by using the same metal material as the cathode electrode 21. Here, the resistance layer 28 is formed so that a predetermined number is connected to the peripheral region of the cathode electrode formed in the island shape. In this case, the resistance layer 28 may secure the resistance value of the cathode electrode 21 to prevent distortion of the input signal.

상기 제 1 절연층(22)은 상기 캐소드 전극(21) 및 상기 저항층(28)상에 형성되며, 상기 캐소드 전극(21)과 상기 게이트 전극(23)을 전기적으로 절연한다. 상기 제 1 절연층(22)은 절연 물질, 예컨대, PbO와 SiO2 등의 혼합 유리질로 이루어질 수 있다. The first insulating layer 22 is formed on the cathode electrode 21 and the resistance layer 28, and electrically insulates the cathode electrode 21 from the gate electrode 23. The first insulating layer 22 may be made of an insulating material, for example, a mixed glass material such as PbO and SiO 2 .

상기 게이트 전극(23)은 제 1 절연층(22) 상에 소정의 형상으로, 예컨대 스 트라이프 상으로 캐소드 전극(21)과 교차하는 방향으로 배치되며, 게이트 전극(23)은 전도성이 양호한 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 상기 게이트 전극(23)은 데이터 구동부 또는 주사 구동부로부터 인가되는 각각의 데이터 신호 또는 주사 신호가 공급된다. The gate electrode 23 is disposed on the first insulating layer 22 in a predetermined shape, for example, in a direction crossing the cathode electrode 21 on a stripe, and the gate electrode 23 is a metal having good conductivity. For example, it may be made of at least one conductive metal material selected from silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr), and alloys thereof. The gate electrode 23 is supplied with respective data signals or scan signals applied from the data driver or the scan driver.

상기 제 2 절연층(24)은 상기 게이트 전극(23)상에 형성되며, 상기 게이트 전극(23)과 집속 전극(25)을 전기적으로 절연한다. 여기서, 상기 제 2 절연층(24)의 절연물질은 상기 제 1 절연층(22)의 물질과 동일한 물질로 형성될 수 있다. The second insulating layer 24 is formed on the gate electrode 23, and electrically insulates the gate electrode 23 from the focusing electrode 25. Here, the insulating material of the second insulating layer 24 may be formed of the same material as the material of the first insulating layer 22.

상기 집속 전극(25)은 상기 제 2 절연층(24)상에 형성되며 상기 게이트 전극(23)과 동일한 금속 물질로 형성된다. 여기서, 상기 집속 전극(25)은 상기 전자방출부(26)에서 방출된 전자의 집속을 용이하게 한다. The focusing electrode 25 is formed on the second insulating layer 24 and is formed of the same metal material as the gate electrode 23. Here, the focusing electrode 25 facilitates the focusing of the electrons emitted from the electron emission part 26.

상기 전자 방출부(26)는 상기 노출된 캐소드 전극(21) 상에 전기적으로 접속되어 위치하며, 카본 나노튜브; 흑연, 다이아몬드, 다이아몬드상 카본 또는 이들의 조합에 의한 나노튜브; 또는 Si 또는 SiC의 나노 와이어로 이루어지는 것이 바람직하다. The electron emission part 26 is electrically connected to the exposed cathode electrode 21 and is positioned on the exposed carbon electrode. Nanotubes by graphite, diamond, diamond-like carbon or a combination thereof; Or a nanowire of Si or SiC.

또한, 도 4a 내지 도 4c는 본 발명에 따른 전자 방출 소자의 제조방법의 일 실시 예에 대한 공정의 순서도이다. 4A to 4C are flowcharts of a process of an embodiment of a method of manufacturing an electron emission device according to the present invention.

먼저, 본 발명에 따른 전자방출소자의 제조방법을 개괄적으로 설명하면, 상기 전자방출소자는 후막 공정(Thick Film Process) 또는 박막 공정(Thin Film Process)에 의해 제조될 수 있다. 후막 공정은 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포함으로써 후술되는 절연층을 보다 두꺼운 두께로 형성하는 공정을 말하고, 박막 공정은 화학기상증착법(CVD; Chemical Vapor Deposition)에 실리콘 산화막과 같은 절연막을 증착함으로써 절연층을 보다 얇은 두께로 형성하는 공정을 말한다. 상기 후막 공정에 의하면, 대면적의 표시장치를 용이하게 제조할 수 있으며, 양산성의 확보 및 낮은 제조 비용의 장점이 있는 반면에, 세밀하고 집적도가 높은 전자방출소자를 제조하기가 곤란한 단점이 있다. 한편, 상기 박막 공정은 상술한 후막 공정의 장,단점과 반대의 장, 단점을 가진다. First, the method of manufacturing an electron emitting device according to the present invention will be described in general. The electron emitting device may be manufactured by a thick film process or a thin film process. The thick film process refers to a process of forming an insulating layer, which will be described later, to a thicker thickness by applying a paste-like insulating material by screen printing. The thin film process is an insulating film such as a silicon oxide film in a chemical vapor deposition (CVD) method. The process of forming an insulating layer with a thinner thickness by depositing this is called. According to the thick film process, a large-area display device can be easily manufactured, and there are advantages of securing mass productivity and low manufacturing cost, while it is difficult to manufacture a fine and highly integrated electron-emitting device. On the other hand, the thin film process has the advantages and disadvantages opposite to the advantages and disadvantages of the above-described thick film process.

먼저, 도 4a에 도시된 바와 같이, 기판(20)상에 캐소드 전극(21) 및 저항층을 형성한다. 여기서, 상기 기판(20)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드 전극(21)도 상기와 같은 이유로 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다. First, as shown in FIG. 4A, the cathode electrode 21 and the resistive layer are formed on the substrate 20. Here, a transparent glass substrate is used as the substrate 20 for backside exposure described later. The cathode electrode 21 is also made of indium tin oxide (ITO), which is a conductive transparent material for the same reason as described above.

구체적으로, 상기 캐소드 전극(21)은 기판(20)상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 섬(Island) 형상으로 패터닝한다. 이때, 캐소드 전극(21)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 캐소드 전극(21)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다. Specifically, the cathode electrode 21 deposits ITO on a substrate 20 to a predetermined thickness, for example, a thickness of 800 kPa to 2,000 kPa, and then patternes the ITO into a predetermined shape, for example, an island shape. At this time, the patterning of the cathode electrode 21 is a method for patterning a well-known material layer such as formation of an etching mask by application, exposure and development of photoresist and etching of the cathode electrode 21 using the etching mask. Can be performed by

또한, 상기 저항층(28)은 상기 캐소드 전극(21)과 동시에 패터닝하게 되며, 상기섬 형상으로 패터닝된 상기 캐소드 전극(21)의 주변 영역에 소정 수의 저항층이 연결되도록 형성하게 된다. 여기서, 상기 저항층(28)은 상기 캐소드 전극(21)의 저항값을 확보하여 입력신호의 왜곡을 방지할 수 있게 된다. 이때, 상기 캐소드 전 극(21)의 저항값은 0.1 ㏀ ~ 1 ㏀ 을 갖는다.In addition, the resistive layer 28 is simultaneously patterned with the cathode electrode 21, and a predetermined number of resistive layers are connected to a peripheral region of the cathode electrode 21 patterned in the island shape. Here, the resistance layer 28 can prevent the distortion of the input signal by securing the resistance value of the cathode electrode 21. At this time, the resistance value of the cathode electrode 21 has a 0.1 kW ~ 1 kW.

이어, 도 4b에 도시된 바와 같이, 상기 캐소드 전극(21)과 저항층(28)상에 제 1 절연층(22)을 소정 두께로 형성한다. 상기 제 1 절연층(22)을 후막 공정에 의해 형성하는 경우에는, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 소정 두께로 도포한 뒤 대략 550℃ 이상의 온도에서 소성함으로써 대략 15㎛~ 20㎛정도의 두께를 가진 상기 제 1 절연층(22)을 형성한다. 이때, 소성 온도는 절연물질의 종류에 따라 달라질 수 있다. Subsequently, as illustrated in FIG. 4B, a first insulating layer 22 is formed on the cathode electrode 21 and the resistance layer 28 to have a predetermined thickness. In the case where the first insulating layer 22 is formed by a thick film process, the insulating material in a paste state is coated to a predetermined thickness by screen printing and then fired at a temperature of about 550 ° C. or more to about 15 μm to 20 μm. The first insulating layer 22 having a thickness of about is formed. At this time, the firing temperature may vary depending on the type of insulating material.

그리고, 상기 제 1 절연층(22)은 적층구조 상부에 포토레지스트(PR)을 도포한 후 상기 캐소드 전극(21)의 일부가 노출되도록 상기 제 1 절연층(22)의 일부를 식각하여 절연홀(27)을 형성하게 된다. In addition, after the photoresist PR is applied to the first insulating layer 22, a portion of the first insulating layer 22 is etched to expose a portion of the cathode electrode 21 to form an insulating hole. (27) will be formed.

이어서, 상기 제 1 절연층(22) 상에 제 1 게이트 전극(23)을 형성한다. 상기 제 1 게이트 전극(23)은 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착한다. 이때, 제 1 게이트 전극(23)은 상기 제 1 절연층(22)상의 단차부(23a)까지 형성한다.Subsequently, a first gate electrode 23 is formed on the first insulating layer 22. The first gate electrode 23 sputters at least one conductive metal material selected from a conductive metal such as silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr), and alloys thereof. To a thickness of approximately 2,500 Å to 3,000 Å. In this case, the first gate electrode 23 is formed up to the stepped portion 23a on the first insulating layer 22.

그 다음, 상기 제 1 게이트 전극(23)상에 제 2 절연층(24) 및 집속 전극(26)을 형성한다. 상기 제 2 절연층(24)은 상기한 제 1 절연층(22)의 형성 방법과 동일한 방법으로 형성될 수 있다. Next, a second insulating layer 24 and a focusing electrode 26 are formed on the first gate electrode 23. The second insulating layer 24 may be formed by the same method as the method of forming the first insulating layer 22.

그리고, 상기 제 2 절연층(24)상에 집속 전극(25)을 형성한다. 구체적으로, 상기 제 2 절연층(24)상에 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금중 하나를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 집속 전극(25)을 형성한다. 여기서, 상기 집속 전극은 추후 형성될 전자방출부에서 방출된 전자의 집속을 용이하게 한다.The focusing electrode 25 is formed on the second insulating layer 24. Specifically, a conductive metal on the second insulating layer 24, such as silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr), and an alloy thereof, may be sputtered. By vapor deposition to a thickness of approximately 2,500 mV to 3,000 mV to form the focusing electrode 25. Here, the focusing electrode facilitates focusing of electrons emitted from an electron emission unit to be formed later.

그리고, 상기 집속 전극(25) 및 상기 제 2 절연층(24)을 패터닝하여 절연홀(27)을 형성하게 된다. 여기서, 적층구조 상부에 포토레지스트(PR)을 도포한 후 패터닝하여 상기 집속 전극(25) 및 제 2 절연층(24)의 일부를 식각하여 절연홀(27)을 형성하게 된다. 즉, 집속 전극(25) 및 제 2 절연층(24)의 절연홀(27)을 통해 상기 캐소드 전극(21)이 노출될 때까지 건식 또는 습식 식각하여 절연홀(27)을 완성한다. In addition, the focusing electrode 25 and the second insulating layer 24 are patterned to form an insulating hole 27. Here, the photoresist PR is coated on the stacked structure and then patterned to form an insulating hole 27 by etching part of the focusing electrode 25 and the second insulating layer 24. That is, the insulating hole 27 is completed by dry or wet etching until the cathode electrode 21 is exposed through the insulating hole 27 of the focusing electrode 25 and the second insulating layer 24.

다음으로, 도 4c에 도시된 바와 같이, 절연홀(27) 내부에 전자방출부(26) 형성하게 된다. 먼저, 상기 결과물상의 전 표면에 포토레지스트(PR)를 도포한 뒤, 이를 패터닝하여 절연홀(27) 저면에 캐소트 전극(21)이 일부 노출되도록 한다. 결과물의 전면에 감광성을 가진 탄소나노튜브(CNT) 페이스트를 스크린 프린팅 법에 의해 도포한다. 그리고, 기판(20)의 후면에서 자외선(UV)을 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 이때, CNT 페이스트 중 포토레지스트(PR) 패턴에 의해 노출된 부위만 노광되어 경화(curing)된다. Next, as shown in FIG. 4C, the electron emission part 26 is formed in the insulating hole 27. First, the photoresist (PR) is applied to the entire surface of the resultant, and then patterned so that the cathode electrode 21 is partially exposed on the bottom surface of the insulating hole 27. A photosensitive carbon nanotube (CNT) paste is applied to the entire surface of the result by screen printing. The CNT paste is selectively exposed by irradiating ultraviolet (UV) light on the back surface of the substrate 20. At this time, only a portion of the CNT paste exposed by the photoresist (PR) pattern is exposed and cured.

여기서, 노광량을 제어하면 CNT 페이스트의 노광 깊이가 조절될 수 있다. 그후, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 전자방출부(26)를 형성하게 된다. 이어서, 소정 온도, 예컨대 대략 460℃ 정도의 온도에서 소성 공정을 거치게 되면, 전자방출부(26)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. 이때 소성 온도는 CNT 페이스트의 종류 및 성분에 따라 달라질 수 있다. Here, by controlling the exposure amount, the exposure depth of the CNT paste may be adjusted. Thereafter, when the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ). Subsequently, when the firing process is performed at a predetermined temperature, for example, a temperature of about 460 ° C., the electron-emitting unit 26 has a desired height while shrinking simultaneously with firing. The firing temperature may vary depending on the type and components of the CNT paste.

이로써, 보조 전극상의 절연층의 높이를 다르게 형성한 전자방출소자를 완성하여 내전압을 확보할 수 있다. As a result, the electron-emitting device in which the height of the insulating layer on the auxiliary electrode is formed differently can be completed to ensure the withstand voltage.

한편, 도 5는 본 발명에 따른 전자방출소자의 제 2 실시 예를 도시한 평면도이다. 이에 도시된 바와 같이, 본 발명에 따른 전자방출소자의 저항층(58)은 상기 캐소드 전극(51)의 주변에 10개의 저항층(58)이 연결되도록 패터닝되어 형성되어 있다. 이때, 상기 캐소드 전극(51)의 주변에 형성된 저항층(58)의 선 폭, 길이 및 개수에 따라 저항값을 조절하게 된다. 여기서, 제 2 실시 예에 대한 상세한 설명은 상기 제 1 실시 예를 참조로 하여 생략하기로 한다.On the other hand, Figure 5 is a plan view showing a second embodiment of the electron-emitting device according to the present invention. As shown therein, the resistive layer 58 of the electron-emitting device according to the present invention is formed by patterning the 10 resistive layers 58 to be connected to the periphery of the cathode electrode 51. At this time, the resistance value is adjusted according to the line width, length, and number of the resistance layer 58 formed around the cathode electrode 51. Here, a detailed description of the second embodiment will be omitted with reference to the first embodiment.

또한, 도 6은 본 발명에 따른 전자방출소자의 제 3 실시 예를 도시한 평면도이다. 이에 도시된 바와 같이, 본 발명에 따른 전자방출소자의 저항층(68)은 상기 캐소드 전극(61)의 주변에 소정 폭과 소정 길이를 갖는 지그재그 패턴으로 형성된다. 즉, 상기 캐소드 전극(61)의 주변에 형성된 저항층(68)의 선 폭, 길이 및 개수에 따라 저항값을 조절하게 된다. 여기서, 제 2 실시 예에 대한 상세한 설명은 상기 제 1 실시 예를 참조로 하여 생략하기로 한다. 6 is a plan view showing a third embodiment of an electron-emitting device according to the present invention. As shown therein, the resistive layer 68 of the electron-emitting device according to the present invention is formed in a zigzag pattern having a predetermined width and a predetermined length around the cathode electrode 61. That is, the resistance value is adjusted according to the line width, length, and number of the resistance layers 68 formed around the cathode electrode 61. Here, a detailed description of the second embodiment will be omitted with reference to the first embodiment.

이상 각 실시 예에서 설명한 바와 같이, 저항층을 상기 캐소드 전극을 형성하는 공정에서 동시에 형성함으로써 공정 과정을 줄여 생산성을 향상시킬 수 있으 며, 저항층의 형성으로 인해 픽셀의 균일도 및 CNT 수명을 개선할 수 있다. As described in each of the above embodiments, by simultaneously forming the resistive layer in the cathode electrode forming process, the productivity can be reduced by reducing the process, and the uniformity of the pixel and the CNT lifetime can be improved due to the formation of the resistive layer. Can be.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상의 설명에서와 같이, 본 발명에 따른 전자방출소자 및 그 제조방법은 저항층을 캐소드 전극과 동일 물질을 이용하여 동시에 소정 패턴으로 형성함으로써 공정 단계를 감소할 수 있다.As described above, the electron-emitting device and its manufacturing method according to the present invention can reduce the process step by forming a resistive layer in a predetermined pattern at the same time using the same material as the cathode electrode.

또한, 상기 저항층의 형성에 의해 픽셀의 균일도 및 CNT 수명을 개선할 수 있다. In addition, the uniformity of the pixel and the CNT lifetime may be improved by forming the resistive layer.

Claims (11)

기판상에 도전성 물질을 증착하여 섬 형상으로 형성된 캐소드 전극과; A cathode electrode formed in an island shape by depositing a conductive material on the substrate; 상기 캐소드 전극과 연결되도록 소정 영역에 상기 캐소드 전극과 동일 물질을 이용하여 형성된 저항층과; A resistance layer formed using a same material as that of the cathode electrode in a predetermined area so as to be connected to the cathode electrode; 상기 결과물상에 순차적으로 캐소드 전극의 일부 영역이 노출되도록 홀이 형성된 절연층 및 게이트 전극과; An insulating layer and a gate electrode having holes formed to sequentially expose a portion of the cathode electrode on the resultant product; 상기 캐소드 전극의 노출된 영역에 형성된 전자방출부를 포함하는 것을 특징으로 하는 전자방출소자.And an electron emission unit formed in the exposed region of the cathode electrode. 제 1 항에 있어서,The method of claim 1, 상기 저항층은 도전성 물질인 ITO 를 이용하여 형성하는 것을 특징을 하는 전자방출소자.And the resistance layer is formed using ITO, which is a conductive material. 제 1 항에 있어서,The method of claim 1, 상기 저항층은 상기 캐소드 전극과 동시에 패터닝하여 형성되는 것을 특징으로 하는 전자 방출 소자. And the resistive layer is formed by simultaneously patterning the cathode electrode. 제 1 항에 있어서, The method of claim 1, 상기 저항층은 선폭, 길이 및 개수를 조정하여 저항값을 조절하는 것을 특징 으로 하는 전자 방출 소자. The resistance layer is an electron emission device, characterized in that for adjusting the resistance value by adjusting the line width, length and number. 제 1 항에 있어서,The method of claim 1, 상기 저항층의 저항값은 0.1 ㏀ ~ 1 ㏀ 인 것을 특징으로 하는 전자 방출 소자.The resistance value of the resistance layer is an electron emission device, characterized in that 0.1 ~ 1 ㏀. 제 1 항에 있어서,The method of claim 1, 상기 게이트 전극상에 또 다른 절연층 및 집속 전극을 더 형성하여 이중 게이트 구조를 갖는 것을 특징으로 하는 전자 방출 소자.And an insulating layer and a focusing electrode further formed on the gate electrode to have a double gate structure. 기판상에 도전성 물질을 증착하는 단계와;Depositing a conductive material on the substrate; 상기 도전성 물질을 동시에 패터닝하여 캐소드 전극 및 저항층을 형성하는 단계와;Simultaneously patterning the conductive material to form a cathode electrode and a resistive layer; 상기 캐소드 전극의 일부 영역이 노출되도록 홀을 갖는 절연층 및 게이트 전극을 순차적으로 형성하는 단계와;Sequentially forming an insulating layer having a hole and a gate electrode to expose a portion of the cathode electrode; 상기 캐소드 전극의 노출된 영역에 전자방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자방출소자의 제조방법.And forming an electron emission unit in the exposed region of the cathode electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 캐소드 전극과 연결되도록 소정 영역에 저항층을 형성하는 것을 특징으 로 하는 전자방출소자의 제조방법.And a resistive layer formed in a predetermined region so as to be connected to the cathode electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 저항층의 선폭, 길이 및 개수를 조절하여 저항값을 조절하는 것을 특징으로 하는 전자 방출 소자의 제조방법. The method of manufacturing an electron emission device, characterized in that for controlling the resistance value by adjusting the line width, length and number of the resistance layer. 제 7항에 있어서,The method of claim 7, wherein 상기 저항층의 저항값은 0.1 ㏀ ~ 1 ㏀ 인 것을 특징으로 하는 전자 방출 소자의 제조방법.The resistance value of the resistive layer is a method of manufacturing an electron emission device, characterized in that 0.1 ~ 1 1. 제 7항에 있어서,The method of claim 7, wherein 상기 게이트 전극상에 또 다른 절연층 및 집속 전극을 순차적으로 더 형성하는 것을 특징으로 하는 전자 방출 소자의 제조방법. And sequentially forming another insulating layer and a focusing electrode on the gate electrode.
KR1020050072508A 2005-08-08 2005-08-08 Electron emission device and a fabrication method for thereof KR20070017867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050072508A KR20070017867A (en) 2005-08-08 2005-08-08 Electron emission device and a fabrication method for thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072508A KR20070017867A (en) 2005-08-08 2005-08-08 Electron emission device and a fabrication method for thereof

Publications (1)

Publication Number Publication Date
KR20070017867A true KR20070017867A (en) 2007-02-13

Family

ID=43651484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072508A KR20070017867A (en) 2005-08-08 2005-08-08 Electron emission device and a fabrication method for thereof

Country Status (1)

Country Link
KR (1) KR20070017867A (en)

Similar Documents

Publication Publication Date Title
US7586251B2 (en) Electron emission device with decreased electrode resistance and fabrication method and electron emission display
KR20070012134A (en) Electron emission device having a focus electrode and a fabrication method for thereof
US7486012B2 (en) Electron emission device with auxiliary electrode and manufacturing method thereof
US7336028B2 (en) Electron emission device having multi-layered gate electrode structure
KR101107134B1 (en) Electron emission element, electron emission device and method of manufacturing the same
KR20070017867A (en) Electron emission device and a fabrication method for thereof
US8177987B2 (en) Method for producing electron-emitting device and method for producing image display apparatus including the same
KR20060131385A (en) Electron emission device and the fabrication method for thereof
KR20070060834A (en) Method for electron emission device
KR20070004343A (en) Electron emission device and the fabrication method for thereof
KR20060124488A (en) Electron emission device and the fabrication method for thereof
KR20070001582A (en) Electron emission device and the fabrication method for thereof
KR20060122477A (en) Electron emission device and the fabrication method for thereof
KR20060001503A (en) Electron emission device comprising resistance layer between cathode electrodes
KR20070014842A (en) Electron emission device having a focus electrode and a fabrication method for thereof
KR20060029078A (en) Method of fabricating electron emission device
KR20070012132A (en) Electron emission device and the fabrication method for thereof
KR100752509B1 (en) Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof
US7400084B2 (en) Electron emission display
KR20070042424A (en) Electron emission device and the method of fabricating thereof
JP3486131B2 (en) Electron emitting device and method of manufacturing the same
KR20060104654A (en) Electron emission device and method for manufacturing the same
JP2003016918A (en) Electron emitting element, electron source, and image forming device
US20100159784A1 (en) Method for producing electron-emitting device and method for producing image display apparatus including the same
KR20060113196A (en) Method of fabricating electron emission device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination