KR20070004343A - Electron emission device and the fabrication method for thereof - Google Patents

Electron emission device and the fabrication method for thereof Download PDF

Info

Publication number
KR20070004343A
KR20070004343A KR1020050059860A KR20050059860A KR20070004343A KR 20070004343 A KR20070004343 A KR 20070004343A KR 1020050059860 A KR1020050059860 A KR 1020050059860A KR 20050059860 A KR20050059860 A KR 20050059860A KR 20070004343 A KR20070004343 A KR 20070004343A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
metal oxide
insulating
auxiliary electrode
Prior art date
Application number
KR1020050059860A
Other languages
Korean (ko)
Inventor
정규원
김일환
김시명
한호수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050059860A priority Critical patent/KR20070004343A/en
Priority to US11/481,702 priority patent/US7911123B2/en
Publication of KR20070004343A publication Critical patent/KR20070004343A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46Control electrodes, e.g. grid; Auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46Control electrodes, e.g. grid; Auxiliary electrodes
    • H01J1/48Control electrodes, e.g. grid; Auxiliary electrodes characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/30453Carbon types
    • H01J2201/30469Carbon nanotubes (CNTs)

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

An electron emission device and a fabrication method thereof are provided to secure a withstand voltage by preventing diffusion of an auxiliary electrode in an insulating bake process. A cathode electrode(31) is formed by depositing a conductive material on a substrate. An auxiliary electrode(32) is formed in a predetermined pattern by depositing a metal oxide on the cathode electrode. A first insulating layer(33) is formed on the auxiliary electrode by using an insulating material. An insulating hole(35) for exposing a part of the cathode electrode is formed on the first insulating layer. A first gate electrode(34) is formed on the insulating layer by using a metal material. An electron emission unit(36) is formed in the insulating hole of the cathode electrode.

Description

전자방출소자 및 그 제조방법{ELECTRON EMISSION DEVICE AND THE FABRICATION METHOD FOR THEREOF}ELECTRON EMISSION DEVICE AND THE FABRICATION METHOD FOR THEREOF

도 1은 종래에 따른 전자방출소자의 구조를 개략적으로 도시한 도면.1 is a view schematically showing the structure of a conventional electron emitting device.

도 2는 종래에 따른 이중 게이트 구조를 갖는 전자방출소자의 구조를 개략적으로 도시한 도면.2 is a view schematically showing the structure of an electron emitting device having a double gate structure according to the prior art.

도 3은 본 발명에 따른 전자 방출 소자의 제 1 실시 예의 구조를 개략적으로 도시한 도면.3 is a view schematically showing the structure of a first embodiment of an electron emitting device according to the present invention;

도 4a 내지 도 4d는 본 발명에 따른 전자 방출 소자의 제조방법의 제 1 실시 예에 대한 공정의 순서도.4A to 4D are flowcharts of a process of a first embodiment of a method of manufacturing an electron emitting device according to the present invention;

도 5는 본 발명에 따른 전자 방출 소자의 제 2 실시 예의 구조를 개략적으로 도시한 도면.5 schematically shows the structure of a second embodiment of an electron-emitting device according to the invention;

도 6a 내지 도 6e는 상기 도 5의 제 2 실시 예에 따른 제조방법에 대한 공정순서도.6A to 6E are process flowcharts of a manufacturing method according to the second embodiment of FIG.

도 7은 본 발명에 따른 전자 방출 소자의 제 3 실시 예의 구조를 개략적으로 도시한 도면.7 schematically shows the structure of a third embodiment of an electron-emitting device according to the invention;

도 8a 내지 도 8d는 상기 도 7의 제 3 실시 예에 대한 공정 순서도.8A to 8D are process flowcharts for the third embodiment of FIG. 7.

도 9는 본 발명에 따른 전자 방출 소자의 제 4 실시 예의 구조를 개략적으로 도시한 도면.9 is a view schematically showing the structure of a fourth embodiment of an electron emitting device according to the present invention;

도 10a 내지 도 10d는 상기 도 9의 제 4 실시 예의 공정 순서도.10A to 10D are process flowcharts of the fourth embodiment of FIG. 9.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

30, 50, 70, 90 --- 기판 31, 51, 91 --- 캐소드 전극30, 50, 70, 90 --- Substrate 31, 51, 91 --- Cathode electrodes

32, 52, 71, 92 --- 보조 전극 33, 54, 73, 94 --- 제 1 절연층32, 52, 71, 92 --- Auxiliary electrode 33, 54, 73, 94 --- First insulating layer

34, 55, 74, 95 --- 제 1 게이트 전극 35, 56, 75, 96a, 96b --- 절연홀 34, 55, 74, 95 --- First gate electrode 35, 56, 75, 96a, 96b --- Insulation hole

36, 57, 76, 99 --- 전자방출부 53 --- 금속 산화막36, 57, 76, 99 --- Electron emitter 53 --- Metal oxide film

93 --- 투명 도전막 97 --- 제 2 절연층 93 --- Transparent conductive film 97 --- Second insulating layer

98 --- 제 2 게이트 전극 98 --- second gate electrode

본 발명은 전자방출소자 및 그 제조방법에 관한 것으로, 특히 보조 전극을 형성한 전자방출소자에 있어서, 절연 소성시 보조 전극의 확산을 방지함으로써 내전압을 확보할 수 있는 전자방출소자 및 그 제조방법에 관한 것이다.The present invention relates to an electron-emitting device and a method for manufacturing the same, and particularly to an electron-emitting device having an auxiliary electrode, in which the withstand voltage can be secured by preventing diffusion of the auxiliary electrode during insulation baking. It is about.

일반적으로 전자 방출 표시장치는 화소마다 전자 방출 소자(Electron Emission Device)를 구비하는 표시장치이다. 전자 방출 소자는 캐소드 전극과 게이트 전극 사이의 전압에 대응하여 캐소드 전극으로부터 전자가 방출되며, 방출된 전자는 애노드 전극에 의하여 가속되어 형광체에 충돌하여 발광하는 방식으로 동작하는 소자이다. 일반적으로, 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 냉음극을 이용하는 방식의 전자방출소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal)형 및 MIS(Metal-Insulator-Semiconductor)형, BSE(Ballistic electron Surface Emitting)형 등이 알려져 있다. In general, an electron emission display device is a display device including an electron emission device for each pixel. The electron emitting device is a device that emits electrons from the cathode in response to a voltage between the cathode and the gate electrode, and the emitted electrons are accelerated by the anode and collide with the phosphor to emit light. In general, there are two types of electron emitting devices using a hot cathode and a cold cathode as electron sources. The electron-emitting devices using the cold cathode are FEA (Field Emitter Array) type, SCE (Surface Conduction Emitter) type, MIM (Metal-Insulator-Metal) type, MIS (Metal-Insulator-Semiconductor) type, BSE (Ballistic) electron surface emitting) and the like are known.

FEA 형 전자 방출 소자는 일 함수(Work Function)가 낮거나 β Function이 높은 물질을 전자 방출원으로 사용하여 진공 중에서 전계차에 의하여 전자가 방출되는 원리를 이용한 것으로 선단이 뾰족한 팁 구조물이나 탄소계 물질 또는 나노물질을 전자 방출원을 적용한 소자가 개발되고 있다. The FEA type electron emission device uses a low work function or high β function as an electron emission source to emit electrons by electric field in vacuum. In addition, devices using electron emission sources for nanomaterials have been developed.

SCE 형 전자 방출 소자는 기판 상에 서로 마주보며 배치된 2개의 전극 사이에 도전 박막을 제공하고 상기 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성한 소자이다. 상기 소자는 전극에 전압을 인가하여 도전 박막 표면으로 전류를 흘려 상기 미세 갭인 전자 방출부로부터 전자가 방출되는 원리를 이용한다. The SCE type electron emission device is a device in which an electron emission part is formed by providing a conductive thin film between two electrodes disposed to face each other on a substrate and providing a micro crack in the conductive thin film. The device utilizes a principle that electrons are emitted from the electron emission portion, which is the fine gap, by applying a voltage to an electrode to flow a current to the surface of the conductive thin film.

MIM 형과 MIS형 전자 방출 소자는 각각 금속-유전층-금속(MIM)과 금속-유전층-반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 유전층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한 소자이다. The MIM and MIS electron emission devices each form an electron emission portion formed of a metal-dielectric layer-metal (MIM) and a metal-dielectric layer-semiconductor (MIS) structure, and are disposed between two metals or metals and semiconductors having a dielectric layer interposed therebetween. When a voltage is applied to the device, a device using the principle of emitting electrons while moving and accelerating from a metal having a high electron potential or a metal having a low electron potential toward the metal.

BSE 형 전자 방출 소자는 반도체의 사이즈를 반도체 중의 전자의 평균자유행정 보다 작은 치수 영역까지 축소하면 전자가 산란하지 않고 주행하는 원리를 이용하여 오믹 전극 상에 금속 또는 반도체로 이루어지는 전자공급층을 형성하고, 전자 공급층위에 절연층과 금속박막을 형성하여 오믹전극과 금속박막에 전원을 인가하는 것에 의하여 전자가 방출되도록 한 소자이다.The BSE-type electron emitting device forms an electron supply layer made of a metal or a semiconductor on an ohmic electrode by using the principle that electrons travel without scattering when the size of the semiconductor is reduced to a dimension region smaller than the average free stroke of electrons in the semiconductor. And an insulating layer and a metal thin film formed on the electron supply layer to emit electrons by applying power to the ohmic electrode and the metal thin film.

도 1은 종래에 따른 전자방출소자의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 전자방출소자는 기판(10)상에 도전성 물질을 증착하여 형성된 캐소드 전극(11)과; 상기 캐소드 전극(11)상에 소정 패턴으로 형성된 보조 전극(12)과; 상기 보조 전극(12)상 형성되며, 상기 캐소드 전극(11)의 일부가 노출되도록 절연홀(15)이 형성된 절연층(13)과; 상기 절연층(13)상에 금속 물질로 형성된 게이트 전극(14)과; 상기 캐소드 전극(11)상의 절연홀(13)에 형성된 전자방출부(17)를 포함하여 구성된다. 1 is a view schematically showing a structure of a conventional electron emitting device. As shown therein, the electron-emitting device includes a cathode electrode 11 formed by depositing a conductive material on the substrate 10; An auxiliary electrode 12 formed on the cathode electrode 11 in a predetermined pattern; An insulating layer (13) formed on the auxiliary electrode (12) and having an insulating hole (15) formed to expose a portion of the cathode electrode (11); A gate electrode 14 formed of a metal material on the insulating layer 13; And an electron emission unit 17 formed in the insulating hole 13 on the cathode electrode 11.

또한, 도 2는 종래에 따른 이중 게이트 구조를 갖는 전자방출소자의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 종래에 따른 이중 게이트 구조를 갖는 전자방출소자는, 기판(20)상에 도전성 물질을 증착하여 형성된 캐소드 전극(21)과; 상기 캐소드 전극(21)상에 소정 패턴으로 형성된 보조 전극(22)과; 상기 보조 전극(22)상에 형성되며, 상기 캐소드 전극(21)의 일부가 노출되도록 절연홀(25a)이 형성된 제 1 절연층(23)과; 상기 제 1 절연층(23)상에 금속 물질로 형성된 제 1 게이트 전극(24)과; 상기 제 1 게이트 전극(24)상에 절연물질로 형성된 제 2 절연층(26)과; 상기 제 2 절연층(26)상에 금속 물질로 형성된 제 2 게이트 전극(27)과; 상기 캐소드 전극(21)상의 절연홀(25a,25b)에 형성된 전자방출부(27)를 포함하여 구성된다. 2 is a view schematically showing a structure of an electron emitting device having a double gate structure according to the related art. As shown in the drawing, an electron emitting device having a double gate structure according to the related art includes: a cathode electrode 21 formed by depositing a conductive material on a substrate 20; An auxiliary electrode 22 formed in a predetermined pattern on the cathode electrode 21; A first insulating layer 23 formed on the auxiliary electrode 22 and having an insulating hole 25a formed to expose a part of the cathode electrode 21; A first gate electrode 24 formed of a metal material on the first insulating layer 23; A second insulating layer 26 formed of an insulating material on the first gate electrode 24; A second gate electrode 27 formed of a metal material on the second insulating layer 26; And an electron emission unit 27 formed in the insulating holes 25a and 25b on the cathode electrode 21.

상기와 같이 형성된 종래에 따른 전자 방출 소자는 ITO로 형성된 캐소드 전 극의 낮은 저항값을 확보하기 위해 보조 전극을 형성한 구조이다. The conventional electron emission device formed as described above has a structure in which an auxiliary electrode is formed to secure a low resistance value of a cathode electrode formed of ITO.

여기서, 보조 전극은 저항값이 낮은 Ag 또는 Cr 등의 금속 물질을 이용하게 된다. 그러나, 보조 전극으로 사용되는 Ag 또는 Cr 등의 금속 물질은 절연층의 소정공정 중 확산하게 되어 캐소드 전극과 제 1 게이트 전극사이의 내전압 확보를 어렵게 만드는 문제점이 발생된다. Here, the auxiliary electrode uses a metal material such as Ag or Cr having a low resistance value. However, a metal material such as Ag or Cr, which is used as an auxiliary electrode, diffuses during a predetermined process of the insulating layer, thereby making it difficult to secure a breakdown voltage between the cathode electrode and the first gate electrode.

본 발명은 보조 전극을 형성한 전자방출소자에 있어서, 절연 소성시 보조 전극의 확산을 방지함으로써 내전압을 확보할 수 있는 전자 방출 소자 및 그 제조방법을 제공함에 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide an electron emitting device capable of securing a breakdown voltage by preventing diffusion of an auxiliary electrode during insulation firing, and a method of manufacturing the same.

상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자는, 기판상에 도전성 물질을 증착하여 형성된 캐소드 전극과; 상기 캐소드 전극상에 금속 산화물질을 증착하여 소정 패턴으로 형성된 보조 전극과; 상기 보조 전극상에 절연물질로 형성되며, 상기 캐소드 전극의 일부가 노출되도록 절연홀이 형성된 제 1 절연층과; 상기 절연층상에 금속 물질로 형성된 제 1 게이트 전극과; 상기 캐소드 전극상의 절연홀에 형성된 전자방출부를 포함하여 구성된다. In order to achieve the above object, the electron-emitting device according to the present invention comprises: a cathode electrode formed by depositing a conductive material on a substrate; An auxiliary electrode formed in a predetermined pattern by depositing a metal oxide on the cathode; A first insulating layer formed of an insulating material on the auxiliary electrode and having an insulating hole formed to expose a portion of the cathode electrode; A first gate electrode formed of a metal material on the insulating layer; And an electron emission unit formed in the insulating hole on the cathode electrode.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자는, 기판상에 금속물질을 증착하여 소정 패턴으로 형성된 보조 전극과; 상기 보조 전극상에 금속산화물질로 형성된 금속 산화막과; 상기 금속 산화막상에 형성되며, 상기 금속 산화막의 일부가 노출되도록 절연홀이 형성된 제 1 절연층과; 상기 절연층상에 금 속 물질로 형성된 제 1 게이트 전극과; 상기 금속 산화막상의 절연홀에 형성된 전자방출부를 포함하여 구성된다. In addition, in order to achieve the above object, the electron emitting device according to the present invention comprises: an auxiliary electrode formed in a predetermined pattern by depositing a metal material on a substrate; A metal oxide film formed of a metal oxide on the auxiliary electrode; A first insulating layer formed on the metal oxide film and having insulating holes formed to expose a portion of the metal oxide film; A first gate electrode formed of a metal material on the insulating layer; And an electron emitting portion formed in the insulating hole on the metal oxide film.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자의 제조방법은, 기판상에 캐소드 전극을 형성한 후, 금속 산화물질을 이용하여 소정의 패턴으로 보조 전극을 형성하는 단계와; 상기 캐소드 전극의 일부가 노출되도록 절연홀을 갖도록 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층상에 금속 물질을 이용하여 제 1 게이트 전극을 형성하는 단계와; 상기 캐소드 전극이 노출된 절연홀에 전자방출부를 형성하는 단계를 수행하는 점에 그 특징이 있다. In addition, in order to achieve the above object, the method of manufacturing an electron emitting device according to the present invention comprises the steps of: forming a cathode on a substrate, and then forming an auxiliary electrode in a predetermined pattern using a metal oxide; Forming a first insulating layer having an insulating hole so that a portion of the cathode electrode is exposed; Forming a first gate electrode on the first insulating layer by using a metal material; The cathode is characterized in that the step of forming an electron emission portion in the insulating hole exposed to the cathode.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자의 제조방법은, 기판상에 금속 물질을 이용하여 소정의 패턴으로 보조 전극을 형성하는 단계와; 상기 보조 전극상에 금속 산화물질을 이용하여 금속 산화막을 형성하는 단계와; 상기 금속 산화막의 일부가 노출되는 절연홀이 형성되도록 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층상에 금속 물질을 이용하여 제 1 게이트 전극을 형성하는 단계와; 상기 금속 산화막이 노출된 절연홀에 전자방출부를 형성하는 단계를 수행하는 점에 그 특징이 있다. In addition, to achieve the above object, a method of manufacturing an electron emitting device according to the present invention comprises the steps of forming an auxiliary electrode in a predetermined pattern using a metal material on a substrate; Forming a metal oxide film on the auxiliary electrode by using a metal oxide; Forming a first insulating layer to form an insulating hole through which a portion of the metal oxide film is exposed; Forming a first gate electrode on the first insulating layer by using a metal material; The metal oxide film is characterized in that the step of forming an electron emission portion in the insulating hole exposed.

이와 같은 본 발명에 의하면, 보조 전극을 형성한 전자방출소자에 있어서, 절연 소성시 보조 전극의 확산을 방지함으로써 내전압을 확보할 수 있다.According to the present invention as described above, in the electron-emitting device in which the auxiliary electrode is formed, the withstand voltage can be ensured by preventing diffusion of the auxiliary electrode during the insulation firing.

이하, 첨부된 도면을 참조하면서 본 발명에 따른 전자 방출 소자의 바람직한 실시예를 상세히 설명한다. Hereinafter, preferred embodiments of the electron emission device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 전자 방출 소자의 제 1 실시 예의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 본 발명에 따른 전자방출소자는, 기판(30)상에 도전성 물질을 증착하여 형성된 캐소드 전극(31)과; 상기 캐소드 전극(31)상에 산화 금속물질을 증착하여 소정패턴으로 형성된 보조 전극(32)과; 상기 보조 전극(32)상에 형성되며, 상기 캐소드 전극(31)의 일부가 노출되도록 절연홀(35)이 형성된 절연층(33)과; 상기 절연층(33)상에 금속 물질로 형성된 게이트 전극(34)과; 상기 캐소드 전극(31)상의 절연홀(35)에 형성된 전자방출부(36)를 포함하여 구성된다. 3 is a view schematically showing the structure of a first embodiment of an electron emission device according to the present invention. As shown therein, the electron-emitting device according to the present invention comprises: a cathode electrode 31 formed by depositing a conductive material on a substrate 30; An auxiliary electrode 32 formed in a predetermined pattern by depositing a metal oxide material on the cathode electrode 31; An insulating layer (33) formed on the auxiliary electrode (32) and having an insulating hole (35) formed to expose a portion of the cathode electrode (31); A gate electrode 34 formed of a metal material on the insulating layer 33; And an electron emission unit 36 formed in the insulating hole 35 on the cathode electrode 31.

상기 기판(30)은 일례로 유리 또는 실리콘 기판일 수 있으며, 예컨대 전자방출부(36)가 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 형성되는 경우에는 유리 기판과 같은 투명 기판이 바람직하다. The substrate 30 may be, for example, a glass or silicon substrate. For example, when the electron emission unit 36 is formed by backside exposure using carbon nanotube (CNT) paste, a transparent substrate such as a glass substrate is preferable. .

상기 캐소드 전극(31)은 배면 기판 상에 패드 형태로 소정 간격을 가지고 형성될 수 있다. 상기 캐소드 전극(31)에는 데이터 구동부 또는 주사 구동부로부터 인가되는 데이터 신호 또는 주사 신호가 공급된다. 캐소드 전극(31)은 도전체일 수 있으며, 투명 도전체 예컨대 ITO(Indium Tin Oxide)일 수 있다. The cathode electrode 31 may be formed on the rear substrate at a predetermined interval in the form of a pad. The cathode electrode 31 is supplied with a data signal or a scan signal applied from a data driver or a scan driver. The cathode electrode 31 may be a conductor and may be a transparent conductor such as indium tin oxide (ITO).

상기 보조 전극(32)은 상기 캐소드 전극(31)상에 Ti 계열의 TiO2 또는 TiN 의 산화 금속 물질을 이용하여 소정의 패턴으로 형성된다. 상기 보조 전극(32)은 상기 캐소드 전극(31)의 저항값을 확보하여 입력신호의 왜곡을 방지할 수 있다. The auxiliary electrode 32 is formed on the cathode electrode 31 in a predetermined pattern using a Ti-based TiO 2 or TiN metal oxide material. The auxiliary electrode 32 may secure the resistance value of the cathode electrode 31 to prevent distortion of the input signal.

상기 절연층(33)은 상기 캐소드 전극(31) 및 상기 보조 전극(32)의 상부에 형성되며, 상기 캐소드 전극(31)과 상기 게이트 전극(34)을 전기적으로 절연한다. 상기 절연층(33)은 절연 물질, 예컨대, PbO와 SiO2 등의 혼합 유리질로 이루어질 수 있다. 여기서, 상기 보조 전극(32)상에 형성된 절연층(33)의 높이는 절연층의 내전압을 확보하기 위해 절연홀(35)의 높이보다 높게 형성된다. The insulating layer 33 is formed on the cathode electrode 31 and the auxiliary electrode 32 to electrically insulate the cathode electrode 31 from the gate electrode 34. The insulating layer 33 may be made of an insulating material, for example, a mixed glass material such as PbO and SiO 2 . Here, the height of the insulating layer 33 formed on the auxiliary electrode 32 is formed higher than the height of the insulating hole 35 to ensure the withstand voltage of the insulating layer.

상기 게이트 전극(34)은 절연층(33) 상에 소정의 형상으로, 예컨대 스트라이프 상으로 캐소드 전극(31)과 교차하는 방향으로 형성된다. 여기서, 게이트 전극(34)은 전도성이 양호한 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 상기 게이트 전극(34)은 데이터 구동부 또는 주사 구동부로부터 인가되는 각각의 데이터 신호 또는 주사 신호가 공급된다. The gate electrode 34 is formed on the insulating layer 33 in a predetermined shape, for example, in a direction crossing the cathode electrode 31 on a stripe. Here, the gate electrode 34 may be made of at least one conductive metal material selected from a highly conductive metal such as silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr), and alloys thereof. The gate electrode 34 is supplied with a respective data signal or a scan signal applied from the data driver or the scan driver.

상기 전자 방출부(36)는 상기 노출된 캐소드 전극(31) 상에 전기적으로 접속되어 위치하며, 카본 나노튜브; 흑연, 다이아몬드, 다이아몬드상 카본 또는 이들의 조합에 의한 나노튜브; 또는 Si 또는 SiC의 나노 와이어로 이루어지는 것이 바람직하다. The electron emission unit 36 is electrically connected to the exposed cathode electrode 31 and is disposed on the carbon nanotube; Nanotubes by graphite, diamond, diamond-like carbon or a combination thereof; Or a nanowire of Si or SiC.

또한, 도 4a 내지 도 4d는 본 발명에 따른 전자 방출 소자의 제조방법의 제 1 실시 예에 대한 공정의 순서도이다. 4A to 4D are flowcharts of a process of a first embodiment of a method of manufacturing an electron emission device according to the present invention.

먼저, 본 발명에 따른 전자방출소자의 제조방법을 개괄적으로 설명하면, 상기 전자방출소자는 후막 공정(Thick Film Process) 또는 박막 공정(Thin Film Process)에 의해 제조될 수 있다. 후막 공정은 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포함으로써 절연층을 보다 두꺼운 두께로 형성하는 공정을 말하 고, 박막 공정은 화학기상증착법(CVD; Chemical Vapor Deposition)에 실리콘 산화막과 같은 절연막을 증착함으로써 절연층을 보다 얇은 두께로 형성하는 공정을 말한다. 상기 후막 공정에 의하면, 대면적의 표시장치를 용이하게 제조할 수 있으며, 양산성의 확보 및 낮은 제조 비용의 장점이 있는 반면에, 세밀하고 집적도가 높은 전자방출소자를 제조하기가 곤란한 단점이 있다. 한편, 상기 박막 공정은 상술한 후막 공정의 장, 단점과 반대의 장, 단점을 가진다. First, the method of manufacturing an electron emitting device according to the present invention will be described in general. The electron emitting device may be manufactured by a thick film process or a thin film process. The thick film process refers to a process of forming an insulating layer with a thicker thickness by applying a paste-like insulating material by screen printing. The thin film process uses an CVD (chemical vapor deposition) to form an insulating film such as a silicon oxide film. By vapor deposition, the process of forming an insulating layer with a thinner thickness is said. According to the thick film process, a large-area display device can be easily manufactured, and there are advantages of securing mass productivity and low manufacturing cost, while it is difficult to manufacture a fine and highly integrated electron-emitting device. On the other hand, the thin film process has the advantages, disadvantages and disadvantages of the above-described thick film process.

먼저 도 4a에 도시된 바와 같이, 기판(30)상에 캐소드 전극(31) 및 보조 전극(32)을 순차적으로 형성한다. 여기서, 상기 기판(30)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드 전극(31)은 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다. First, as shown in FIG. 4A, the cathode electrode 31 and the auxiliary electrode 32 are sequentially formed on the substrate 30. Here, a transparent glass substrate is used as the substrate 30 for backside exposure described later. The cathode electrode 31 is made of indium tin oxide (ITO), which is a transparent conductive material.

구체적으로, 기판(30) 상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이때, 캐소드 전극(31)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 캐소드 전극(31)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다. Specifically, ITO is deposited on the substrate 30 to a predetermined thickness, for example, 800 mm to 2,000 mm, and then patterned into a predetermined shape, for example, a stripe shape. At this time, the patterning of the cathode electrode 31 is a method for patterning a well-known material layer such as the formation of an etching mask by application, exposure and development of photoresist, and the etching of the cathode electrode 31 using the etching mask. Can be performed by

이어, 도 4b에 도시된 바와 같이, 상기 캐소드 전극(31)상에 TiO2 또는 TiN 의 산화 금속 물질을 증착하여 소정 패턴으로 보조 전극(32)을 형성하게 된다. 이때, 상기 TiO2 의 형성은 Ti를 증착한 후 산화 공정을 통하여 TiO2 로 형성할 수 있다. 여기서, 상기 보조 전극(32)은 상기 캐소드 전극(31)의 저항값을 확보하여 입 력신호의 왜곡을 방지할 수 있게 된다. 이때, 상기 캐소드 전극의 저항값은 0.5 ㏀ ~ 0.8 ㏀ 을 갖는다. Subsequently, as illustrated in FIG. 4B, a metal oxide of TiO 2 or TiN is deposited on the cathode electrode 31 to form the auxiliary electrode 32 in a predetermined pattern. In this case, the TiO 2 may be formed of TiO 2 through an oxidation process after depositing Ti. Here, the auxiliary electrode 32 can secure the resistance value of the cathode electrode 31 to prevent the distortion of the input signal. In this case, the resistance value of the cathode electrode is 0.5 kPa ~ 0.8 kPa.

이어, 도 4c에 도시된 바와 같이, 상기 캐소드 전극(31)과 상기 보조 전극(32)상에 절연층(33)을 소정 두께로 형성한다. 상기 절연층(33)을 후막 공정에 의해 형성하는 경우에는, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 소정 두께로 도포한 뒤 대략 550℃ 이상의 온도에서 소성함으로써 대략 15㎛~ 20㎛정도의 두께를 가진 상기 절연층(33)을 형성한다. 이때, 소성 온도는 절연물질의 종류에 따라 달라질 수 있다. Subsequently, as shown in FIG. 4C, an insulating layer 33 is formed on the cathode electrode 31 and the auxiliary electrode 32 to have a predetermined thickness. In the case where the insulating layer 33 is formed by a thick film process, the insulating material in a paste state is coated to a predetermined thickness by screen printing and then fired at a temperature of about 550 ° C. or more to about 15 μm to 20 μm. To form the insulating layer 33 having. At this time, the firing temperature may vary depending on the type of insulating material.

이어서, 상기 절연층(33) 상에 게이트 전극(34)을 형성한다. 상기 게이트 전극(34)은 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착한다. Subsequently, a gate electrode 34 is formed on the insulating layer 33. The gate electrode 34 may be formed by sputtering a conductive metal such as at least one conductive metal material selected from silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr), and alloys thereof. By vapor deposition to a thickness of approximately 2,500 mW to 3,000 mW.

그리고, 상기 절연층(33)은 적층구조 상부에 포토레지스트(PR)을 도포한 후 상기 캐소드 전극(31)의 일부가 노출되도록 상기 절연층(23)의 일부를 식각하여 절연홀(35)을 형성하게 된다. In addition, after the photoresist PR is applied to the insulating layer 33, a portion of the insulating layer 23 is etched to expose a portion of the cathode electrode 31 to form the insulating hole 35. To form.

즉, 게이트 전극(34) 및 절연층(33)의 절연홀(35)을 통해 상기 캐소드 전극(31)이 노출될 때까지 건식 또는 습식 식각하여 절연홀(35)을 완성한다. That is, the insulating hole 35 is completed by dry or wet etching until the cathode electrode 31 is exposed through the insulating hole 35 of the gate electrode 34 and the insulating layer 33.

다음으로, 도 4d에 도시된 바와 같이, 상기 절연홀(35) 내부에 전자방출부(36) 형성하게 된다. 먼저, 상기 결과물상의 전 표면에 포토레지스트(PR)를 도포한 뒤, 이를 패터닝하여 절연홀(35) 저면에 캐소드 전극(31)이 일부 노출되도록 한다. 결과물의 전면에 감광성을 가진 탄소나노튜브(CNT) 페이스트를 스크린 프린팅 법에 의해 도포한다. 그리고, 기판(30)의 후면에서 자외선(UV)을 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 이때, CNT 페이스트 중 포토레지스트(PR) 패턴에 의해 노출된 부위만 노광되어 경화(curing)된다.Next, as shown in FIG. 4D, the electron emission part 36 is formed in the insulating hole 35. First, the photoresist (PR) is applied to the entire surface of the resultant, and then patterned so that the cathode electrode 31 is partially exposed on the bottom surface of the insulating hole 35. A photosensitive carbon nanotube (CNT) paste is applied to the entire surface of the result by screen printing. The CNT paste is selectively exposed by irradiating ultraviolet (UV) light on the back surface of the substrate 30. At this time, only a portion of the CNT paste exposed by the photoresist (PR) pattern is exposed and cured.

여기서, 노광량을 제어하면 CNT 페이스트의 노광 깊이가 조절될 수 있다. 그후, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 전자방출부(36)를 형성하게 된다. 이어서, 소정 온도, 예컨대 대략 460℃ 정도의 온도에서 소성 공정을 거치게 되면, 전자방출부(36)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. 이때 소성 온도는 CNT 페이스트의 종류 및 성분에 따라 달라질 수 있다. Here, by controlling the exposure amount, the exposure depth of the CNT paste may be adjusted. Thereafter, when the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ). Subsequently, when the firing process is performed at a predetermined temperature, for example, a temperature of about 460 ° C., the electron emission unit 36 has a desired height while shrinking simultaneously with firing. The firing temperature may vary depending on the type and components of the CNT paste.

이로써, 보조 전극의 확산을 방지할 수 있는 전자방출소자를 완성하여 내전압을 확보할 수 있다.As a result, an electron-emitting device capable of preventing the diffusion of the auxiliary electrode may be completed to secure a breakdown voltage.

한편, 도 5는 본 발명에 따른 전자 방출 소자의 제 2 실시 예의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 본 발명에 따른 전자방출소자는, 기판(50)상에 도전성 물질을 증착하여 형성된 캐소드 전극(51)과; 상기 캐소드 전극(51)상에 금속물질을 증착하여 소정패턴으로 형성된 보조 전극(52)과; 상기 보조 전극(52)상에 형성된 금속 산화막(53)과; 상기 금속 산화막(53)의 일부가 노출되도록 절연홀(56)이 형성된 절연층(54)과; 상기 절연층(54)상에 금속 물질로 형성된 게이트 전극(55)과; 상기 금속 산화막(53)상의 절연홀(56)에 형성된 전자방출부 (57)를 포함하여 구성된다. 5 is a view schematically showing the structure of a second embodiment of an electron emission device according to the present invention. As shown therein, the electron-emitting device according to the present invention comprises: a cathode electrode 51 formed by depositing a conductive material on a substrate 50; An auxiliary electrode 52 formed by depositing a metal material on the cathode electrode 51 in a predetermined pattern; A metal oxide film 53 formed on the auxiliary electrode 52; An insulating layer 54 having an insulating hole 56 formed to expose a portion of the metal oxide film 53; A gate electrode 55 formed of a metal material on the insulating layer 54; And an electron emitting portion 57 formed in the insulating hole 56 on the metal oxide film 53.

여기서, 상기 제 2 실시 예의 자세한 설명은 상기 제 1 실시 예를 참조로 하여 생략하기로 한다.Here, a detailed description of the second embodiment will be omitted with reference to the first embodiment.

상기 금속 산화막은 TiO2, TiN 또는 SiO2 을 이용하여 형성된다. 이때, 상기 금속 산화막은 상기 절연층의 소성 공정시 상기 보조 전극의 확산을 방지함으로써 절연층의 내전압을 확보하게 된다. The metal oxide film is formed using TiO 2 , TiN or SiO 2 . At this time, the metal oxide film is to ensure the withstand voltage of the insulating layer by preventing the diffusion of the auxiliary electrode during the baking process of the insulating layer.

또한, 도 6a 내지 도 6e는 상기 도 5의 제 2 실시 예에 따른 제조방법에 대한 공정순서도이다. 6A to 6E are process flowcharts of a manufacturing method according to the second embodiment of FIG. 5.

먼저 도 6a에 도시된 바와 같이, 기판(50)상에 캐소드 전극(51) 및 보조 전극(52)을 순차적으로 형성한다. 여기서, 상기 기판(50)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드 전극(51)도 상기와 같은 이유로 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다. First, as shown in FIG. 6A, the cathode electrode 51 and the auxiliary electrode 52 are sequentially formed on the substrate 50. Here, as the substrate 50, a transparent glass substrate is used for backside exposure described later. The cathode electrode 51 is also made of indium tin oxide (ITO), which is a conductive transparent material for the same reason as described above.

구체적으로, 기판(50) 상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이때, 캐소드 전극(51)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 캐소드 전극(51)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다. Specifically, ITO is deposited on the substrate 50 to a predetermined thickness, for example, 800 mm to 2,000 mm, and then patterned into a predetermined shape, for example, a stripe shape. At this time, the patterning of the cathode electrode 51 is a method for patterning a well-known material layer such as formation of an etching mask by application, exposure and development of photoresist and etching of the cathode electrode 51 using the etching mask. Can be performed by

그리고, 상기 캐소드 전극(51)상에 Ag 또는 Cr 등의 금속 물질을 증착하여 소정 패턴으로 보조 전극(52)을 형성하게 된다. 여기서, 상기 보조 전극(52)은 상 기 캐소드 전극(51)의 저항값을 확보하여 입력신호의 왜곡을 방지할 수 있게 된다. 이때, 상기 캐소드 전극(51)의 저항값은 0.5 ㏀ ~ 0.8 ㏀ 을 갖는다. The auxiliary electrode 52 is formed in a predetermined pattern by depositing a metal material such as Ag or Cr on the cathode electrode 51. Here, the auxiliary electrode 52 can prevent the distortion of the input signal by securing the resistance value of the cathode electrode 51. At this time, the resistance value of the cathode electrode 51 has a resistance of 0.5 kPa to 0.8 kPa.

이어, 도 6b에 도시된 바와 같이, 상기 보조 전극(52)상에 금속 산화막(53)을 형성하게 된다. 여기서, 상기 금속 산화막(53)으로는 TiO2, TiN 또는 SiO2 가 이용된다. Subsequently, as shown in FIG. 6B, the metal oxide layer 53 is formed on the auxiliary electrode 52. Here, TiO 2 , TiN or SiO 2 is used as the metal oxide film 53.

이후, 도 6c 및 도 6d의 공정에 대한 자세한 설명은 상기 제 1 실시 예의 공정 순서도를 참조하여 생략하기로 한다. Hereinafter, a detailed description of the process of FIGS. 6C and 6D will be omitted with reference to the process flowchart of the first embodiment.

한편, 도 7은 본 발명에 따른 전자 방출 소자의 제 3 실시 예의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 본 발명에 따른 전자방출소자는, 기판(70)상에 금속물질을 증착하여 소정패턴으로 형성된 보조 전극(71)과; 상기 보조 전극(71)이 형성된 기판(70)상에 도전성 물질을 증착하여 형성된 캐소드 전극(72)과; 상기 캐소드 전극(72)상의 일부가 노출되도록 절연홀(75)이 형성된 절연층(73)과; 상기 절연층(73)상에 금속 물질로 형성된 게이트 전극(74)과; 상기 캐소드 전극(71)상의 절연홀(75)에 형성된 전자방출부(76)를 포함하여 구성된다. On the other hand, Figure 7 is a schematic diagram showing the structure of a third embodiment of an electron emitting device according to the present invention. As shown therein, the electron-emitting device according to the present invention comprises: an auxiliary electrode 71 formed in a predetermined pattern by depositing a metal material on the substrate 70; A cathode electrode 72 formed by depositing a conductive material on the substrate 70 on which the auxiliary electrode 71 is formed; An insulating layer 73 having an insulating hole 75 formed to expose a portion of the cathode electrode 72; A gate electrode 74 formed of a metal material on the insulating layer 73; And an electron emission unit 76 formed in the insulating hole 75 on the cathode electrode 71.

또한, 도 8a 내지 도 8d는 상기 도 7의 제 3 실시 예에 대한 공정 순서도이다. 8A through 8D are process flowcharts of the third embodiment of FIG. 7.

먼저, 도 8a에 도시된 바와 같이, 기판(70)상에 Ag, Al 또는 Mo 의 금속 물질을 증착하여 소정의 패턴으로 보조 전극(71)을 형성하게 된다. First, as shown in FIG. 8A, a metal material of Ag, Al, or Mo is deposited on the substrate 70 to form the auxiliary electrode 71 in a predetermined pattern.

그리고, 도 8b에 도시된 바와 같이, 상기 보조 전극(71)이 형성된 상기 기판 (70) 상에 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이때, 상기 캐소드 전극(71)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 캐소드 전극(71)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다. As shown in FIG. 8B, an indium tin oxide (ITO), which is a conductive transparent material, is deposited on the substrate 70 on which the auxiliary electrode 71 is formed to a predetermined thickness, for example, a thickness of 800 kPa to 2,000 kPa. Then, it is patterned into a predetermined shape, for example, a stripe shape. At this time, the patterning of the cathode electrode 71 is a patterning method of a well-known material layer, such as the formation of an etching mask by the application, exposure and development of the photoresist, and the etching of the cathode electrode 71 using the etching mask. It can be performed by.

이후, 도 8c 및 도 8d의 공정에 따른 자세한 설명은 상기 제 2 실시 예를 참조로 하여 생략한다. Hereinafter, detailed descriptions according to the processes of FIGS. 8C and 8D will be omitted with reference to the second embodiment.

즉, 상기 제 3 실시 예의 전자 방출 소자는 상기 기판(70)상에 상기 보조 전극(71)을 상기 캐소드 전극(72)보다 먼저 형성된 구조이며, 상기 캐소드 전극(72)이 추후 형성될 절연층의 절연 소성 공정 중에 상기 보조 전극(71)이 확산되는 것을 방지한다. That is, the electron emission device of the third embodiment has a structure in which the auxiliary electrode 71 is formed before the cathode electrode 72 on the substrate 70, and the cathode electrode 72 is formed of an insulating layer to be formed later. The diffusion of the auxiliary electrode 71 is prevented during the insulation baking process.

한편, 도 9는 본 발명에 따른 전자 방출 소자의 제 4 실시 예의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 기판(90)상에 도전성 물질을 증착하여 형성된 캐소드 전극(91)과; 상기 캐소드 전극(91)상에 금속물질을 증착하여 소정패턴으로 형성된 보조 전극(92)과; 상기 보조 전극(92)상에 형성된 투명도전막(93)과; 상기 투명도전막(93)의 일부가 노출되도록 절연홀(96a)이 형성된 제 1 절연층(94)과; 상기 절연층(94)상에 금속 물질로 형성된 제 1 게이트 전극(95)과; 상기 제 1 게이트 전극(95)상에 절연물질로 형성된 제 2 절연층(97)과; 상기 제 2 절연층(97)상에 금속 물질로 형성된 제 2 게이트 전극(98)과; 상기 투명 도전막(93) 상의 절연홀(96a,96b)에 형성된 전자방출부(99)를 포함하여 구성된다. 9 is a diagram schematically illustrating a structure of a fourth embodiment of an electron emission device according to the present invention. As shown therein, the cathode electrode 91 formed by depositing a conductive material on the substrate 90; An auxiliary electrode 92 formed by depositing a metal material on the cathode electrode 91 in a predetermined pattern; A transparent conductive film 93 formed on the auxiliary electrode 92; A first insulating layer 94 having an insulating hole 96a formed to expose a portion of the transparent conductive film 93; A first gate electrode (95) formed of a metal material on the insulating layer (94); A second insulating layer (97) formed of an insulating material on the first gate electrode (95); A second gate electrode 98 formed of a metal material on the second insulating layer 97; And an electron emission unit 99 formed in the insulating holes 96a and 96b on the transparent conductive film 93.

상기 투명 도전막(99)은 상기 캐소드 전극(91)과 동일한 물질인 ITO 를 이용하여 상기 보조 전극(92)상에 형성하게 된다. The transparent conductive film 99 is formed on the auxiliary electrode 92 by using ITO, which is the same material as the cathode electrode 91.

또한, 도 10a 내지 도 10d는 상기 도 9의 제 4 실시 예의 공정 순서도이다. 10A to 10D are process flowcharts of the fourth embodiment of FIG. 9.

먼저 도 10a에 도시된 바와 같이, 기판(90)상에 캐소드 전극(91) 및 보조 전극(92)을 순차적으로 형성한다. 여기서, 상기 기판(90)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드 전극(91)도 상기와 같은 이유로 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다. First, as shown in FIG. 10A, the cathode electrode 91 and the auxiliary electrode 92 are sequentially formed on the substrate 90. Here, a transparent glass substrate is used as the substrate 90 for backside exposure described later. In addition, the cathode electrode 91 is also made of indium tin oxide (ITO), which is a conductive transparent material.

구체적으로, 기판(90) 상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이때, 캐소드 전극(91)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 캐소드 전극(91)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다. Specifically, ITO is deposited on the substrate 90 to a predetermined thickness, for example, 800 mm to 2,000 mm, and then patterned into a predetermined shape, for example, a stripe shape. At this time, the patterning of the cathode electrode 91 is a method for patterning a well-known material layer such as formation of an etching mask by application, exposure, and development of a photoresist and etching of the cathode electrode 91 using the etching mask. Can be performed by

그리고, 상기 캐소드 전극(91)상에 Ag 또는 Cr 등의 금속 물질을 증착하여 소정 패턴으로 보조 전극(92)을 형성하게 된다. 여기서, 상기 보조 전극(92)은 상기 캐소드 전극(91)의 저항값을 확보하여 입력신호의 왜곡을 방지할 수 있게 된다. 이때, 상기 캐소드 전극의 저항값은 0.5 ㏀ ~ 0.8 ㏀ 을 갖는다. The auxiliary electrode 92 is formed in a predetermined pattern by depositing a metal material such as Ag or Cr on the cathode electrode 91. Here, the auxiliary electrode 92 can secure the resistance value of the cathode electrode 91 to prevent distortion of the input signal. In this case, the resistance value of the cathode electrode is 0.5 kPa ~ 0.8 kPa.

그리고, 도 10b에 도시된 바와 같이, 상기 보조 전극(92)이 형성된 기판(90) 상에 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)를 스퍼터링에 의해 소정 두께로 증착하여 투명 도전막(93)을 형성한다. As shown in FIG. 10B, an indium tin oxide (ITO), which is a conductive transparent material, is deposited on the substrate 90 on which the auxiliary electrode 92 is formed to a predetermined thickness by sputtering to form a transparent conductive film 93. ).

이어, 도 10c에 도시된 바와 같이, 상기 투명 도전막(93)상에 제 1 절연층(94)을 소정 두께로 형성한다. 상기 제 1 절연층(94)을 후막 공정에 의해 형성하는 경우에는, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 소정 두께로 도포한 뒤 대략 550℃ 이상의 온도에서 소성함으로써 대략 15㎛~ 20㎛정도의 두께를 가진 상기 제 1 절연층(94)을 형성한다. 이때, 소성 온도는 절연물질의 종류에 따라 달라질 수 있다. Subsequently, as illustrated in FIG. 10C, a first insulating layer 94 is formed on the transparent conductive film 93 to have a predetermined thickness. In the case of forming the first insulating layer 94 by a thick film process, the insulating material in a paste state is coated to a predetermined thickness by screen printing and then fired at a temperature of about 550 ° C. or more to about 15 μm to 20 μm. The first insulating layer 94 having a thickness of about is formed. At this time, the firing temperature may vary depending on the type of insulating material.

그리고, 상기 제 1 절연층(94) 상에 제 1 게이트 전극(95)을 형성한다. 상기 제 1 게이트 전극(95)은 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착한다.In addition, a first gate electrode 95 is formed on the first insulating layer 94. The first gate electrode 95 is sputtering at least one conductive metal material selected from a conductive metal such as silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr), and alloys thereof. To a thickness of approximately 2,500 Å to 3,000 Å.

이후, 상기 제 1 절연층(94) 및 제 1 게이트 전극(95)은 적층구조 상부에 포토레지스트(PR)을 도포한 후 상기 투명 도전막(93)의 일부가 노출되도록 상기 절연층(94) 및 제 1 게이트 전극(95) 일부를 건식 또는 습식 식각하여 절연홀(96a)을 형성하게 된다. Thereafter, the first insulating layer 94 and the first gate electrode 95 are coated with a photoresist PR on the stacked structure, and then the insulating layer 94 is exposed so that a part of the transparent conductive film 93 is exposed. And a portion of the first gate electrode 95 is dry or wet etched to form the insulating hole 96a.

그 다음, 도 10d에 도시된 바와 같이, 상기 제 1 게이트 전극(95)상에 제 2 절연층(97) 및 제 2 게이트 전극(98)을 형성한다. 구체적으로, 상기 제 2 절연층(97)은 SiO2 의 절연물질로 형성하게 되며 520℃ - 550℃ 의 온도로 소정 공정을 진행하게 된다. 이후, 상기 제 2 절연층(97) 상에 전도성이 양호한 금속, 예컨대 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(98)을 형성한다. Next, as shown in FIG. 10D, a second insulating layer 97 and a second gate electrode 98 are formed on the first gate electrode 95. Specifically, the second insulating layer 97 is formed of an insulating material of SiO 2 and is subjected to a predetermined process at a temperature of 520 ° C-550 ° C. Thereafter, at least one selected from a metal having good conductivity on the second insulating layer 97, such as gold (Au), silver (Ag), platinum (Pt), aluminum (Al), chromium (Cr), and an alloy thereof. It may be made of a conductive metal material. For example, the second gate electrode 98 is formed by depositing chromium (Cr) to a thickness of about 2,500 kPa to 3,000 kPa by sputtering.

여기서, 상기 제 2 게이트 전극(98) 및 상기 제 2 절연층(97)의 패터닝도 상기 전술한 물질층의 패터닝 방법에 의해 절연홀(96b)를 형성하게 된다. 이때, 상기 제 2 게이트 전극(98) 및 상기 제 2 절연층(97)을 상기 투명 도전막(93)이 노출될 때까지 건식 또는 습식 식각하여 절연홀(96b)를 형성한다. Here, the patterning of the second gate electrode 98 and the second insulating layer 97 also forms the insulating hole 96b by the patterning method of the material layer described above. In this case, the second gate electrode 98 and the second insulating layer 97 are dry or wet etched until the transparent conductive layer 93 is exposed to form an insulating hole 96b.

그 다음, 도 10e에 도시된 바와 같이, 상기 결과물상에 탄소나노튜브(CNT;CarbonNano Tube) 페이스트를 스크린 프린팅하여 도포한다. 기판(90)의 후면에서 자외선(UV)를 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 그리고, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 CNT 이미터인 전자방출부(99)를 형성하게 된다. 소정의 온도, 예컨대 460 ℃ 정도의 온도에서 소성 공정을 거치게 되면, 전자방출부(99)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. Next, as shown in FIG. 10E, a carbon nanotube (CNT) paste is screen printed on the resultant. The back surface of the substrate 90 is irradiated with ultraviolet (UV) light to selectively expose the CNT paste. When the photoresist (PR) is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist (PR) is removed, and only the CNT paste of the exposed portion remains. The discharge part 99 is formed. When the firing process is performed at a predetermined temperature, for example, about 460 ° C., the electron-emitting unit 99 has a desired height while shrinking at the same time as firing.

한편, 상기 이중 게이트 구조의 전자방출소자에서 보조 전극상에 형성되는 투명도전막 대신 SiO2 계열의 물질로 형성하여 또 다른 실시 예에 적용할 수 있다. On the other hand, instead of the transparent conductive film formed on the auxiliary electrode in the electron-emitting device of the double gate structure formed of SiO 2 series material can be applied to another embodiment.

이상에서 살펴본 바와 같이, 각각 제 1, 제 2, 제 3 및 제 4 실시 예를 통해 절연 소성시 보조 전극의 확산을 방지함으로써 내전압을 확보할 수 있게 된다.As described above, the withstand voltage can be secured by preventing the diffusion of the auxiliary electrode during the insulation firing through the first, second, third and fourth embodiments, respectively.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상의 설명에서와 같이, 본 발명에 따른 전자방출소자 및 그 제조방법은 보조 전극을 형성한 전자방출소자에 있어서, 절연 소성시 보조 전극의 확산을 방지함으로써 내전압을 확보할 수 있다. As described above, the electron-emitting device and its manufacturing method according to the present invention in the electron-emitting device with the auxiliary electrode, it is possible to ensure the withstand voltage by preventing the diffusion of the auxiliary electrode during the insulation baking.

또한, 보조 전극은 캐소드 전극의 저항값을 확보하여 입력신호의 왜곡을 방지할 수 있다. In addition, the auxiliary electrode can prevent the distortion of the input signal by securing the resistance value of the cathode electrode.

Claims (17)

기판상에 도전성 물질을 증착하여 형성된 캐소드 전극과; A cathode electrode formed by depositing a conductive material on the substrate; 상기 캐소드 전극상에 금속 산화물질을 증착하여 소정 패턴으로 형성된 보조 전극과; An auxiliary electrode formed in a predetermined pattern by depositing a metal oxide on the cathode; 상기 보조 전극상에 절연물질로 형성되며, 상기 캐소드 전극의 일부가 노출되도록 절연홀이 형성된 제 1 절연층과; A first insulating layer formed of an insulating material on the auxiliary electrode and having an insulating hole formed to expose a portion of the cathode electrode; 상기 절연층상에 금속 물질로 형성된 제 1 게이트 전극과; A first gate electrode formed of a metal material on the insulating layer; 상기 캐소드 전극상의 절연홀에 형성된 전자방출부를 포함하는 것을 특징으로 하는 전자 방출 소자.And an electron emission unit formed in the insulating hole on the cathode electrode. 제 1 항에 있어서,The method of claim 1, 상기 보조 전극은 Ti 계열의 TiO2 또는 TiN 의 금속 산화물질로 형성되는 것을 특징으로 하는 전자 방출 소자. The auxiliary electrode is an electron emission device, characterized in that formed of a Ti-based TiO 2 or TiN metal oxide material. 기판상에 금속물질을 증착하여 소정 패턴으로 형성된 보조 전극과; An auxiliary electrode formed in a predetermined pattern by depositing a metal material on the substrate; 상기 보조 전극상에 금속산화물질로 형성된 금속 산화막과;A metal oxide film formed of a metal oxide on the auxiliary electrode; 상기 금속 산화막상에 형성되며, 상기 금속 산화막의 일부가 노출되도록 절연홀이 형성된 제 1 절연층과; A first insulating layer formed on the metal oxide film and having insulating holes formed to expose a portion of the metal oxide film; 상기 절연층상에 금속 물질로 형성된 제 1 게이트 전극과; A first gate electrode formed of a metal material on the insulating layer; 상기 금속 산화막상의 절연홀에 형성된 전자방출부를 포함하는 것을 특징으로 하는 전자 방출 소자.And an electron emission unit formed in the insulating hole on the metal oxide film. 제 3 항에 있어서, The method of claim 3, wherein 상기 금속 산화막은 TiO2, TiN 또는 SiO2 을 이용하여 형성되는 것을 특징으로 하는 전자 방출 소자.The metal oxide film is an electron emission device, characterized in that formed using TiO 2 , TiN or SiO 2 . 제 3 항에 있어서, The method of claim 3, wherein 상기 기판과 상기 보조 전극사이에 도전성 물질을 증착하여 캐소드 전극을 더 형성하는 것을 특징으로 하는 전자 방출 소자. And forming a cathode electrode by depositing a conductive material between the substrate and the auxiliary electrode. 제 1 항에 있어서, The method of claim 1, 상기 금속 산화막을 대체하여 투명도전막으로 형성하는 것을 특징으로 하는 전자 방출 소자.An electron emission device, characterized in that to form a transparent conductive film in place of the metal oxide film. 제 5 항에 있어서,The method of claim 5, 상기 투명도전막은 ITO 를 이용하여 형성되는 것을 특징으로 하는 전자 방출 소자.The transparent conductive film is an electron emission device, characterized in that formed using ITO. 제 1 항 또는 제 3항에 있어서,The method according to claim 1 or 3, 상기 1 게이트 전극상에 제 2 절연층 및 제 2 게이트 전극이 순차로 더 형성되는 것을 특징으로 하는 전자 방출 소자.And a second insulating layer and a second gate electrode are sequentially formed on the first gate electrode. 기판상에 캐소드 전극을 형성한 후, 금속 산화물질을 이용하여 소정의 패턴으로 보조 전극을 형성하는 단계와; Forming a cathode on the substrate, and then forming an auxiliary electrode using a metal oxide material in a predetermined pattern; 상기 캐소드 전극의 일부가 노출되도록 절연홀을 갖도록 제 1 절연층을 형성하는 단계와; Forming a first insulating layer having an insulating hole so that a portion of the cathode electrode is exposed; 상기 제 1 절연층상에 금속 물질을 이용하여 제 1 게이트 전극을 형성하는 단계와; Forming a first gate electrode on the first insulating layer by using a metal material; 상기 캐소드 전극이 노출된 절연홀에 전자방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조방법.And forming an electron emission unit in the insulating hole in which the cathode electrode is exposed. 제 9항에 있어서,The method of claim 9, 상기 보조 전극은 Ti 계열의 TiO2 또는 TiN 의 금속 산화물질을 이용하는 것을 특징으로 하는 전자 방출 소자의 제조방법.The auxiliary electrode is a method of manufacturing an electron emitting device, characterized in that using a Ti-based TiO 2 or TiN metal oxide material. 제 9항에 있어서,The method of claim 9, 상기 보조 전극은 Ti로 형성한 후, 산화 공정을 진행하여 TiO2 을 형성하는 것을 특징으로 하는 전자 방출 소자의 제조방법. The auxiliary electrode is formed of Ti, and then an oxidation process is performed to form TiO 2 . 기판상에 금속 물질을 이용하여 소정의 패턴으로 보조 전극을 형성하는 단계와; Forming an auxiliary electrode on the substrate using a metal material in a predetermined pattern; 상기 보조 전극상에 금속 산화물질을 이용하여 금속 산화막을 형성하는 단계와;Forming a metal oxide film on the auxiliary electrode by using a metal oxide; 상기 금속 산화막의 일부가 노출되는 절연홀이 형성되도록 제 1 절연층을 형성하는 단계와; Forming a first insulating layer to form an insulating hole through which a portion of the metal oxide film is exposed; 상기 제 1 절연층상에 금속 물질을 이용하여 제 1 게이트 전극을 형성하는 단계와; Forming a first gate electrode on the first insulating layer by using a metal material; 상기 금속 산화막이 노출된 절연홀에 전자방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조방법.And forming an electron emission part in the insulating hole in which the metal oxide film is exposed. 제 12항에 있어서, The method of claim 12, 상기 금속 산화막은 TiO2, TiN 또는 SiO2 을 이용하여 형성되는 것을 특징으로 하는 전자 방출 소자의 제조방법.The metal oxide film is a method of manufacturing an electron emitting device, characterized in that formed using TiO 2 , TiN or SiO 2 . 제 12 항에 있어서, The method of claim 12, 상기 기판과 상기 보조 전극사이에 도전성 물질을 증착하여 캐소드 전극이 더 형성되는 것을 특징으로 하는 전자 방출 소자의 제조방법. And a cathode electrode is further formed by depositing a conductive material between the substrate and the auxiliary electrode. 제 12 항에 있어서, The method of claim 12, 상기 금속 산화막을 대체하여 투명도전막으로 형성하는 것을 특징으로 하는 전자 방출 소자의 제조방법.Method of manufacturing an electron emitting device characterized in that to form a transparent conductive film in place of the metal oxide film. 제 15 항에 있어서,The method of claim 15, 상기 투명도전막은 ITO 를 이용하여 형성되는 것을 특징으로 하는 전자 방출 소자의 제조방법.The transparent conductive film is a method of manufacturing an electron emitting device, characterized in that formed using ITO. 제 9항 또는 제 12항에 있어서,The method of claim 9 or 12, 상기 제 1 게이트 전극상에 순차적으로 제 2 절연층 및 제 2 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자 방출 소자의 제조방법.And forming a second insulating layer and a second gate electrode sequentially on the first gate electrode.
KR1020050059860A 2005-07-04 2005-07-04 Electron emission device and the fabrication method for thereof KR20070004343A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050059860A KR20070004343A (en) 2005-07-04 2005-07-04 Electron emission device and the fabrication method for thereof
US11/481,702 US7911123B2 (en) 2005-07-04 2006-07-05 Electron emission device and electron emission display using the electron emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059860A KR20070004343A (en) 2005-07-04 2005-07-04 Electron emission device and the fabrication method for thereof

Publications (1)

Publication Number Publication Date
KR20070004343A true KR20070004343A (en) 2007-01-09

Family

ID=37870606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059860A KR20070004343A (en) 2005-07-04 2005-07-04 Electron emission device and the fabrication method for thereof

Country Status (1)

Country Link
KR (1) KR20070004343A (en)

Similar Documents

Publication Publication Date Title
US7586251B2 (en) Electron emission device with decreased electrode resistance and fabrication method and electron emission display
KR101082440B1 (en) Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same
KR20070012134A (en) Electron emission device having a focus electrode and a fabrication method for thereof
US7486012B2 (en) Electron emission device with auxiliary electrode and manufacturing method thereof
KR101107134B1 (en) Electron emission element, electron emission device and method of manufacturing the same
US7336028B2 (en) Electron emission device having multi-layered gate electrode structure
KR20070004343A (en) Electron emission device and the fabrication method for thereof
US8177987B2 (en) Method for producing electron-emitting device and method for producing image display apparatus including the same
KR20060131385A (en) Electron emission device and the fabrication method for thereof
KR20070017867A (en) Electron emission device and a fabrication method for thereof
KR20070060834A (en) Method for electron emission device
KR20060122477A (en) Electron emission device and the fabrication method for thereof
KR20070001582A (en) Electron emission device and the fabrication method for thereof
KR20060001503A (en) Electron emission device comprising resistance layer between cathode electrodes
KR20060124488A (en) Electron emission device and the fabrication method for thereof
KR20070012132A (en) Electron emission device and the fabrication method for thereof
KR20060029078A (en) Method of fabricating electron emission device
KR20070014842A (en) Electron emission device having a focus electrode and a fabrication method for thereof
KR100752509B1 (en) Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof
KR20060104654A (en) Electron emission device and method for manufacturing the same
JP3486131B2 (en) Electron emitting device and method of manufacturing the same
KR20070042424A (en) Electron emission device and the method of fabricating thereof
KR20060020021A (en) Electron emission device and method of manufacturing the same
KR20060113196A (en) Method of fabricating electron emission device
KR100763893B1 (en) Preparation of electron emission device having grooved carbon nanotube layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application