KR20070001582A - Electron emission device and the fabrication method for thereof - Google Patents
Electron emission device and the fabrication method for thereof Download PDFInfo
- Publication number
- KR20070001582A KR20070001582A KR1020050057158A KR20050057158A KR20070001582A KR 20070001582 A KR20070001582 A KR 20070001582A KR 1020050057158 A KR1020050057158 A KR 1020050057158A KR 20050057158 A KR20050057158 A KR 20050057158A KR 20070001582 A KR20070001582 A KR 20070001582A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- gate electrode
- insulating
- electron
- cathode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
- H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
- H01J2203/02—Electron guns
- H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
- H01J2203/0208—Control electrodes
- H01J2203/0212—Gate electrodes
- H01J2203/0216—Gate electrodes characterised by the form or structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
- H01J2203/02—Electron guns
- H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
- H01J2203/0268—Insulation layer
- H01J2203/0272—Insulation layer for gate electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
- H01J2203/02—Electron guns
- H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
- H01J2203/0268—Insulation layer
- H01J2203/0288—Insulation layer characterised by the material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
도 1a 내지 도 1c는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면.1A to 1C are diagrams sequentially illustrating a manufacturing process of an electron emitting device according to the related art.
도 2는 본 발명에 따른 전자 방출 소자의 구조를 개략적으로 도시한 도면.2 schematically shows the structure of an electron emitting device according to the invention;
도 3a 내지 도 3f는 본 발명에 따른 전자 방출 소자의 제조방법의 일 실시 예에 대한 공정의 순서도.3A to 3F are flow charts of a process for one embodiment of a method of manufacturing an electron emitting device according to the present invention.
<도면의 주요부분에 대한 설명><Description of main parts of drawing>
20 --- 기판 21 --- 캐소드 전극20 ---
22 --- 제 1 절연층 23 --- 제 1 게이트 전극 22 ---
24 --- 제 2 절연층 25 --- 제 2 게이트 전극 24 ---
26 --- 홀 27 --- 전자방출부26 --- Hall 27 --- Electron emitting unit
본 발명은 전자방출소자 및 그 제조방법에 관한 것으로, 특히 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 동일 절연물질로 형성하여 내전압 및 내산성을 충족시킬 수 있는 전자방출소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emitting device and a method of manufacturing the same. Particularly, in an electron emitting device having a double gate electrode structure, an electron emitting device capable of satisfying voltage and acid resistance by forming an upper insulating layer and a lower insulating layer using the same insulating material. And to a method for producing the same.
일반적으로 전자 방출 표시장치는 화소마다 전자 방출 소자(Electron Emission Device)를 구비하는 표시장치이다. 전자 방출 소자는 캐소드 전극과 게이트 전극 사이의 전압에 대응하여 캐소드 전극으로부터 전자가 방출되며, 방출된 전자는 애노드 전극에 의하여 가속되어 형광체에 충돌하여 발광하는 방식으로 동작하는 소자이다. 일반적으로, 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 냉음극을 이용하는 방식의 전자방출소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal)형 및 MIS(Metal-Insulator-Semiconductor)형, BSE(Ballistic electron Surface Emitting)형 등이 알려져 있다. In general, an electron emission display device is a display device including an electron emission device for each pixel. The electron emitting device is a device that emits electrons from the cathode in response to a voltage between the cathode and the gate electrode, and the emitted electrons are accelerated by the anode and collide with the phosphor to emit light. In general, there are two types of electron emitting devices using a hot cathode and a cold cathode as electron sources. The electron-emitting devices using the cold cathode are FEA (Field Emitter Array) type, SCE (Surface Conduction Emitter) type, MIM (Metal-Insulator-Metal) type, MIS (Metal-Insulator-Semiconductor) type, BSE (Ballistic) electron surface emitting) and the like are known.
FEA 형 전자 방출 소자는 일 함수(Work Function)가 낮거나 β Function이 높은 물질을 전자 방출원으로 사용하여 진공 중에서 전계차에 의하여 전자가 방출되는 원리를 이용한 것으로 선단이 뾰족한 팁 구조물이나 탄소계 물질 또는 나노물질을 전자 방출원을 적용한 소자가 개발되고 있다. The FEA type electron emission device uses a low work function or high β function as an electron emission source to emit electrons by electric field in vacuum. In addition, devices using electron emission sources for nanomaterials have been developed.
SCE 형 전자 방출 소자는 기판 상에 서로 마주보며 배치된 2개의 전극 사이에 도전 박막을 제공하고 상기 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성한 소자이다. 상기 소자는 전극에 전압을 인가하여 도전 박막 표면으로 전류를 흘려 상기 미세 갭인 전자 방출부로부터 전자가 방출되는 원리를 이용한다. The SCE type electron emission device is a device in which an electron emission part is formed by providing a conductive thin film between two electrodes disposed to face each other on a substrate and providing a micro crack in the conductive thin film. The device utilizes a principle that electrons are emitted from the electron emission portion, which is the fine gap, by applying a voltage to an electrode to flow a current to the surface of the conductive thin film.
MIM 형과 MIS형 전자 방출 소자는 각각 금속-유전층-금속(MIM)과 금속-유전 층-반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 유전층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한 소자이다. MIM type and MIS type electron emitting devices each form an electron emitting portion composed of a metal-dielectric layer-metal (MIM) and metal-dielectric layer-semiconductor (MIS) structure, and are disposed between two metals or metals and semiconductors with a dielectric layer interposed therebetween It is a device using the principle that electrons are released as they move and accelerate from a metal having a high electron potential or a metal having a low electron potential when a voltage is applied therebetween.
BSE 형 전자 방출 소자는 반도체의 사이즈를 반도체 중의 전자의 평균자유행정 보다 작은 치수 영역까지 축소하면 전자가 산란하지 않고 주행하는 원리를 이용하여 오믹 전극 상에 금속 또는 반도체로 이루어지는 전자공급층을 형성하고, 전자공급층위에 절연층과 금속박막을 형성하여 오믹전극과 금속박막에 전원을 인가하는 것에 의하여 전자가 방출되도록 한 소자이다.The BSE-type electron emitting device forms an electron supply layer made of a metal or a semiconductor on an ohmic electrode by using the principle that electrons travel without scattering when the size of the semiconductor is reduced to a dimension region smaller than the average free stroke of electrons in the semiconductor. And an insulating layer and a metal thin film formed on the electron supply layer to emit electrons by applying power to the ohmic electrode and the metal thin film.
도 1a 내지 도 1c는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면이다. 1A to 1C are diagrams sequentially illustrating a manufacturing process of an electron emitting device according to the related art.
도 1a에 도시된 바와 같이, 먼저 기판(11)상에 캐소드 전극(11), 제 1 절연층(12)과 제 1 게이트 전극(13)을 순차적으로 적층하여 형성한다. 여기서, 상기 제 1 절연층(12)은 PbO, SiO2 의 물질로 형성하게 되며 570℃ - 600℃ 의 온도로 소정 공정을 진행하게 된다. 그리고, 상기 제 1 게이트 전극(13)은 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 증착하여 제 1 게이트 전극(13)을 형성한다. As shown in FIG. 1A, first, a
그 다음, 상기 형성된 제 1 게이트 전극(13) 및 제 1 절연층(12)은 적층구조 상부에 포토레지스트(PR)을 도포한 후 패터닝하여 기판(10) 상에서 형성된 캐소 드 전극(11)의 일부가 노출되도록 제 1 절연층 및 제 1 게이트 전극(13)을 식각하여 제 1 개구부(14)를 형성한다. Next, the formed
이후, 도 2b에 도시된 바와 같이, 상기 제 1 게이트 전극(13)상에 제 2 절연층(15) 및 제 2 게이트 전극(16)을 형성한다. 구체적으로, 상기 제 2 절연층(15)은 SiO2 의 절연물질로 형성하게 되며 520℃ - 550℃ 의 온도로 소정 공정을 진행하게 된다. 이후, 상기 제 2 절연층(15) 상에 전도성이 양호한 금속, 예컨대 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(16)을 형성한다. Thereafter, as shown in FIG. 2B, a second insulating layer 15 and a second gate electrode 16 are formed on the
여기서, 상기 제 2 게이트 전극(16) 및 상기 제 2 절연층(15)의 패터닝도 상기 전술한 물질층의 패터닝 방법에 의해 제 2 개구부(17)를 형성하게 된다. 이때, 상기 제 2 게이트 전극(16) 및 상기 제 2 절연층(15)을 상기 캐소드 전극(11)이 노출될 때까지 건식 또는 습식 식각하여 제 2 개구부(17)를 형성한다. Here, the patterning of the second gate electrode 16 and the second insulating layer 15 also forms the
한편, 상기 제 1 개구부(14)와 제 2 개구부(17)를 한 번의 패턴공정을 거쳐 수행하지 않는 것은 상기 제 1 절연층(12)의 소성 공정을 진행할 때 상기 제 1 게이트 전극(13)과 상기 제 1 절연층(12)이 반응하여 상기 제 1 게이트 전극(13)이 식각되지 않는 물질로 변화된다. 따라서, 상기와 같은 방법에 의해 형성하게 된다.On the other hand, not performing the
그 다음, 도 1c에 도시된 바와 같이, 상기 결과물상에 탄소나노튜브 (CNT;CarbonNano Tube) 페이스트를 스크린 프린팅하여 도포한다. 기판(10)의 후면에서 자외선(UV)를 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 그리고, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 CNT 이미터(18)를 형성하게 된다. 소정의 온도, 예컨대 460 ℃ 정도의 온도에서 소성 공정을 거치게 되면, CNT 이미터(18)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. Then, as shown in Figure 1c, the carbon nanotube (CNT; CarbonNano Tube) paste on the resultant is printed by screen printing. UV light is irradiated on the back surface of the
이로써, 이중 게이트 구조를 가지며 제 1 게이트 전극(13)이 제 1 및 제 2 절연층(12, 15) 사이에 형성되는 전자방출소자를 완성한다. This completes the electron-emitting device having the double gate structure and the
한편, 상술한 종래에 따른 전자방출소자의 제조방법에 있어, 제 1 게이트 전극 및 제 1 절연층을 패터닝하여 형성된 제 1 개구부상에 제 2 게이트 전극 및 상기 제 2 절연층을 형성한 후, 상기 제 2 절연층의 소정시 소성 온도를 높게 진행하게 되면 상기 제 1 게이트 전극이 휘게 되어 소성 온도를 낮추어 진행하게 된다.Meanwhile, in the aforementioned method of manufacturing an electron emitting device, the second gate electrode and the second insulating layer are formed on the first opening formed by patterning the first gate electrode and the first insulating layer. When the firing temperature of the second insulating layer is increased at a predetermined time, the first gate electrode is bent to lower the firing temperature.
그러나, 상기 제 2 절연층의 소성 온도를 낮추어 진행하게 되면, 불완전 소성을 통해 내전압 강하 현상이 야기되고, 내산성 특성이 부족하여 제 2 개구부를 형성하는 에칭 공정중에 홀 벽 내부의 크랙이 생기는 문제점이 발생된다. However, if the firing temperature of the second insulating layer is lowered, the voltage drop may occur due to incomplete firing, and the cracks inside the hole wall may be generated during the etching process of forming the second opening due to lack of acid resistance characteristics. Is generated.
본 발명은 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 동일 절연물질로 형성하여 내전압 및 내산성을 충족시킬 수 있는 전자방출소자 및 그 제조방법을 제공함에 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide an electron emitting device capable of satisfying breakdown voltage and acid resistance by forming an upper insulating layer and a lower insulating layer of the same insulating material, and a method of manufacturing the same.
상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자는, 기판상에 도전성 물질을 증착하여 형성된 캐소드 전극과; 상기 캐소드 전극상에 소정의 소성 온도를 갖는 절연물질을 도포하여 상기 캐소드 전극의 일부가 노출되도록 형성된 제 1 절연층과; 상기 제 1 절연층상에 금속 물질로 형성된 제 1 게이트 전극과; 상기 제 1 게이트 전극상에 상기 제 1 절연층과 동일한 절연물질로 형성된 제 2 절연층과; 상기 제 2 절연층상에 금속 물질로 형성된 제 2 게이트 전극과; 상기 캐소드 전극의 일부 노출된 영역에 형성된 전자방출부를 포함하는 것에 그 특징이 있다. In order to achieve the above object, the electron-emitting device according to the present invention comprises: a cathode electrode formed by depositing a conductive material on a substrate; A first insulating layer formed by applying an insulating material having a predetermined firing temperature on the cathode to expose a portion of the cathode; A first gate electrode formed of a metal material on the first insulating layer; A second insulating layer formed of the same insulating material as the first insulating layer on the first gate electrode; A second gate electrode formed of a metal material on the second insulating layer; It is characterized in that it comprises an electron emission portion formed in the partially exposed region of the cathode electrode.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자의 제조방법은, 기판상에 캐소드 전극을 형성한 후 소정의 소성 온도를 갖는 절연 물질을 도포하여 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층상에 제 1 게이트 전극을 형성한 후, 상기 제 1 절연층과 동일한 절연물질을 도포하여 제 2 절연층을 형성하는 단계와; 상기 제 2 절연층상에 제 2 게이트 전극을 형성한 후, 상기 형성된 결과물에서 상기 제 2 게이트 전극 및 상기 제 2 절연층의 일부 영역을 식각하는 단계와; 상기 제 2 게이트 전극 및 상기 제 2 절연층의 식각된 부분과 대응되도록 제 1 게이트 전극 및 상기 제 1 절연층을 캐소드 전극의 일부 영역이 노출되도록 식각하는 단계와; 상기 캐소드 전극이 노출된 영역에 전자방출부를 형성하는 단계를 포함하여 수행되는 것에 그 특징이 있다.In addition, in order to achieve the above object, the method of manufacturing an electron emitting device according to the present invention comprises the steps of: forming a first insulating layer by forming a cathode electrode on a substrate and then applying an insulating material having a predetermined firing temperature; ; Forming a second insulating layer by forming a first gate electrode on the first insulating layer and then applying the same insulating material as that of the first insulating layer; Forming a second gate electrode on the second insulating layer, and then etching a portion of the second gate electrode and the second insulating layer from the formed result; Etching the first gate electrode and the first insulating layer to expose a portion of the cathode electrode so as to correspond to the etched portions of the second gate electrode and the second insulating layer; It is characterized in that it is carried out including the step of forming an electron emitting portion in the region where the cathode electrode is exposed.
여기서, 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 동일 절연물질로 형성하여 내전압 및 내산성을 충족시킬 수 있다.Here, in the electron emitting device having the double gate electrode structure, the upper and lower insulating layers may be formed of the same insulating material to satisfy the breakdown voltage and acid resistance.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 전자 방출 소자의 바람직한 실시 예를 상세히 설명한다.Hereinafter, preferred embodiments of the electron emission device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 전자 방출 소자의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 본 발명에 따른 전자방출소자는, 기판(20)상에 도전성 물질을 증착하여 형성된 캐소드 전극(21)과, 상기 캐소드 전극(21)상에 소정의 소성 온도를 갖는 절연물질을 도포하여 상기 캐소드 전극(21)의 일부가 노출되도록 형성된 제 1 절연층(22)과, 상기 제 1 절연층(22)상에 금속 물질로 형성된 제 1 게이트 전극(23)과, 상기 제 1 게이트 전극(23)상에 상기 제 1 절연층과 동일한 절연물질로 형성된 제 2 절연층(24)과, 상기 제 2 절연층(24)상에 금속 물질로 형성된 제 2 게이트 전극(25)과, 상기 캐소드 전극(25)의 일부 노출된 영역(26)에 형성된 전자방출부(27)를 포함하여 구성된다.2 is a view schematically showing the structure of an electron emitting device according to the present invention. As shown in the drawing, the electron-emitting device according to the present invention includes a
상기 기판(20)은 일례로 유리 또는 실리콘 기판일 수 있으며, 전자방출부(27)로 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 이를 형성하는 경우에는 유리 기판과 같은 투명 기판이 바람직하다.The substrate 20 may be, for example, a glass or silicon substrate. When the substrate 20 is formed by back exposure using a carbon nanotube (CNT) paste as the
상기 캐소드 전극(21)은 배면 기판 상에 패드 형태로 소정 간격을 가지고 형성될 수 있다. 상기 캐소드 전극(21)에는 데이터 구동부 또는 주사 구동부로부터 인가되는 데이터 신호 또는 주사 신호가 공급된다. 상기 캐소드 전극(21)은 도전체일 수 있으며, 상기 기판(20)과 동일한 이유로, 투명 도전체 예컨대 ITO(Indium Tin Oxide)일 수 있다. The
상기 제 1 절연층(22)은 상기 기판(20)과 상기 캐소드 전극(21) 상부에 형성 되며, 상기 캐소드 전극(21)과 상기 제 1 게이트 전극(23)을 절연한다. The first insulating layer 22 is formed on the substrate 20 and the
보다 상세하게는, 상기 제 1 절연층(22)은 절연 물질, 예컨대, PbO, SiO2 , Al2O3 , TiO2 및 B2O3 의 적정 비율의 혼합 유리질로 이루어질 수 있다. 여기서, 상기 절연물질인 PbO, SiO2 , Al2O3 , TiO2 및 B2O3 의 적정 비율에 의해 상기 제 1 절연층의 소성 온도가 달라지게 된다. 예컨대, PbO은 70%, SiO2는 24%, Al2O3 은 1%, TiO2 는 1.5% 및 B2O3는 4.5% 의 비율을 갖는 절연 물질이면 소정 시 550℃ ~ 570℃의 소성 온도로 진행하게 된다. In more detail, the first insulating layer 22 may be formed of a mixed glass material having an appropriate ratio of an insulating material, for example, PbO, SiO 2 , Al 2 O 3, TiO 2, and B 2 O 3 . Here, the firing temperature of the first insulating layer is changed by an appropriate ratio of PbO, SiO 2 , Al 2 O 3 , TiO 2, and B 2 O 3 , which are insulating materials. For example, if the insulating material has a ratio of 70% PbO, 24% SiO 2 , 1% Al 2 O 3 , 1.5% TiO 2 , and 4.5% B 2 O 3 , firing at a predetermined temperature of 550 ° C. to 570 ° C. Proceed to temperature.
또한, 동일한 소성 온도를 갖는 절연 물질의 적정 비율로는 PbO은 44%, SiO2는 11%, Al2O3 은 0.4%, TiO2 는 2% 및 B2O3는 4% 의 비율을 갖고 나머지는 소정의 다른 물질을 포함하는 절연 물질을 적용할 수 있다. In addition, the proper ratio of the insulating material having the same firing temperature is 44% for PbO, 11% for SiO 2 , 0.4% for Al 2 O 3 , 2% for TiO 2 and 4% for B 2 O 3. The rest may apply an insulating material comprising some other material.
상기 제 1 게이트 전극(23)은 상기 제 1 절연층(22) 상에 소정의 형상으로, 예컨대 스트라이프 상으로 상기 캐소드 전극(21)과 교차하는 방향으로 배치되며, 데이터 구동부 또는 주사 구동부로부터 인가되는 각각의 데이터 신호 또는 주사 신호가 공급된다.The
상기 제 1 게이트 전극(23)은 전도성이 양호한 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. The
상기 제 2 절연층(24)은 상기 제 1 게이트 전극(23)상에 형성되며, 상기 제 2 게이트 전극(25)과 전기적으로 절연한다. 여기서, 상기 제 2 절연층(24)의 절연물질은 상기 제 1 절연층(22)의 물질과 동일한 물질로 형성한다. The second insulating layer 24 is formed on the
예컨대, 절연물질인 PbO, SiO2 , Al2O3 , TiO2 및 B2O3 의 적정 비율에 의한 혼합 유리질로 이루어지며 소성 시 550℃ ~ 570℃ 온도로 소성 공정을 진행하게 된다.For example, PbO, SiO 2 , Al 2 O 3 , TiO 2 and B 2 O 3 , which are made of an insulating material, are made of a mixed glass material, and the firing process is performed at a temperature of 550 ° C. to 570 ° C. during firing.
상기 제 2 게이트 전극(25)은 상기 제 2 절연층(24)상에 형성되며 상기 제 1 게이트 전극(23)과 동일한 금속 물질로 형성된다. 여기서, 상기 제 2 게이트 전극(25)은 집속 전극의 역할을 하게 되며, 상기 전자방출부(27)에서 방출된 전자의 집속을 용이하게 한다.The
상기 전자 방출부(27)는 상기 노출된 상기 캐소드 전극(21) 상에 전기적으로 접속되어 위치하며, 카본 나노튜브; 흑연, 다이아몬드, 다이아몬드상 카본 또는 이들의 조합에 의한 나노튜브; 또는 Si 또는 SiC의 나노 와이어로 이루어지는 것이 바람직하다. The
또한, 도 3a 내지 도 3f는 본 발명에 따른 전자 방출 소자의 제조방법의 일 실시 예에 대한 공정의 순서도이다. 3A to 3F are flowcharts of a process of one embodiment of a method of manufacturing an electron emission device according to the present invention.
먼저, 본 발명에 따른 전자방출소자의 제조방법을 개괄적으로 설명하면, 상기 전자방출소자는 후막 공정(Thick Film Process) 또는 박막 공정(Thin Film Process)에 의해 제조될 수 있다. 후막 공정은 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포함으로써 후술되는 제 1 절연층(22)과 제 2 절연층(24)을 보 다 두꺼운 두께로 형성하는 공정을 말하고, 박막 공정은 화학기상증착법(CVD; Chemical Vapor Deposition)에 실리콘 산화막과 같은 절연막을 증착함으로써 제 1 절연층(22)과 제 2 절연층(24)을 보다 얇은 두께로 형성하는 공정을 말한다. 상기 후막 공정에 의하면, 대면적의 표시장치를 용이하게 제조할 수 있으며, 양산성의 확보 및 낮은 제조 비용의 장점이 있는 반면에, 세밀하고 집적도가 높은 전자방출소자를 제조하기가 곤란한 단점이 있다. 한편, 상기 박막 공정은 상술한 후막 공정의 장,단점과 반대의 장,단점을 가진다.First, the method of manufacturing an electron emitting device according to the present invention will be described in general. The electron emitting device may be manufactured by a thick film process or a thin film process. The thick film process refers to a process of forming a thicker thickness of the first insulating layer 22 and the second insulating layer 24 to be described later by applying an insulating material in a paste state by screen printing. A process of forming the first insulating layer 22 and the second insulating layer 24 to a thinner thickness by depositing an insulating film such as a silicon oxide film in a chemical vapor deposition (CVD) method. According to the thick film process, a large-area display device can be easily manufactured, and there are advantages of securing mass productivity and low manufacturing cost, while it is difficult to manufacture a fine and highly integrated electron-emitting device. On the other hand, the thin film process has advantages and disadvantages opposite to the advantages and disadvantages of the above-described thick film process.
먼저 도 3a는 기판(20)상에 캐소드 전극(21)을 형성한 상태를 도시한 것이다. 여기에서, 상기 기판(20)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드 전극(21)도 상기와 같은 이유로 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다. First, FIG. 3A illustrates a state in which the
구체적으로, 글래스 기판(20) 상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이때, 상기 캐소드 전극(21)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 상기 캐소드 전극(21)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다. Specifically, ITO is deposited on the glass substrate 20 to a predetermined thickness, for example, 800 mm to 2,000 mm, and then patterned into a predetermined shape, for example, a stripe shape. At this time, the patterning of the
다음으로, 도 3b에 도시된 바와 같이, 상기 캐소드 전극(21)과 상기 기판(20)의 전 표면에 제 1 절연층(22)을 소정 두께로 형성한다. 상기 제 1 절연층(22)을 후막 공정에 의해 형성하는 경우에는, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 소정 두께로 도포한 뒤 대략 550℃ ~ 570℃의 온도에서 소성함으로써 대략 10㎛~ 12㎛정도의 두께를 가진 상기 제 1 절연층(22)을 형성한다. Next, as shown in FIG. 3B, the first insulating layer 22 is formed on the entire surface of the
이때, 소성 온도는 절연물질의 종류에 따라 달라질 수 있으며, 예컨대, PbO, SiO2 , Al2O3 , TiO2 및 B2O3 의 적정 비율의 혼합 유리질로 이루어질 수 있다. 여기서, 상기 절연물질인 PbO, SiO2 , Al2O3 , TiO2 및 B2O3 의 적정 비율에 의해 상기 제 1 절연층의 소성 온도가 달라지게 되는데 PbO은 70%, SiO2는 24%, Al2O3 은 1%, TiO2 는 1.5% 및 B2O3는 4.5% 의 비율을 갖는 절연 물질이면 소정 시 550 ℃ 의 온도로 소성 공정을 진행하게 된다. At this time, the firing temperature may vary depending on the type of the insulating material, for example, PbO, SiO 2 , Al 2 O 3, TiO 2 and B 2 O 3 It may be made of a mixed glass of an appropriate ratio. Here, the firing temperature of the first insulating layer is changed by an appropriate ratio of PbO, SiO 2 , Al 2 O 3 , TiO 2, and B 2 O 3 , which are insulating materials, but 70% PbO and 24% SiO 2. , Al 2 O 3 is 1%, TiO 2 is 1.5% and B 2 O 3 is an insulating material having a ratio of 4.5%, the firing process is performed at a temperature of 550 ℃ when predetermined.
또한, 동일한 소성 온도를 갖는 절연 물질의 적정 비율로는 PbO은 44%, SiO2는 11%, Al2O3 은 0.4%, TiO2 는 2% 및 B2O3는 4% 의 비율을 갖고 나머지는 다른 물질을 포함하는 절연 물질을 적용할 수 있다. In addition, the proper ratio of the insulating material having the same firing temperature is 44% for PbO, 11% for SiO 2 , 0.4% for Al 2 O 3 , 2% for TiO 2 and 4% for B 2 O 3. The rest can be applied to insulating materials including other materials.
한편, 상기 제 1 절연층(22)을 박막 공정에 의해 형성하는 경우에는, 화학기상증착법에 의해 실리콘 산화막과 같은 절연막을 대략 1㎛~ 1.5㎛정도의 두께로 증착함으로써 상기 제 1 절연층(22)을 형성한다. On the other hand, when the first insulating layer 22 is formed by a thin film process, by depositing an insulating film such as a silicon oxide film to a thickness of about 1 μm to 1.5 μm by chemical vapor deposition, the first insulating layer 22. ).
이어서, 상기 제 1 절연층(22)상에 제 1 게이트 전극(23)을 형성한다. 상기 제 1 게이트 전극(23)은 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착한다.Subsequently, a
도 3c에 도시된 바와 같이, 상기 제 1 게이트 전극(23) 위에 제 2 절연층 (24)과 제 2 게이트 전극(25)을 순차 적층하게 된다. 상기 제 2 절연층(24)은 상기한 제 1 절연층(22)과 동일한 절연 물질을 이용하여 550℃ ~ 570℃ 의 소성 온도로 형성된다. As shown in FIG. 3C, the second insulating layer 24 and the
다만, 상기 제 2 절연층(24)이 후막 공정에 의해 형성하는 경우에는, 대략 30㎛~ 40㎛정도의 두께를 가지도록 형성되고, 상기 제 2 절연층(24)이 박막 공정에 의해 형성하는 경우에는 대략 1㎛~ 1.5㎛정도의 두께를 가지도록 형성된다. However, when the second insulating layer 24 is formed by a thick film process, the second insulating layer 24 is formed to have a thickness of about 30 μm to 40 μm, and the second insulating layer 24 is formed by a thin film process. In this case, it is formed to have a thickness of about 1㎛ ~ 1.5㎛.
이어서, 상기 제 2 절연층(24) 상에 제 2 게이트 전극(25)을 형성한다. 구체적으로, 제 2 절연층(24) 상에 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금중 하나를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(25)을 형성한다. 여기서, 상기 제 2 게이트 전극(25)은 집속 전극의 역할을 하게 되며, 추후 형성될 전자방출부에서 방출된 전자의 집속을 용이하게 한다.Subsequently, a
다음으로 도 3d에 도시된 바와 같이, 상기 제 2 게이트 전극(25) 및 상기 제 2 절연층(24)을 패터닝하여 홀(26)을 형성하게 된다. 여기서, 적층구조 상부에 포토레지스트(PR)을 도포한 후 패터닝하여 상기 제 2 게이트 전극(25) 및 상기 제 2 절연층(24)의 일부를 식각하여 홀(26)을 형성하게 된다. Next, as shown in FIG. 3D, the
그 다음 도 3e에 도시된 바와 같이, 상기 제 2 게이트 전극(25) 및 상기 제 2 절연층(24)의 홀(26)을 통해 노출된 상기 제 1 게이트 전극(23)과 상기 제 1 절연층(22)을 상기 캐소드 전극(21)이 노출될 때까지 건식 또는 습식 식각하여 홀(26)을 완성한다. 3E, the
다음 도 3f에 도시된 바와 같이, 홀(26) 내부에 전자방출부(27) 형성하게 된다. 먼저, 상기 결과물상의 전 표면에 포토레지스트(PR)를 도포한 뒤, 이를 패터닝하여 상기 홀(26) 저면에 상기 캐소드 전극(21)이 일부 노출되도록 한다. 결과물의 전면에 감광성을 가진 탄소나노튜브(CNT) 페이스트를 스크린 프린팅 법에 의해 도포한다. 그리고, 상기 기판(20)의 후면에서 자외선(UV)을 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 이때, CNT 페이스트 중 포토레지스트(PR) 패턴에 의해 노출된 부위만 노광되어 경화(curing)된다.Next, as shown in FIG. 3F, the
여기서, 노광량을 제어하면 CNT 페이스트의 노광 깊이가 조절될 수 있다. 그후, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 전자방출부(27)를 형성하게 된다. 이어서, 소정 온도, 예컨대 대략 460℃ 정도의 온도에서 소성 공정을 거치게 되면, 상기 전자방출부(27)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. 이때 소성 온도는 CNT 페이스트의 종류 및 성분에 따라 달라질 수 있다. 그리고, 상기 전자방출부(27)의 높이는, 제 1 및 제 2 절연층(22, 24)이 후막 공정에 의해 형성된 경우에는 대략 2㎛~ 4㎛정도이고, 제 1 및 제 2 절연층(22, 24)이 박막 공정에 의해 형성된 경우에는 대략 0.5㎛~ 1㎛정도이다.Here, by controlling the exposure amount, the exposure depth of the CNT paste may be adjusted. Thereafter, when the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ). Subsequently, when the firing process is performed at a predetermined temperature, for example, a temperature of about 460 ° C., the
이로써, 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 내전압 및 내산성을 충족시킬 수 있는 전자방출소자가 완성된다.Thus, in the electron-emitting device having the double gate electrode structure, an electron-emitting device capable of satisfying the breakdown voltage and acid resistance is completed.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것 에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary and will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. . Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
이상의 설명에서와 같이, 본 발명에 따른 전자방출소자 및 그 제조방법은 이중 게이트 전극 구조를 갖는 전자방출소자에 있어서, 상부 및 하부 절연층을 동일 절연물질로 형성하여 내전압 및 내산성을 충족시킬 수 있다.As described above, the electron-emitting device and its manufacturing method according to the present invention in the electron-emitting device having a double gate electrode structure, the upper and lower insulating layers may be formed of the same insulating material to satisfy the breakdown voltage and acid resistance. .
또한, 상부 및 하부 절연층의 홀을 순차적인 에칭 공정을 통해 형성할 수 있다. In addition, holes in the upper and lower insulating layers may be formed through a sequential etching process.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050057158A KR20070001582A (en) | 2005-06-29 | 2005-06-29 | Electron emission device and the fabrication method for thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050057158A KR20070001582A (en) | 2005-06-29 | 2005-06-29 | Electron emission device and the fabrication method for thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070001582A true KR20070001582A (en) | 2007-01-04 |
Family
ID=37868948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050057158A KR20070001582A (en) | 2005-06-29 | 2005-06-29 | Electron emission device and the fabrication method for thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070001582A (en) |
-
2005
- 2005-06-29 KR KR1020050057158A patent/KR20070001582A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100437875C (en) | Electron emission device and method for fabricating the same | |
US7586251B2 (en) | Electron emission device with decreased electrode resistance and fabrication method and electron emission display | |
JP2006502555A (en) | Barrier metal layer of carbon nanotube flat panel display | |
US7764010B2 (en) | Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same | |
KR20070012134A (en) | Electron emission device having a focus electrode and a fabrication method for thereof | |
US7486012B2 (en) | Electron emission device with auxiliary electrode and manufacturing method thereof | |
KR20070024136A (en) | Electron emission element, electron emission device and method of manufacturing the same | |
KR20070001582A (en) | Electron emission device and the fabrication method for thereof | |
KR20060124209A (en) | Electron emission device and method for manufacturing the same | |
KR20070060834A (en) | Method for electron emission device | |
KR20070012132A (en) | Electron emission device and the fabrication method for thereof | |
KR20060131385A (en) | Electron emission device and the fabrication method for thereof | |
KR20060122477A (en) | Electron emission device and the fabrication method for thereof | |
KR20070017867A (en) | Electron emission device and a fabrication method for thereof | |
KR20060001503A (en) | Electron emission device comprising resistance layer between cathode electrodes | |
KR20060124488A (en) | Electron emission device and the fabrication method for thereof | |
KR20070004343A (en) | Electron emission device and the fabrication method for thereof | |
KR20070014842A (en) | Electron emission device having a focus electrode and a fabrication method for thereof | |
KR20060029078A (en) | Method of fabricating electron emission device | |
KR100752509B1 (en) | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof | |
KR20070042424A (en) | Electron emission device and the method of fabricating thereof | |
JP2007188874A (en) | Manufacturing method of electron emission element, electron emission element manufactured by same, backlight device, and electron emission display device provided with element | |
KR20060104654A (en) | Electron emission device and method for manufacturing the same | |
KR940011723B1 (en) | Method of manufacturing fed | |
KR100763893B1 (en) | Preparation of electron emission device having grooved carbon nanotube layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |