KR20070017237A - 실리콘 웨이퍼의 제조방법 - Google Patents
실리콘 웨이퍼의 제조방법 Download PDFInfo
- Publication number
- KR20070017237A KR20070017237A KR1020077000812A KR20077000812A KR20070017237A KR 20070017237 A KR20070017237 A KR 20070017237A KR 1020077000812 A KR1020077000812 A KR 1020077000812A KR 20077000812 A KR20077000812 A KR 20077000812A KR 20070017237 A KR20070017237 A KR 20070017237A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- acid
- silicon wafer
- polishing
- etching
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 77
- 239000010703 silicon Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 133
- 239000002253 acid Substances 0.000 claims abstract description 70
- 238000005498 polishing Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 53
- 230000003746 surface roughness Effects 0.000 claims abstract description 42
- 238000000227 grinding Methods 0.000 claims abstract description 25
- 238000009987 spinning Methods 0.000 claims abstract description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 62
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 50
- 239000000243 solution Substances 0.000 claims description 32
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 30
- 239000007788 liquid Substances 0.000 claims description 30
- 229910017604 nitric acid Inorganic materials 0.000 claims description 30
- 239000007864 aqueous solution Substances 0.000 claims description 28
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 25
- 238000002156 mixing Methods 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 229910001868 water Inorganic materials 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 abstract description 14
- 235000012431 wafers Nutrition 0.000 description 221
- 230000000052 comparative effect Effects 0.000 description 21
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000012423 maintenance Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
이 실리콘 웨이퍼의 제조방법은, 웨이퍼의 표리면을 연삭 또는 래핑하는 평면화 공정과, 상기 웨이퍼를 스핀하면서 표면에 산에칭액을 공급하여, 웨이퍼 표면 전체를 에칭하여 표면 거칠기(Ra)를 O.20㎛ 이하로 제어하는 매엽식 산애칭 공정과, 상기 산에칭한 웨이퍼의 표리면을 동시에 연마하는 양면 동시 연마공정을 이 차례로 포함한다. 상기 양면 동시 연마공정 대신, 상기 산에칭한 웨이퍼의 표리면을 편면씩 연마하는 편면 연마공정을 포함해도 된다.
Description
본 발명은, 양면 동시 연마공정의 부하를 경감함과 동시에, 고평탄도 및 표면 거칠기의 저감의 쌍방을 달성할 수 있는 실리콘 웨이퍼의 제조방법에 관한 것이다.
본원은, 2004년 9월6일에 출원된 일본국 특허출원 제2004-257886호, 2005년 8월18일에 출원된 일본국 특허출원 제2005-237520호에 대해 우선권을 주장하고, 그 내용을 여기에 원용한다.
일반적으로 반도체 실리콘 웨이퍼의 제조공정은, 끌어올린 실리콘 단결정 잉곳으로부터 절출하고 슬라이스하여 얻어진 웨이퍼를, 모떼기, 기계연마(래핑), 에칭, 경면 연마(폴리싱) 및 세정하는 공정으로 구성되고, 고정밀도의 평탄도를 갖는 웨이퍼로서 생산된다.
블록 절단, 외경 연삭, 슬라이싱, 래핑 등의 기계가공 프로세스를 거친 실리콘 웨이퍼는 표면에 대미지층 즉 가공 변질층을 갖고 있다. 가공 변질층은 디바이스 제조 프로세스에서 슬립 전위(slip dislocation) 등의 결정 결함을 유발하거나, 웨이퍼의 기계적 강도를 저하시키고, 또한 전기적 특성에 악영향을 미치기 때문에 완전히 제거하지 않으면 안 된다.
이 가공 변질층을 제거하기 위해 에칭처리가 실시된다. 에칭처리로는, 혼산 등의 산에칭액을 저류한 에칭조에 복수매의 웨이퍼를 침지시킴으로써 가공 변질층을 화학적으로 제거하는 배치식 산에칭(batch-type acid etching)이나, NaOH 등의 알카리 에칭액을 저류한 에칭조에 웨이퍼를 침지시킴으로써 가공 변질층을 화학적으로 제거하는 배치식 알카리 에칭(batch-type alkaline etching)이 행해지고 있다.
산에칭을 이용한 배치식 에칭은 구체적으로는, 도 10에 나타내는 바와 같이, 우선, 홀더(1)에 복수매의 웨이퍼(1a)를 수직으로 유지하고, 이 홀더(1)를 도 10의 실선 화살표로 나타내는 바와 같이 하강하여, 에칭조(2)에 저류된 혼산 등의 산에칭 수용액(2a)에 침지시켜 웨이퍼 표면의 가공 변질층을 에칭 수용액에 의해 제거한다. 이어 소정시간 에칭 수용액(2a)에 침지시킨 웨이퍼(1a)가 유지된 홀더(1)를 도 10의 파선 화살표로 나타내는 바와 같이 끌어올린다. 다음으로, 산에칭을 끝낸 웨이퍼(1a)가 유지된 홀더(1)를 도 10의 실선 화살표로 나타내는 바와 같이 하강하고, 린스조(3)에 저류된 순수 등의 린스액(3a) 중에 침지시켜 웨이퍼 표면에 부착하고 있는 에칭 수용액을 제거한다. 이어 소정 시간 린스액(3a)에 침지시킨 웨이퍼(1a)가 유지된 홀더(1)를 도 10의 파선 화살표로 나타내는 바와 같이 끌어올리고, 실리콘 웨이퍼를 건조시킨다.
그러나, 배치식 산에칭에서는, 웨이퍼 표면 거칠기를 개선하면서 가공 변질층을 에칭할 수는 있지만, 래핑으로 얻어진 평탄도가 손상되게 되어, 에칭 표면에 ㎜ 오더의 기복(waviness)이나 필링(peeling)이라 불리는 요철이 발생하는 문제를 갖고 있었다. 또한, 배치식 알카리 에칭에서는, 웨이퍼 평탄도를 유지하면서 가공 변질층을 에칭할 수는 있지만, 국소적인 깊이가 수 ㎛에서, 크기가 수∼수십 ㎛ 정도의 피트(이하, 이를 패싯(facet)이라 한다.)가 발생하게 되어 웨이퍼 표면 거칠기가 악화하는 문제점이 있었다.
상기 문제점을 해결하는 방법으로서, 도 9에 나타내는 바와 같이, 단결정 잉곳을 슬라이스(4)하여 얻은 반도체 웨이퍼를, 적어도 모떼기(5), 래핑(6), 에칭(7, 8), 경면 연마(9) 및 세정하는 공정으로 이루어지는 반도체 웨이퍼의 가공방법에서, 에칭 공정을 알카리 에칭(7) 후, 산에칭(8)을 행하는 것으로 하고, 그때, 알카리 에칭(7)의 에칭값을, 산에칭(8)의 에칭값보다 크게 하는 웨이퍼의 가공방법 및 이 방법에 의해 가공된 웨이퍼가 제안되어 있다(예를 들면, 특허문헌 1 참조. ).
상기 특허문헌 1에 나타나는 방법에 의해, 래핑후의 평탄도를 유지할 수 있고, 에칭후의 웨이퍼 표면의 기복을 감소시켜, 국소적인 깊은 피트의 발생이나 표면 거칠기의 악화를 억제함과 동시에, 파티클이나 스테인 등의 오염이 발생하기 어려운 에칭 표면을 가지는 화학 에칭 웨이퍼를 제작하는 것이 가능해진다. 이러한 웨이퍼는 경면 연마에서의 연마값을 감소할 수 있고, 그 평탄도도 향상한다.
그러나, 상기 특허문헌 1에 나타나는 방법을 비롯하여 종래 방법에서는, 에칭을 끝낸 웨이퍼는 양면 동시 연마공정이나 편면 연마공정이 실시되어 그 표면이 경면에 가공되지만, 에칭 공정을 끝낸 실리콘 웨이퍼의 표리면에서는, 평탄화 공정을 끝냈을 때의 웨이퍼 평탄도를 유지할 수 없고, 또한 원하는 웨이퍼 표면 거칠기도 얻어지고 있지 않기 때문에, 이들의 웨이퍼 평탄도 및 웨이퍼 표면 거칠기를 개 선하기 위해, 양면 동시 연마공정이나 편면 연마공정에서 많은 연마값을 취할 필요가 있기 때문에 양면 동시 연마공정이나 편면 연마공정에 큰 부하가 걸리고 있었다.
특허문헌 1: 일본국 특허 공개공보 평11-233485호(청구항 1, 단락 [0042])
본 발명의 목적은, 양면 동시 연마공정이나 편면 연마공정의 부하를 경감함과 동시에, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도의 유지 및 웨이퍼 표면 거칠기의 저감의 쌍방을 달성할 수 있는 실리콘 웨이퍼의 제조방법을 제공하는 것에 있다.
본 발명의 제1 형태에 관한 실리콘 웨이퍼의 제조방법은, 실리콘 단결정 잉곳을 슬라이스하여 얻어진 얇은 원판형상의 실리콘 웨이퍼의 표리면을 연삭 또는 래핑하는 평면화 공정과, 평탄화한 단일의 실리콘 웨이퍼를 스핀하면서 웨이퍼의 표면에 산에칭액을 공급하여, 공급한 산에칭액을 스핀에 의한 원심력에 의해 웨이퍼 표면 전체로 넓혀 웨이퍼 표면 전체를 에칭하여 웨이퍼 표면의 표면 거칠기(Ra)를 0.20㎛ 이하로 제어하는 매엽식 산에칭 공정과, 매엽식 산에칭한 실리콘 웨이퍼의 표리면을 동시에 연마하는 양면 동시 연마공정을 이 차례로 포함한다.
이 제1 형태에 관한 실리콘 웨이퍼의 제조방법에서는, 산에칭액을 이용한 매엽식 산에칭 공정에 의해, 연마전 웨이퍼의 표면 거칠기와 텍스쳐 사이즈의 제어를 함으로써, 양면 동시 연마공정에서 웨이퍼 표리면에서의 연마값을 각각 저감하면서, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도의 유지 및 웨이퍼 표면 거칠기의 저감의 쌍방을 달성할 수 있다.
제1 형태에 관한 실리콘 웨이퍼의 제조방법에서는, 산에칭액이 불산, 질산 및 인산을 각각 함유한 수용액이고, 수용액 중에 포함되는 불산, 질산, 인산 및 물의 혼합 비율이 중량%에서 불산:질산:인산=4.5%∼10.5%:25.5%∼40.0%:30.0%∼45.5%이어도 된다.
이 경우, 산에칭액에 소정의 혼합 비율의 불산, 질산 및 인산을 각각 함유한 수용액을 사용함으로써, 에칭 공정을 끝낸 웨이퍼 표면 거칠기와 웨이퍼 평탄도를 보다 저감할 수 있다.
또한, 매엽식 산에칭 공정에서 웨이퍼를 스핀시키는 스핀 회전수가 500∼2000rpm이어도 된다.
산에칭액의 점성도가 10∼35mPa·sec이어도 된다.
산에칭액의 표면 장력은 55∼60dyne/㎝이어도 된다.
본 발명의 제2 형태에 관한 실리콘 웨이퍼의 제조방법은, 실리콘 단결정 잉곳을 슬라이스하여 얻어진 얇은 원판형상의 실리콘 웨이퍼의 표리면을 연삭 또는 래핑하는 평면화 공정과, 평탄화한 단일의 실리콘 웨이퍼를 스핀하면서 웨이퍼의 표면에 산에칭액을 공급하여, 공급한 산에칭액을 스핀에 의한 원심력에 의해 웨이퍼 표면 전체로 넓혀 웨이퍼 표면 전체를 에칭하여 웨이퍼 표면의 표면 거칠기(Ra)를 0.20㎛ 이하로 제어하는 매엽식 산에칭 공정와, 매엽식 산에칭한 실리콘 웨이퍼의 표리면을 편면씩 연마하는 편면 연마공정을 이 차례로 포함한다.
이 제2 형태에 관한 실리콘 웨이퍼의 제조방법에서는, 산에칭액을 이용한 매엽식 산에칭 공정에 의해, 연마전 웨이퍼의 표면 거칠기와 텍스처 사이즈의 제어를 함으로써, 편면 연마공정에서 웨이퍼 표리면에서의 연마값을 각각 저감하면서, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도의 유지 및 웨이퍼 표면 거칠기의 저감의 쌍방을 달성할 수 있다.
제2 형태에 관한 실리콘 웨이퍼의 제조방법에서는, 산에칭액이 불산, 질산 및 인산을 각각 함유한 수용액이고, 수용액 중에 포함되는 불산, 질산, 인산 및 물의 혼합 비율이 중량%에서 불산:질산:인산=4.5%∼10.5%:25.5%∼40.0%:30.0%∼45.5%이어도 된다.
이 경우, 산에칭액에 소정의 혼합 비율의 불산, 질산 및 인산을 각각 함유한 수용액을 사용함으로써, 에칭 공정을 끝낸 웨이퍼 표면 거칠기와 웨이퍼 평탄도를 보다 저감할 수 있다.
또한, 매엽식 산에칭 공정에서 웨이퍼를 스핀시키는 스핀 회전수가 50∼2000rpm이어도 된다.
산에칭액의 점성도가 10∼35mPa·sec이어도 된다.
산에칭액의 표면 장력이 55∼60dyne/㎝이어도 된다.
(발명의 효과)
본 발명의 실리콘 웨이퍼의 제조방법에서는, 산에칭액을 이용한 매엽식 산에칭 공정에 의해, 연마전 웨이퍼의 표면 거칠기와 텍스처 사이즈의 제어를 한다. 이에 의해, 양면 동시 연마공정 또는 편면 연마공정에서 웨이퍼 표리면에서의 연마값을 각각 저감하면서, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도의 유지 및 웨이퍼 표면 거칠기의 저감의 쌍방을 달성할 수 있다. 이 방법을 행함으로써 웨이퍼 제조에서의 생산성이 대폭 개선된다.
도 1은 본 발명의 실리콘 웨이퍼의 제조방법을 나타내는 공정도이다.
도 2는 연삭장치의 평면도이다.
도 3은 연삭장치의 종단면도이다.
도 4는 래핑 장치의 구성도이다.
도 5는 매엽식 스피너의 구성도이다.
도 6은 양면 동시 연마장치의 구성도이다.
도 7은 실시예 1, 2 및 비교예 1∼5에서 얻어진 실리콘 웨이퍼에서의 웨이퍼 표면 거칠기와 TTV의 관계를 나타내는 도면이다.
도 8은 실시예 1, 2 및 비교예 1∼5에서 얻어진 실리콘 웨이퍼에서의 웨이퍼 표면 거칠기와 LPD의 관계를 나타내는 도면이다.
9는 종래의 실리콘 웨이퍼의 제조방법을 나타내는 공정도이다.
도 10은 배치식의 에칭처리 공정을 나타내는 도면이다.
*부호의 설명*
13 평면화 공정
14 매엽식 산에칭 공정
16 양면 동시 연마공정
다음으로 본 발명을 실시하기 위한 최선의 형태를 도면에 의거하여 설명한다.
우선, 육성된 실리콘 단결정 잉곳은, 선단부 및 종단부를 절단하여 블록형상으로 하고, 잉곳의 직경을 균일하게 하기 위해 잉곳의 외경을 연삭하여 블록체로 한다. 특정 결정 방위를 나타내기 위해, 이 블록체에 오리엔테이션 플랫(orientation planarization)이나 오리엔테이션 노치(orientation notching)를 실시한다. 이 프로세스 후, 도 1에 나타내는 바와 같이, 블록체는 막대축 방향에 대해 소정 각도로 슬라이스 된다(공정 11). 공정 11에서 슬라이스된 웨이퍼는, 웨이퍼의 주변부의 이지러짐이나 칩을 방지하기 위해 웨이퍼 주변에 모떼기 가공한다(공정 12). 이 모떼기를 실시함으로써, 예를 들면 모떼기되어 있지 않은 실리콘 웨이퍼 표면상에 에피택셜 성장할 때에 주변부에 이상 성장이 일어나 환상으로 솟아오르는 크라운 현상(crowning phenomenon)을 억제할 수 있다.
이어, 슬라이스 등의 공정에서 생긴 얇은 원판형상의 실리콘 웨이퍼 표리면의 요철층을 평탄화하여 웨이퍼 표리면의 평탄도와 웨이퍼의 평행도를 높인다(공정 13). 이 평탄화 공정 13에서는, 연삭 또는 래핑에 의해 웨이퍼 표리면을 평탄화한다.
연삭에 의해 웨이퍼를 평탄화하는 방법으로는, 도 2 및 도 3에 나타내는 바와 같은 연삭장치(20)에 의해 행해진다. 도 2에 나타내는 바와 같이, 실리콘 웨이퍼(21)를 재치하기 위한 피처리체 지지부인 턴테이블(22)이 도시하지 않은 구동기구에 의해 연직축 주위에 회전 가능하게 구성된다. 또한 턴테이블(22)의 상방측에 는, 도 3에 나타내는 바와 같이, 턴테이블(22)에 척(22a)을 통해 흡착 재치된 실리콘 웨이퍼(21)에 대해, 그 연삭면을 누르도록 하여 연삭용 숫돌(23)을 지지하기 위한 숫돌 지지수단(24)이 설치된다. 이 숫돌 지지수단(24)은 도시하지 않은 구동기구에 의해 연삭용 숫돌(23)을 연직축 주위에 회전 가능하게 구성된다. 또한 실리콘 웨이퍼 상방에는 연삭시에 실리콘 웨이퍼(21)의 표면에 연삭수를 공급하기 위한 급수 노즐(26)이 설치된다. 이러한 연삭장치(20)에서는, 각 구동기구에 의해 연삭용 숫돌(23)과 실리콘 웨이퍼(21)를 상대적으로 회전시키고, 또 실리콘 웨이퍼(21)의 표면에서 연삭용 숫돌(23)과의 접촉부위보다 벗어난 부위에 급수 노즐(26)로부터 연삭수를 공급하고, 실리콘 웨이퍼(21)의 표면을 세정하면서 연삭용 숫돌(23)을 실리콘 웨이퍼(21)의 표면에 눌러 연삭한다.
또한 래핑에 의해 웨이퍼를 평탄화하는 방법으로는, 도 4에 나타내는 것과 같은 래핑장치(30)에 의해 행해진다. 도 4에 나타내는 바와 같이, 우선, 캐리어 플레이트(31)를 래핑장치(30)의 썬 기어(37)와 인터널 기어(38)에 맞물리게 하고, 캐리어 플레이트(31)의 홀더 내에 실리콘 웨이퍼(21)를 셋한다. 그 후, 이 실리콘 웨이퍼(21)의 양면을 상정반(32)과 하정반(33)으로 끼우도록 유지하고, 노즐(34)로부터 연마제(36)를 공급함과 동시에, 썬 기어(37)와 인터널 기어(38)에 의해 캐리어 플레이트(31)를 유성 운동시키고, 동시에 상정반(32)과 하정반(33)을 상대방향으로 회전시킴으로써, 실리콘 웨이퍼(21)의 양면을 동시에 래핑한다.
이렇게 하여 평면화 공정(13)을 실시한 실리콘 웨이퍼는, 웨이퍼 표리면의 평탄도와 웨이퍼의 평행도가 높여지고, 세정공정에서 세정되어 다음 공정으로 보내 진다.
다음으로, 도 1로 되돌아가, 평탄화한 단일의 실리콘 웨이퍼를 스핀하면서 웨이퍼의 표면에 산에칭액을 공급하여, 공급한 산에칭액을 스핀에 의한 원심력에 의해 웨이퍼 표면 전체로 넓혀 웨이퍼 표면 전체를 에칭하여 웨이퍼 표면의 표면 거칠기(Ra)를 0.20㎛ 이하로 제어한다(공정 14). 이 매엽식 산에칭 공정(14)에서는, 모떼기 공정(12)이나 평탄화 공정(13)과 같은 기계가공 프로세스에 의해 도입된 가공 변질층을 에칭에 의해 완전히 제거한다. 산에칭액을 이용한 매엽식 산에칭을 실시함으로써, 웨이퍼의 표면 거칠기와 텍스처 사이즈의 제어를 한다. 이에 의해, 후에 계속되는 양면 동시 연마공정(16)이나 편면 연마공정에서 웨이퍼 표리면에서의 연마값을 각각 저감하면서, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도의 유지 및 웨이퍼 표면 거칠기의 저감의 쌍방을 달성할 수 있다. 이 매엽식 산에칭 공정(14)에서의 에칭 여유는, 편면 14∼16㎛, 웨이퍼 표리면의 합계 여유에서 28∼32㎛가 바람직하다. 에칭 여유를 상기 범위로 함으로써, 후에 계속되는 양면 동시 연마공정이나 편면 연마공정에서의 연마값을 크게 저감할 수 있다. 에칭 여유가 하한값 미만에서는 웨이퍼 표면 거칠기가 충분히 저감되어 있지 않기 때문에, 양면 동시 연마나 편면 연마의 부하가 크고, 상한값을 넘으면, 웨이퍼 평탄도가 손상되어 웨이퍼 제조에서의 생산성이 악화한다. 이 매엽식 산에칭 공정에서는 웨이퍼 표면의 표면 거칠기(Ra)를 0.20㎛ 이하, 바람직하게는 O.05㎛ 이하로 제어한다. 웨이퍼 표면의 표면 거칠기(Ra)를 상기 범위로 제어함으로써 후에 계속되는 양면 동시 연마공정이나 편면 연마공정에서의 연마값을 저감할 수 있고, 웨이퍼 제조의 생산 성이 향상하고, 비용을 저감할 수 있다. 웨이퍼 표면의 표면 거칠기(Ra)가 0.20㎛을 넘으면 후에 계속되는 양면 동시 연마공정이나 편면 연마공정에서의 연마값이 증가하는 문제가 생긴다.
이 매엽식 산에칭 공정에서는, 도 5에 나타내는 바와 같이, 매엽식 스피너(40)에 실리콘 웨이퍼(21)를 장전한다. 즉, 컵(41) 내에 배치된 진공 흡인식의 웨이퍼 척(42)에 의해 웨이퍼(21) 표면이 상면이 되도록 평면적으로 유지한다. 이어 웨이퍼(21) 상방에 설치된 에칭액 공급 노즐(43)을 도 5의 실선 화살표로 나타내는 바와 같이, 수평으로 이동시키면서, 에칭액 공급 노즐(43)로부터 산에칭액(44)을 웨이퍼(21)의 상면에 공급하면서 웨이퍼 척(42)에 의해 웨이퍼(21)를 스핀 회전시킴으로써, 웨이퍼 표면을 산에칭 처리하여 웨이퍼 표면의 가공 변질층을 제거한다. 웨이퍼(21)의 상면에 공급된 산에칭액(44)은, 스핀 회전의 원심력에 의해 웨이퍼 중심측으로부터 웨이퍼 외주 가장자리측으로 웨이퍼 표면의 가공 변질층을 에칭하면서 서서히 이동하고, 웨이퍼의 외주 가장자리로부터 물방울(44)이 되어 비산한다.
본 발명의 매엽식 산에칭에 사용하는 산에칭액으로는, 불산, 질산 및 아세트산을 각각 함유한 수용액이나, 불산, 질산 및 인산을 각각 함유한 수용액, 불산, 질산 및 인산에 황산을 더 함유한 수용액 등을 예들 수 있다. 이 중, 불산, 질산 및 인산을 각각 함유한 수용액과, 불산, 질산 및 인산에 황산을 더 함유한 수용액이 각각 고평탄화를 얻을 수 있기 때문에 바람직하다. 불산, 질산 및 인산을 각각 함유한 수용액은, 고평탄화와 낮은 표면 거칠기를 양립할 수 있고, 또한 에칭액의 점성도를 소정의 범위로 조정할 수 있기 때문에, 특히 바람직하다. 불산, 질산 및 인산을 각각 함유한 수용액의 경우, 이 수용액 중에 포함되는 불산, 질산 및 인산의 혼합 비율은, 중량%에서 4.5%∼10.5%:25.5%∼40.0%:30.0%∼45.5%가 바람직하다. 또한 불산, 질산 및 인산에 황산을 더 함유한 수용액의 경우, 이 수용액 중에 포함되는 불산, 질산, 인산 및 황산의 혼합 비율은, 중량%에서 4.5%∼10.5%:25.5%∼40.0%:30.0%∼45.5%:12.5%∼27.5%가 바람직하다.
또한 산에칭액의 점성도는 10∼35mPa·sec이 알맞다. 더 바람직하게는 15∼25mPa·sec이다. 점성도가 10mPa·sec 미만이면, 액의 점성이 너무 낮아 웨이퍼 상면에 적하한 산에칭액이 원심력에 의해 웨이퍼 표면으로부터 바로 날아가 버려, 웨이퍼 표면에 균일히 또 충분히 접촉할 수 없다. 이 때문에 충분한 에칭 여유를 확보하는데 시간이 걸려, 생산성이 저하한다. 점성도가 35mPa·sec를 넘으면, 웨이퍼 표면에 적하한 산에칭액이 웨이퍼 상면에 필요 이상으로 긴 시간 머물게 된다. 이 때문에, 웨이퍼의 면내 및 외주형상을 컨트롤할 수 없어 웨이퍼 평탄도가 악화하는 불량이 생긴다.
또한 산에칭액의 표면 장력은 55∼60dyne/㎝가 알맞다. 표면 장력이 55dyne/㎝ 미만이면, 웨이퍼 상면에 적하한 산에칭액이 원심력에 의해 웨이퍼 표면으로부터 바로 날아가 버려, 웨이퍼 표면에 균일히 또 충분히 접촉할 수 없다. 이 때문에 충분한 에칭 여유를 확보하는데 시간이 걸려, 생산성이 저하한다. 표면 장력이 60dyne/㎝을 넘으면 웨이퍼 표면에 적하한 산에칭액이 웨이퍼 상면에 필요 이상으로 긴 시간 머물게 된다. 이 때문에, 웨이퍼의 면내 및 외주형상을 컨트롤할 수 없 어 웨이퍼 평탄도가 악화하는 불량이 생긴다.
매엽식 산에칭에서 실리콘 웨이퍼(21)를 스핀시키는 스핀 회전수는, 실리콘 웨이퍼의 직경이나 산에칭액의 점성도, 적하하는 산에칭액의 공급 유량에 따라서도 다소 전후하지만, 500∼2000rpm 범위가 알맞다. 스핀 회전수 500rpm 미만이면 웨이퍼의 면내 및 외주형상을 컨트롤할 수 없어 웨이퍼 평탄도가 악화하는 불량이 생긴다. 스핀 회전수 2000rpm을 넘으면 웨이퍼 표면에 적하한 산에칭액이 원심력에 의해 웨이퍼 표면으로부터 바로 날아가 버려, 웨이퍼 표면에 균일히 또 충분히 접촉할 수 없다. 이 때문에 충분한 에칭 여유를 확보하는데 시간이 걸려, 생산성이 저하한다.
웨이퍼(21) 표면을 산에칭 처리한 후는, 도시하지 않은 린스액 공급 노즐에 의해 순수 등의 린스액을 웨이퍼(21)의 상면에 공급하면서 웨이퍼(21)를 스핀 회전시킴으로써 웨이퍼(21) 표면에 잔류하는 산에칭액(44)을 세정한다. 세정후는 린스액의 공급을 정지한 상태에서 웨이퍼(21)를 스핀 회전시켜 웨이퍼(21)를 건조시킨다. 이어, 웨이퍼(21)를 뒤집어 웨이퍼(21) 이면이 상면이 되도록 웨이퍼 척(42)에 웨이퍼(21)를 유지하고, 마찬가지로 하여 산에칭 처리, 린스액 세정처리 및 건조처리를 행한다.
다음으로, 도 1로 되돌아가, 매엽식 산에칭 공정(14)를 끝낸 웨이퍼의 표리면을 동시에 연마하는 양면 동시 연마를 실시한다(공정 16).
양면 동시 연마하는 방법으로는, 도 6에 나타내는 것과 같은 양면 동시 연마장치(50)에 의해 행해진다. 도 6에 나타내는 바와 같이, 우선, 캐리어 플레이 트(51)를 양면 동시 연마장치(50)의 썬 기어(57)와 인터널 기어(58)에 맞물리게 하고, 캐리어 플레이트(51)의 홀더 내에 실리콘 웨이퍼(21)를 셋한다. 그 후, 이 실리콘 웨이퍼(21)의 양면을 연마면측에 제1 연마포(52a)가 부착된 상정반(52)과 연마면측에 제2 연마포(53a)가 부착된 하정반(53)으로 끼우도록 유지하고, 노즐(54)로부터 연마제(56)를 공급함과 동시에, 썬 기어(57)와 인터널 기어(58)에 의해 캐리어 플레이트(51)를 유성 운동시키고, 동시에 상정반(52)과 하정반(53)을 상대방향으로 회전시킴으로써, 실리콘 웨이퍼(21)의 양면을 동시에 경면 연마한다. 전술한 매엽식 산에칭 공정(14)을 실시한 실리콘 웨이퍼는, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도를 유지함과 동시에, 원하는 웨이퍼 표면 거칠기를 갖고 있기 때문에, 이 양면 동시 연마공정(16)에서는 웨이퍼 표리면에서의 연마값을 저감할 수 있음과 동시에, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도의 유지 및 웨이퍼 표면 거칠기의 저감의 쌍방을 달성할 수 있다. 또한, 이 양면 동시 연마공정(16)에서는, 상정반(52)과 하정반(53)의 회전수를 각각 제어하면서 실리콘 웨이퍼의 표리면을 동시에 연마함으로써, 웨이퍼의 표리면을 눈으로 식별 가능한 편면경면 웨이퍼를 얻을 수 있다. 이렇게 본 발명의 실리콘 웨이퍼의 제조방법을 행함으로써 웨이퍼 제조에서의 생산성이 대폭 개선된다.
또 본 실시형태에서는, 양면 동시 연마에 의해 웨이퍼의 표리면을 동시에 연마하였지만, 이 양면 동시 연마 대신, 웨이퍼의 표리면을 편면씩 연마하는 편면연마에 의해 웨이퍼를 연마해도 동일한 효과가 얻어지는 것은 말할 필요도 없다.
실시예
다음으로 본 발명의 실시예를 비교예와 함께 상세히 설명한다.
(실시예 1)
우선, φ200㎜ 실리콘 웨이퍼를 준비하고, 평탄화 공정으로서, 도 4에 나타내는 래핑장치를 이용하여 실리콘 웨이퍼 표리면을 래핑을 실시했다. 래핑 공정에서의 연마제는, 번수가 #1000의 Al2O3을 포함하는 연마제를 사용하고, 공급하는 연마제 유량을 2.0L/min, 상정반의 하중을 100g/㎠, 상정반 회전수를 10rpm 및 하정반 회전수를 40rpm으로 각각 제어하면서 실리콘 웨이퍼의 평탄화를 행했다.
다음으로, 도 5에 나타내는 매엽식 스피너를 이용하여 평탄화를 끝낸 실리콘 웨이퍼에 매엽식 산에칭을 실시했다. 에칭액에는, 불산, 질산 및 인산의 혼합 비율이 중량%에서 불산:질산:인산=4.9%:33.4%:36.4%로 한 산에칭액을 이용하였다. 또한 에칭에서의 스핀 회전수를 600rpm, 공급하는 에칭액의 유량을 10리터/분으로 각각 제어하고, 150초간 에칭을 행했다. 매엽식 산에칭에서의 에칭 여유는, 편면 15㎛이었다.
(실시예 2)
에칭 공정에서, 에칭액으로서 불산, 질산 및 아세트산을 각각 함유하고, 그 혼합 비율이 중량%에서 불산:질산:아세트산=8.95%:46.35%:14.72%인 수용액을 이용한 이외는 실시예 1과 마찬가지로 하여 평탄화 공정 및 에칭 공정을 실시했다.
(비교예 1)
매엽식 에칭 대신, 도 9에 나타내는 것과 같은 배치식 에칭을 행한 이외는 실시예 1과 마찬가지로 하여 평탄화 공정 및 에칭 공정을 실시했다.
(비교예 2)
에칭 공정에서, 에칭액으로서 불산, 질산 및 아세트산을 각각 함유하고, 그 혼합 비율이 중량%에서 불산:질산:아세트산=8.95%:46.35%:14.72%인 수용액을 이용한 이외는 비교예 1과 마찬가지로 하여 평탄화 공정 및 에칭 공정을 실시했다.
(비교예 3)
에칭 공정에서, 에칭액으로서 48중량% NaOH 수용액을 이용한 이외는 비교예 1과 마찬가지로 하여 평탄화 공정 및 에칭 공정을 실시했다.
(비교예 4)
에칭 공정에서, 에칭액으로서 48중량% KOH 수용액을 이용한 이외는 비교예 1과 마찬가지로 하여 평탄화 공정 및 에칭 공정을 실시했다.
(비교예 5)
래핑 공정에서 번수가 #1500의 Al2O3을 포함하는 연마제를 사용하고, 에칭 공정에서, 에칭액으로서 48중량% KOH 수용액을 이용한 이외는 비교예 1과 마찬가지로 하여 평탄화 공정 및 에칭 공정을 실시했다.
(비교시험 1)
실시예 1, 2 및 비교예 1∼5에서 각각 얻어진 실리콘 웨이퍼에 대해, 비접촉 표면 거칠기계(채프먼사제)를 이용하여 그 웨이퍼 표면 거칠기와 TTV(Total Thickness Variation)로 표현되는 웨이퍼 평탄도를 구했다. 실시예 1, 2 및 비교예 1∼5에서 각각 얻어진 실리콘 웨이퍼에서의 웨이퍼 표면 거칠기와 TTV의 결과를 도 7에 나타낸다.
도 7로부터 명백하듯이, 비교예 1 및 2에서는, 웨이퍼 표면 거칠기는 개선되어 있지만, 웨이퍼 평탄도는 악화하고 있고, 비교예 3∼5에서는, 웨이퍼 평탄도는 양호하지만, 웨이퍼 표면 거칠기가 악화하고 있기 때문에, 각각 후에 계속되는 양면 동시 연마공정에서의 연마값을 크게 취할 필요가 있다. 이에 대해, 실시예 1 및 2에서는, 비교예 1 및 2에 비해 웨이퍼 표면 거칠기 및 웨이퍼 평탄도가 각각 개선되어 있고, 후에 계속되는 양면 동시 연마공정에서의 연마값을 대폭 저감할 수 있는 결과가 얻어졌다.
(비교시험 2)
실시예 1, 2 및 비교예 1∼5에서 각각 얻어진 실리콘 웨이퍼에 양면 동시 연마를 실시했다. 양면 동시 연마에서의 연마 여유는 편면 5㎛였다. 얻어진 웨이퍼에 대해 광산란식 파티클 카운터를 이용하여 웨이퍼 표면에 존재하는 크기가 65㎚ 이상의 LPD(Light Point Defect)의 수를 구했다. 상기 비교시험 1에서 구한 웨이퍼 표면 거칠기(Ra)와 LPD 수의 관계를 도 8에 나타낸다.
도 8로부터 명백하듯이, 에칭후의 표면 거칠기(Ra)와 연마후의 표면 면질은 매우 상관하고 있고, 웨이퍼 표면의 표면 거칠기(Ra)가 0.20㎛ 이하, 바람직하게는 O.05㎛ 이하로, 연마후에 양호한 표면 면질이 얻어진 것을 알 수 있었다.
본 발명의 실리콘 웨이퍼의 제조방법에 의하면, 양면 동시 연마공정이나 편 면 연마공정의 부하를 경감함과 동시에, 평탄화 공정을 끝내었을 때의 웨이퍼 평탄도의 유지 및 웨이퍼 표면 거칠기의 저감의 쌍방을 달성할 수 있다. 이 때문에, 반도체 실리콘 웨이퍼의 제조공정에 적용할 수 있다.
Claims (10)
- 실리콘 단결정 잉곳을 슬라이스하여 얻어진 얇은 원판형상의 실리콘 웨이퍼의 표리면을 연삭 또는 래핑하는 평면화 공정과,상기 평탄화한 단일의 실리콘 웨이퍼를 스핀하면서 상기 웨이퍼의 표면에 산에칭액을 공급하여, 상기 공급한 산에칭액을 스핀에 의한 원심력에 의해 웨이퍼 표면 전체로 넓혀 웨이퍼 표면 전체를 에칭하여 상기 웨이퍼 표면의 표면 거칠기(Ra)를 0.20㎛ 이하로 제어하는 매엽식 산에칭 공정과,상기 매엽식 산에칭한 실리콘 웨이퍼의 표리면을 동시에 연마하는 양면 동시 연마공정을 이 순서대로 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
- 청구항 1에 있어서,상기 산에칭액이 불산, 질산 및 인산을 각각 함유한 수용액이고,상기 수용액 중에 포함되는 불산, 질산, 인산 및 물의 혼합 비율이 중량%로 불산:질산:인산=4.5%∼10.5%:25.5%∼40.0%:30.0%∼45.5%인, 실리콘 웨이퍼의 제조방법.
- 청구항 1에 있어서,상기 매엽식 산에칭 공정에서 상기 웨이퍼를 스핀시키는 스핀 회전수가 500∼2000rpm인, 실리콘 웨이퍼의 제조방법.
- 청구항 1에 있어서,상기 산에칭액의 점성도가 10∼35mPa·sec인, 실리콘 웨이퍼의 제조방법.
- 청구항 1에 있어서,상기 산에칭액의 표면 장력이 55∼60dyne/㎝인, 실리콘 웨이퍼의 제조방법.
- 실리콘 단결정 잉곳을 슬라이스하여 얻어진 얇은 원판형상의 실리콘 웨이퍼의 표리면을 연삭 또는 래핑하는 평면화 공정과,상기 평탄화한 단일의 실리콘 웨이퍼를 스핀하면서 상기 웨이퍼의 표면에 산에칭액을 공급하여, 상기 공급한 산에칭액을 스핀에 의한 원심력에 의해 웨이퍼 표면 전체로 넓혀 웨이퍼 표면 전체를 에칭하여 상기 웨이퍼 표면의 표면 거칠기(Ra)를 0.20㎛ 이하로 제어하는 매엽식 산에칭 공정과,상기 매엽식 산에칭한 실리콘 웨이퍼의 표리면을 편면씩 연마하는 편면 연마공정을 이 순서대로 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
- 청구항 6에 있어서,상기 산에칭액이 불산, 질산 및 인산을 각각 함유한 수용액이고,상기 수용액 중에 포함되는 불산, 질산, 인산 및 물의 혼합 비율이 중량%로 불산:질산:인산=4.5%∼10.5%:25.5%∼40.0%:30.0%∼45.5%인, 실리콘 웨이퍼의 제조 방법.
- 청구항 6에 있어서,상기 매엽식 산에칭 공정에서 상기 웨이퍼를 스핀시키는 스핀 회전수가 500∼2000rpm인, 실리콘 웨이퍼의 제조방법.
- 청구항 6에 있어서,상기 산에칭액의 점성도가 10∼35mPa·sec인, 실리콘 웨이퍼의 제조방법.
- 청구항 6에 있어서,상기 산에칭액의 표면 장력이 55∼60dyne/㎝인, 실리콘 웨이퍼의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020077000812A KR100864347B1 (ko) | 2004-09-06 | 2005-09-02 | 실리콘 웨이퍼의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2004-00257886 | 2004-09-06 | ||
| JPJP-P-2005-00237520 | 2005-08-18 | ||
| KR1020077000812A KR100864347B1 (ko) | 2004-09-06 | 2005-09-02 | 실리콘 웨이퍼의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070017237A true KR20070017237A (ko) | 2007-02-08 |
| KR100864347B1 KR100864347B1 (ko) | 2008-10-17 |
Family
ID=41649157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077000812A KR100864347B1 (ko) | 2004-09-06 | 2005-09-02 | 실리콘 웨이퍼의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100864347B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135474A (ja) * | 1997-10-30 | 1999-05-21 | Komatsu Electron Metals Co Ltd | 半導体鏡面ウェハおよびその製造方法 |
| JPH11135464A (ja) | 1997-10-30 | 1999-05-21 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製造方法 |
-
2005
- 2005-09-02 KR KR1020077000812A patent/KR100864347B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100864347B1 (ko) | 2008-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4835069B2 (ja) | シリコンウェーハの製造方法 | |
| US7601644B2 (en) | Method for manufacturing silicon wafers | |
| JP4517867B2 (ja) | シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法 | |
| US4588473A (en) | Semiconductor wafer process | |
| KR102117362B1 (ko) | 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법 | |
| JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
| JPH0997775A (ja) | 半導体鏡面ウェーハの製造方法 | |
| KR20060017676A (ko) | 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼와 ｓｏｉ웨이퍼 | |
| EP1145296B1 (en) | Semiconductor wafer manufacturing method | |
| US5643405A (en) | Method for polishing a semiconductor substrate | |
| US20100021688A1 (en) | Wafer manufacturing method and wafer obtained through the method | |
| EP1699074B1 (en) | Manufacturing method of silicon wafer | |
| JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
| KR100864347B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| KR100827574B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| CN110653718A (zh) | 一种晶片的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111005 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |