KR20070015551A - 용융 기술에 의한 유기 반도체 디바이스 형성 방법 - Google Patents

용융 기술에 의한 유기 반도체 디바이스 형성 방법 Download PDF

Info

Publication number
KR20070015551A
KR20070015551A KR1020067022308A KR20067022308A KR20070015551A KR 20070015551 A KR20070015551 A KR 20070015551A KR 1020067022308 A KR1020067022308 A KR 1020067022308A KR 20067022308 A KR20067022308 A KR 20067022308A KR 20070015551 A KR20070015551 A KR 20070015551A
Authority
KR
South Korea
Prior art keywords
composition
forming
semiconductor device
semiconductor material
organic semiconductor
Prior art date
Application number
KR1020067022308A
Other languages
English (en)
Inventor
세파스 세타예쉬
다고버트 엠. 데 리유
나탈리 스터츠만-스팅겔린
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
유.에스. 필립스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이., 유.에스. 필립스 코포레이션 filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070015551A publication Critical patent/KR20070015551A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/622Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing four rings, e.g. pyrene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법을 제공하며, 이 방법은: 상기 유기 반도체 물질을 포함하는 조성물을 용융물을 형성하기 위한 상기 조성물의 용융점 또는 유리 전이 온도 이상의 온도로 가열하는 단계와; 상기 용융물을 상기 조성물의 용융점 또는 유리 전이 온도 미만의 온도로 냉각하는 단계를 포함하고, 디웨팅을 억제하고/억제하거나 예방하는 제1의 물질 또는 물체는 가열하기 전 또는 가열 동안에 상기 조성물에 인접하거나, 상기 조성물은 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 추가로 포함한다.

Description

용융 기술에 의한 유기 반도체 디바이스 형성 방법{METHOD OF FORMING AN ORGANIC SEMICONDUCTING DEVICE BY A MELT TECHNIQUE}
본 발명은 융기 반도체 물질을 포함하여, 전계-효과 트랜지스터와 같은 디바이스 형성 방법, 상기 방법에 따라 획득 가능한 디바이스, 디바이스를 형성하는 조성물 및 특정 화합물의 이용 방법에 관한 것이다.
반도체로서 특정한 전도성 폴리머를 이용하는 제1의 유기 전계-효과 트랜지스터(FET)의 제작은 Tsumura 등의 "Appl. Phys. lett." (1986, 49, pp1210-1212)에 기술되어 있다. Tsumura 등에서, 전도성 폴리머는 개시물질로서 2,2'-비티오펜(2,2'-bithiophene), 티오펜의 디머(dimer)를 사용하여 질소 대기 하에 전기화학적으로 제조된 폴리티오펜(polythiophene) 필름이다.
Nelson 등의 "Appl. Phys. Lett." (1988, 72, pp1854-1856)은 0.3 내지 1.5 ㎠/Vs의 범위에서 실온 전계-효과 이동도를 갖는 펜타센(pentacene) 박막 디바이스를 기술한다. Nelson 등에서, 상기 펜타센은 10-6 Torr 미만의 압력에서 열 증기에 의해 증착된다. 강하게 도핑되고 열적으로 산화된 실리콘 웨이퍼인 기판은 옥타데실트리클로로실란(octadecyltrichlorosilane)(자기 조직적 물질)으로 처리되었고 증착 동안 60 - 90℃ 사이의 온도로 유지되었다.
그렇지만 Nelson 등에 기술되어 있듯이 진공 증착은 시간이 걸리고 어려워서 비결정 실리콘 트랜지스터 기술과 경쟁하기엔 너무 비싸다.
Sirringhaus 등의 "Science", (1998, 280, pp1741-1744)는 0.05 내지 0.1 ㎠/Vs까지 진공 전하-캐리어 이동도를 보여주는 FET에서 용액 처리된 폴리머, 위치규칙성(regioregular) 폴리(헥실티오펜)의 사용을 기술한다. 그렇지만 이런 폴리머는 예를 들어 의도적이지 않은 도핑이 되기 싶다.
Sirringhaus 등의 "Applied Physics Letters", (Volume 77, Number 3, 17 July 2000)는 지정된 리지드-로드 네마틱 공액(rigid-rod nematic conjugated) 폴리머에서 액정 자기-조직이 용액 처리된 폴리머 박막 트랜지스터(TFTs)에서 활성 반도체층의 미세구조를 조절하는 데 사용될 수 있는 방법을 기술한다.
Melucci 등의 "J. Am. Chem. Soc." (2003, 125, 10266-10274)는 유기 반도체 α-퀸퀘티오펜(α-quinquethiophene)의 멀티스케일 자기-조직을 보여준다.
미국특허 2003/0170918 A1호는 유기-무기 혼성물, 특히 페로브스카이트(perovskite) 군의 물질의 저온 용융공정을 기술한다. 미국특허 2003/0160235 A1호 및 미국특허 2003/0085398 A1호는 특정한 유기 반도체 디바이스를 기술한다.
Podzorov 등의 "Appl. Phys. Lett." (2003, 82, pp1739-1741)는 게이트 절연체로서 파릴렌(parylene) 폴리머 필름을 갖는 루브렌(rubrene) 단일 결정의 표면에서 유기 전계-효과 트랜지스터(OFETs)의 제작과 특징을 기술한다. 루브렌(rubrene) 단일 결정 및 파릴렌 필름의 결합을 포함하는 상기 OFETs는 약 1㎠/Vs 까지의 높은 전하-캐리어 이동도를 보여준다고 알려져 왔다. Podzorov 등은 루브렌의 적합한 단일 결정의 성장을 위해 특정한 조건 하에 수소에서 물리적인 증기 이동의 사용을 기술한다. 그렇지만 단일 결정 및 그들의 제조의 어려움에 대한 요구조건은 그런 OFETs의 기술적인 개발을 제한할 수 있다.
전계-효과 트랜지스터에 사용하기에 적합한 유기 물질은 우수한 과정 및/또는 높은 전하-캐리어 이동도를 보여줄 수 있고 또한 높은 게이트 변조 및/또는 환경 안정성을 수반할 수 있고 또한 편리하게 제조될 필요가 있다.
본 발명은 또한 기판 위에 박막 구조물을 도포 할 때 디웨팅(dewetting)의 문제를 처리하는 것과 관련이 있다.
따라서 본 발명의 목적은 예를 들어 편평한 패널 디스플레이, 비선형 광학/광전도성 디바이스, 화학적 센서, 유기 발광 다이오드에서 방출 및 전하 이동층, 유기 박막 트랜지스터 및 특히 유기 전계-효과 트랜지스터를 포함하는 다양한 응용에 이용될 수 있는 유기 반도체 물질을 포함하는 디바이스 제조 방법을 제공하는 것이다.
제1의 양상에서, 본 발명은 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법을 제공하며, 이 방법은: 유기 반도체 물질을 포함하는 조성물을 용융점 이상의 온도로, 또는 조성물이 용융물 형태가 되는 유리 전이 온도로 가열하는 단계와 상기 용융물을 상기 조성물의 유리 전이 온도 또는 용융점 미만의 온도로 냉각하는 단계를 포함하고 디웨팅을 방해하고/방해하거나 예방할 수 있는 제1의 물질 또는 물체는 가열 전 또는 동안의 조성물에 인접하거나, 상기 조성물은 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 추가로 포함한다.
제2의 양상에서, 본 발명은 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법을 제공하며, 이 방법은: 유기 반도체 물질을 포함하는 조성물을 용융점 이상의 온도로, 또는 조성물이 용융물 형태가 되는 유리 전이 온도로 가열하는 단계와 상기 용융물을 상기 조성물의 유리 전이 온도 또는 용융점 미만의 온도로 냉각하는 단계를 포함하고, 상기 조성물은 상기 조성물의 초기 결정화를 예방할 수 있는 제2의 물질을 포함한다. 상기 제2의 물질은 또한 상기 조성물의 용융점을 반도체 물질의 용융점 미만으로 낮춰줄 수 있다.
제3의 양상에서, 본 발명은 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법을 제공하며, 이 방법은: 유기 반도체 물질을 포함하는 조성물을 용융점 이상의 온도로 또는 조성물이 용융물 형태가 되는 유리 전이 온도로 가열하는 단계와 상기 용융물은 상기 조성물의 유리 전이 온도 또는 용융점 미만의 온도로 냉각하는 단계를 포함하고, 상기 조성물은 상기 조성물의 용융점을 반도체 물질의 용융점 미만으로 낮추는 제3의 물질을 포함한다.
제4의 양상에서, 본 발명은 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법을 제공하며, 이 방법은: 용매에서 상기 유기 반도체 물질을 포함하는 조성물의 용액을 제조하는 단계를 포함하고, 상기 조성물은 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 추가로 포함한다.
제5의 양상에서, 본 발명은 본 발명의 방법에 의해 획득할 수 있는 유기 반도체 물질을 포함하는 디바이스를 제공한다.
제6의 양상에서, 본 발명은 전계-효과 트랜지스터 형성 방법을 제공하며: 제1의 전극, 절연체, 제2의 전극 세트 및 선택적인 기판을 포함하는 조립체를 형성하는 단계와 조립체 위에 유기 반도체 물질을 포함하는 조성물을 놓는 단계와 용융점 이상의 온도로 또는 조성물이 용융물 형태가 되는 유리 전이 온도로 유기 반도체 물질을 포함하는 조성물을 가열하는 단계와 상기 용융물은 상기 조성물의 유리 전이 온도 또는 용융점 미만의 온도로 냉각하는 단계를 포함하고, 디웨팅을 억제하고/억제하거나 예방할 수 있는 제1의 물질 또는 물체는 가열 전 또는 동안의 조성물에 인접하거나 또는 상기 조성물은 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 추가로 포함한다.
다른 양상에서, 본 발명은 반도체 디바이스를 형성하는 조성물을 제공하며: 상기 조성물은 디웨팅을 억제하고/억제하거나 예방할 수 있는 유기 반도체 물질 및 작용제를 포함한다.
또 다른 양상에서, 본 발명은 반도체 디바이스를 형성하는 조성물을 제공하며: 유기 반도체 물질 및 조성물의 초기 결정화를 예방할 수 있는 제2의 물질을 포함한다. 상기 제2의 물질은 또한 상기 조성물의 용융점 또는 유리 전이 온도를 반도체 물질의 용융점 또는 유리 전이 온도 미만으로 낮출 수 있다.
또 다른 양상에서, 본 발명은 반도체 디바이스를 형성하는 조성물을 제공하며 : 상기 조성물은 유기 반도체 물질 및 상기 조성물의 용융점 또는 유리 전이 온도를 반도체 물질의 용융점 또는 유리 전이 온도 미만으로 낮출 수 있는 제3의 물질을 포함한다.
또 다른 양상에서, 본 발명은 상기 조성물의 디웨팅을 억제하고/억제하거나 예방하는 조성물에서 폴리머의 사용을 제공한다.
또 다른 양상에서, 본 발명은 조성물의 초기 결정화를 예방하는 유기 반도체 물질의 사용을 제공한다.
본 발명의 바람직한 실시예는 그림과 함께 다음에 도시되어 있다:
도 1은 본 발명의 바람직한 실시예에 따라 박막 형태로 유기 반도체 물질을 구성하는 유기 전계-효과 트랜지스터의 형성을 보여주는 도면이다.
도 2는 본 발명의 바람직한 실시예에 따라 생산된 고결정 필름의 편광 광학 현미경 상에서 복굴절을 보여준다. 비결정 필름은 전혀 어떠한 복굴절도 보여주지 않을 것이고 따라서 어둡게 보여진다.
도 3은 루브렌(1a), 디페닐안트라센(diphenylanthracene)(2a), 5,12-비스(페닐에틸렌)나프타센(5,12-bis(phenylethynyl)naphthacene)(3a) 및 헥사페닐펜타센(hexaphenylpentacene)(4a)의 구조를 보여준다.
도 4는 루브렌의 상평형 그림 및 다른 스캐닝 칼로리미터(calorimeter) 측정에 기초한 디페닐안트라센을 보여주며, (ⅰ)루브렌의 용융점을 낮추는 디페닐안트라센, (ⅱ)유리가 획득된 특정 조성물(용융물을 식히면서 재결정화는 관측되지 않았다)을 도시한다. 도 4에서 검정색이 채워진 삼각형은 냉각 과정에서 재결정화 피크를 나타내고 속이 빈 원은 제2 가열 사이클에서 재결정화 피크를 나타낸다.
도 5는 바람직한 본 발명의 실시예에 따라 제조된 필름을 포함하는 FET의 게이트 전압(Vg)에 대한 다양한 드레인 소스(drain source) 전압(Vds) 및 이동도를 위해 게이트 전압(Vg)(ON-OFF 비)에 대한 드레인 전류(Ids)를 그래픽 형태로 보여준다. 상기 측정은 공기와 빛의 존재 하에 제조되면서 FET에서 행해졌다 ; 그리고
도 6은 도 4에서 보여주는 상평형 그림에 나타나는 온도에서 제조된 루브렌/디페닐안트라센/폴리스틸렌 (PS) 필름(B 와 C) 및 다양한 루브렌(A1 과 A2)의 X-ray 회절 데이터를 보여준다.
본 발명에 따라 용융물을 형성하기 위해 조성물을 가열하는 것은 예를 들어 몰딩 및 용융-프레싱(melt-preessing) 뿐만 아니라 용융방사(melt-spinning), 용융디핑(melt-dipping), 압출, 모세관 충전 및 롤-롤 처리(roll-to-roll processing)를 포함한다.
여기서 사용되는 용어 "용융물"은 부분적으로 액체이고 흐를 수 있는 조성물뿐만 아니라 완전 액체인 조성물을 포함한다. 따라서, 상기 용융물은 고체 입자 또는 완전히 용융되지 않거나 용해되지 않은 물질을 포함할 수도 있다. 용어 "용융점" 또는 "유리 전이 온도"는 상기 조성물이 적어도 부분적으로 액체가 되는 온도에 관한 것으로 정의되며, 유리 전이 온도는 비결정 물질에 적용될 수 있다.
여기서 사용되는 용어 "반도체 디바이스"는 반도체 물질로 만들어진 전도체를 말하며, 예를 들어 반도체 유닛, 전도체, 마이크로칩, 결정 정류기, 접합 정류 기, 반도체 다이오드, 태양전지, n형 반도체, p형 반도체, 열 저항 또는 서미스터, 및 전자, 전계-효과, 박막 전계-효과 또는 결합 트랜지스터를 포함하는 트랜지스터와, 인버터와 같은 로직 게이트, 링 발진기 및 이동 레지스터와 같은 집적 회로를 포함한다.
여기서 사용되는 용어 "반도체 물질"은 전기 전도성이 금속과 절연체 사이에서 중간인 물질을 포함하며; 그것의 전도성은 불순물의 존재 및 온도와 함께 증가한다. 일반적으로 전도체는 바람직하게 25℃와 대기압 하에서 10-5 Ωm 미만의 저항성을 갖는다. 일반적으로 반도체는 바람직하게 25℃와 대기압 하에서 10-5 Ωm 내지 108 Ωm 범위의 저항성을 갖는다. 일반적으로 절연체는 바람직하게 25℃와 대기압 하에서 108 Ωm 가 넘는 저항성을 갖는다.
여기에서 사용되는 용어 "유기 반도체 물질"은 임의의 유기 물질(즉, 적어도 탄소 및 복수의 탄소-탄소 단일결합 및/또는 이중결합 및 바람직하게 또한 수소 및 탄소-수소 결합을 포함)을 포함하도록 의도되는데, 이러한 유기 물질은 상당한 반도체 능력 및, 용융점 또는 유리 전이 온도, 즉 액체/용융물이 되는 온도 이상의 유리 전이 온도를 갖는다. 상기 용융점 또는 유리 전이 온도는 실질적으로 순수한 화합물이거나 다른 화합물의 존재 하에 있을 수 있다.
한 실시예에서 유기 반도체 물질은 예를 들어 용융 될 수 있거나 유리 전이 온도를 갖는 폴리머 내에서 반도체 무기 입자를 포함할 수도 있다.
상기 유기 반도체 물질은 단일 화합물이거나 두 개 이상의 결합 화합물일 수도 있다. 여기서 사용되는 용어 "화합물"은 폴리머를 포함할 수도 있다. 대안적인 실시예에서 상기 화합물은 기술 분야에 알려진 임의의 방법에 따라 선택적으로 도핑될 수 있다.
또한 한 실시예에서 유기 반도체 물질을 포함하는 조성물은 임의의 중요한 반도체 능력이 없는 제2의 유기 물질을 포함할 수도 있다. 상기 제2의 유기 물질은 예를 들어 조성물 및/또는 용융물의 점도를 증가시키거나, 기판에 대한 친화력을 증가시키기 위해 첨가되어, 이것은 디웨팅 문제를 줄일 수 있다. 대안적으로 제2의 유기 물질은 또한 반도체일 수 있다.
한 실시예에서 유기 반도체 물질은 전기적으로 절연한 유기 폴리머 구조의 부분이다. 그런 폴리머 구조는 WO-A-03/079400에 알려져 있다. 상기 유기 반도체 물질은 폴리비닐계 폴리머의 사이드기로서, 코폴리머 형태 특히 블락 코폴리머를 형성하는 모노머 중에 하나로서 그러한 구조에 포함될 수 있고, 폴리머 네트워크 내에서 예를 들어 네트워크 구성 폴리머로서 아크릴레이트(acrylates)를 이용한다. 상기 절연체 구조는 시스템이 최상의 방법의 해결책으로 처리될 수 있게 선택될 수 있다. 게다가 상기 구조의 매트릭스 물질은 바람직한 과정 및 전기적 작용을 최적화하는 가능성을 제공한다.
더 바람직한 실시예에서 상기 조성물은 페로브스카이트(perovskites)와 같은 유기-무기 혼성물 및 미국특허 6,180,956호에 기재된 그런 물질을 실질적으로 갖지 않는다. 용어 "실질적으로 갖지 않는"에 의하면 상기 조성물이 조성물의 총 중량비 에 대해 10중량% 미만, 바람직하게 5중량% 미만, 더 바람직하게는 1중량% 미만의 유기-무기 혼성물질을 포함하는 것으로 의미된다.
기판에 증착된 고체의 박막의 디웨팅은 박막 구조를 도포할 때 발생할 수 있다. 디웨팅은 물질이 표면 위에 층 대신 구형을 형성할 때 발생한다. 그것은 또한 초기의 편평한 박막이 밑에 있는 기판이 드러나는 구멍을 형성했을 때 발생한다. 예를 들어 미국특허 6,403,397을 보아라.
한 실시예에서, 디웨팅을 억제하고/억제하거나 예방할 수 있는 제1의 물질 또는 물체는 상기 조성물을 가열 전 또는 동안, 바람직하게는 가열 전에 상기 조성물에 가깝다. 상기 제1의 물질 또는 물체는 가열 후에 제거될 수도 있다. 특히 상기 제1의 물질 또는 물체는 용융물의 냉각 전 또는 후에 제거될 수 있다.
한 실시예에서, 디웨팅을 억제하고/억제하거나 예방할 수 있는 제1의 물질 또는 물체는 상기 조성물의 맨 위에 위치한 층의 형태이며, 즉 표면은 기판 또는 조립의 층과 직접 접촉하며 마주본다. 만약 상기 물질이 필름, 바람직하게 실질적으로 부드러운 표면을 갖는 필름 형태인 경우 선호된다. 특히 상기 물체는 조성물과 접촉하는 실질적으로 부드러운 표면을 갖는 것이 선호된다.
제1의 물질 또는 물체는 조성물 및/또는 용융물에 대해 바람직하게 낮은 친화력을 갖는다. 여기서 사용되는 "낮은 친화력"은 미국특허 6,403,397호에 기술되어 있는 바람직한 분자 상호작용의 실질적인 부재가 있다고 의미하도록 의도되며, 쌍극자(영구적인 및/또는 유도되는, π-공액계의 그러한 것을 포함하는), 수소 결합 및 전하 전이 착물 사이의 인력, 제1의 물질 또는 물체의 일부분과 유기 반도체 물질의 일부분 사이의 인력을 포함한다.
바람직한 실시예에서 제1의 물질 또는 물체는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)(PTFE), 폴리(이미드)(poly(imide))(PI), 운모, 실리콘 또는 이들의 혼합물을 포함한다.
대안적으로 상기 조성물은 조성물의 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 포함한다. 상기 작용제는 조성물의 가열 전 또는 후에 조성물에 첨가될 수 있다. 바람직하게 상기 작용제는 조성물의 가열 전에 첨가된다.
바람직한 실시예에서, 상기 작용제는 작용제가 없는 조성물 및/또는 용융물의 점도에 비해 조성물 및/또는 용융물의 점도를 증가시키고/증가시키거나, 작용제가 없는 기판에 대한 조성물 및/또는 용융물의 친화력에 비해 기판에 대한 조성물 및/또는 용융물의 친화력을 증가시킨다. 상기 작용제는 가열 후에 예를 들어 승화, 증발 또는 용해에 의해 선택적으로 제거될 수 있다. 특히 상기 작용제는 용융물 냉각 전 또는 후에 제거될 수 있다.
한 실시예에서, 상기 작용제는 예를 들어 폴리스틸렌과 같은 폴리머이다. 특히 상기 폴리스틸렌이 적어도 약 1,000,000g/mol, 더 바람직하게는 약 2,000,000 내지 약 70,000,000, 최고 바람직하게는 약 4,000,000 내지 약 35,000,000g/mol의 무게평균 분자량(Mw)을 갖는 것이 선호된다. 상기 작용제는 바람직하게 조성물에 있어서 총조성물의 1 내지 50중량%, 더 바람직하게는 2 내지 20중량%, 최고 바람직하게는 5 내지 15중량%의 양으로 존재한다.
또 다른 실시예에서, 적어도 부분적으로 결정화 형성을 채택할 수 있는 조성물의 경우에는, 상기 조성물이 상기 조성물의 초기 결정화를 예방할 수 있는, 즉 그것이 일시적으로 결정핵생성 방지(anti-nucleation) 작용제처럼 활동하는 제2의 물질을 포함한다. 따라서 제2의 물질을 포함하는 상기 조성물은 초기에 예를 들어 조성물의 용융점 아래의 온도에서 그 다음 단계에 재결정화될 수 있는 유리를 형성할 수 있다. 상기 재결정화는 예를 들어 가열 및 냉각 사이클에 의해 시작될 수 있다. 상기 제2의 물질은 예를 들어 여기서 정의된 다른 유기 반도체 물질이 될 수도 있다. 바람직하게 상기 제2의 물질은 조성물에서 유기 반도체 물질의 이동도를 낮출 수 없다.
또 다른 실시예에서, 상기 조성물은 상기 조성물의 초기 결정화를 예방할 수 있고 상기 조성물의 용융점 또는 유리 전이 온도를 반도체 물질의 용융점 또는 유리 전이 온도 아래로 낮출 수 있는 제2의 물질을 포함한다.
상기 제2의 물질은 예를 들어 여기에 정의된 다른 유기 반도체 물질이 될 수도 있다. 적합한 제2의 물질의 예는 디페닐안트라센, 페닐나프탈렌, 플로란센(fluoranthene) 및 그들의 유도체와 같은 폴리시클릭 아로마 화합물을 포함한다. 상기 제2의 물질은 상기 조성물에서 총 조성물에 대해 적어도 약 0.01중량%, 더 바람직하게는 총 조성물에 대해 적어도 약 1.0중량%의 양으로 존재한다. 특히 디페닐안트라센은 상기 유기 반도체 물질이 루브렌인 제2의 물질로 선호된다.
상기 제2의 물질은 가열 후에, 예를 들어 승화, 증발, 용해에 의해 선택적으로 제거될 수 있다. 특히 상기 제2의 물질은 용융물 냉각 전 또는 후에 제거될 수 있다.
본 발명의 방법은 대기압에서, 진공 상태에서 또는 낮은 압력에서 적당하게 예를 들어 0.1 Pa 미만, 또는 대기압 보다 높은 압력 예를 들어 105 Pa보다 큰 압력에서 수행될 수 있다. 본 발명의 방법은 또한 예를 들어 0.1 Pa 미만의 낮은 압력에서 아르곤 또는 질소와 같은 비활성 기체의 존재 하에 수행될 수 있다. 상기 기체는 그러한 기체를 건조하는 임의의 종래 기술을 사용해 선택적으로 건조될 수 있다. 본 발명의 실시예는 만약 유기 반도체 물질이 공기에서 가열되면서 퇴색한다면 특히 더 적절할 수 있다.
또한 본 발명의 방법은 빛의 실질적인 부재 하에서 수행될 수도 있고, 이것은 만약 상기 유기 반도체 물질이 빛에 민감하다면 부분적으로 선호될 수 있다.
본 발명의 한 실시예에서, 유기 반도체 물질을 포함하는 상기 조성물은 공기 및/또는 빛의 존재 하에 가열된다. 바람직하게 상기 조성물은 공기 및/또는 빛의 노출 하에 가열하는 것이 안정하다.
"안정한"은, 조성물이 상기 조성물의 용융점 또는 유리 전이 온도보다 높은 100℃ 미만, 바람직하게 50℃ 미만, 가장 바람직하게 20℃ 미만의 온도에서 공기로 가열할 때 실질적으로 분해하지 않는 것을 의미한다. 이것은, 50중량% 미만, 바람직하게 20중량% 미만, 더 바람직하게 10중량% 미만, 가장 바람직하게 1중량% 미만의 상기 조성물이 이런 조건 하에서 분해하는 것을 의미한다.
본 발명의 한 실시예에서 상기 조성물은 공기 및 빛의 존재 하에 가열된다. 공기는 10-6 Pa 내지 1 Pa과 같이 낮은 압력과 105 Pa보다 큰 것 같이 대기압보다 더 큰 압력이 또한 적합하더라도, 공기는 대기압인 것이 바람직하다.
상기 조성물은 용융될 수 있는 임의의 물리적인 형태에 있을 수도 있다. 편리하게도 상기 조성물은 예를 들어 10℃ 내지 40℃의 온도에서 예를 들어 분말 또는 작은 알갱이 형태의 입자 형태이다. 바람직하게 상기 조성물은 가열 이전에 분말 형태이다. 더 바람직하게 상기 조성물은 가열 이전에 필름 형태이다. 상기 필름은 예를 들어 용액-캐스팅 또는 공정, 스핀-코팅, 압축 또는 몰딩의 방법에 의해 획득되어 진다.
바람직한 실시예에서, 상기 필름은 용액-캐스팅 또는 공정에 의해 획득되어 진다. 따라서 상기 조성물의 용액이 형성될 수 있고 용액 공정이 가능하고 또한 유기 물질이 용융물에서 안정하지 못할 경우가 선호된다. 상기 조성물의 바람직한 용매는 일반적으로 실온에서 물과 혼화되기 쉽지 않은 비-수성 용매이다. 따라서, 적당한 용매로는 톨루엔, 자일렌, 클로로벤젠, 클로로포름 및 n-부탄올을 포함한다.
유기 반도체 물질을 포함하는 상기 조성물은 용융되기에 충분한 온도로 가열된다.
한 실시예에서, 상기 조성물은 오븐, 전기 핫-플레이트, 열풍기, 가열된 스탬프, 또는 예를 들어 적외선 또는 레이저 같은 광선과 같은 가열 수단을 사용하여 가열된다. 바람직하게 상기 가열 수단은 적어도 하나의 가열 플레이트를 포함한다. 상기 조성물은 상기 조성물의 용융점 또는 유리 전이 온도 이상의 온도에서 가열된 다.
바람직하게 상기 조성물이 가열되는 온도는 상기 유기 반도체 물질의 실질적인 분해가 발생하는 온도 미만으로, 즉 상기 물질은 앞서 기술된 것처럼 안정하다.
유리하게도, 상기 조성물은 상기 조성물의 용융점 또는 유리 전이 온도 이상인 200℃ 미만, 바람직하게는 100℃ 미만, 가장 바람직하게는 50℃ 미만의 온도에서 가열된다. 루브렌과 같이 작은 분자와는 대조적으로, 폴리머는 실질적으로 사용하기 좋은 점도의 흐름을 만들기 위해 상기 용융점 또는 유리 전이 온도보다 높은 온도가 필요할 수도 있다.
일반적으로 상기 용융물은 가열단계를 거친 후 예를 들어 10℃ 내지 40℃의 온도 범위에서 냉각된다. 상기 용어 "냉각"은 능동적인 냉각만으로 제한되지 않는다. 따라서 상기 용융물은 냉각 수단을 사용하여 능동적으로 냉각되거나 임의의 냉각 수단의 도움 없이 냉각되도록 할 수 있다.
상기 용융물은 예를 들어 열 공급원으로부터 상기 용융물을 제거하거나 상기 용융물로부터 열 공급원을 제거하거나 전기적으로 조절되는 열 공급원을 꺼서 냉각할 수 있다. 상기 용융물의 냉각은 또한 팬과 같이 능동적인 냉각 수단을 사용해서 달성할 수도 있다. 상기 조성물의 냉각비율은 예를 들어 "온도-조절" 핫 스테이지(hot stage)에 의해 바람직한 실시예에서 거의 조절될 수도 있다.
한 실시예에서 상기 용융물의 냉각은 약 0.01℃/min 내지 약 1000℃/min, 더 바람직하게 약 1℃/min 내지 약 100℃/min의 비율로 수행된다. 바람직한 실시예에서 상기 용융물은 입자 크기를 조절하는 온도 편차 및 용융 처리된 유기 물질의 분 자 배향을 보여준다.
바람직하게 상기 조성물은 약 50℃가 넘는 용융점 또는 유리 전이 온도를 갖는다. 바람직한 실시예에서, 상기 조성물은 100℃ 내지 1000℃의 용융점 또는 유리 전이 온도를 갖는다. 특히 더 바람직한 실시예에서 상기 조성물의 용융점 또는 유리 전이 온도는 150℃ 내지 800℃, 가장 바람직하게는 150℃ 내지 400℃이다.
한 실시예에서, 상기 유기 반도체 물질의 용융점 또는 유리 전이 온도는 약 70℃가 넘는다. 더 바람직한 실시예에서 상기 물질은 70℃ 내지 1000℃의 용융점 또는 유리 전이 온도를 갖는다. 특히 더 바람직한 실시예에서 상기 물질의 용융점 또는 유리 전이 온도는 200℃ 내지 400℃이다.
유리하게도 상기 유기 반도체 물질은 상기 물질의 분해점 미만의 용융점 또는 유리 전이 온도를 가질 수도 있다.
바람직하게, 상기 조성물은 상기 유기 반도체 물질의 용융점 또는 유리 전이 온도보다 낮은 용융점 또는 유리 전이 온도를 갖는다. 상기 조성물의 용융점 또는 유리 전이 온도는 상기 반도체 물질의 용융점 또는 유리 전이 온도보다 적어도 10℃ 낮은 것이 선호된다.
한 실시예에서, 상기 조성물은 상기 조성물의 용융점 또는 유리 전이 온도를 상기 반도체 물질의 용융점 또는 유리 전이 온도 미만으로 낮추는 제3의 물질을 포함한다. 상기 제3의 물질은 예를 들어 바람직하게 총 조성물의 1 내지 99질량%, 더 바람직하게 2 내지 70질량%의 다른 유기 반도체 물질일 수도 있다. 바람직하게, 상기 제3의 물질은 용융점 또는 유리 전이 온도가 감소한 상기 조성물에서 상기 유기 반도체 물질의 이동도를 감소시키지 않는다. 일반적으로 상기 제3의 물질은 적어도 10℃, 더 바람직하게 20℃ 내지 50℃ 만큼 상기 반도체 물질의 용융점과 유리 전이 온도를 낮춘다.
유기 물질과 제3의 물질의 적절한 결합은 예를 들어 루브렌/디페닐안트라센, 루브렌/페닐나프탈렌, 테트라센/나프탈렌, 테트라센/안트라센 및 섹시티오펜/쿼트티오펜과 같은 동족열로부터 반도체 화합물을 포함한다. 바람직하게 제3의 물질에 대한 상기 유기 물질의 중량% 비율은 10:1 내지 1:10, 더 바람직하게 5:1 내지 1:5, 가장 바람직하게 2:1 내지 1:2의 범위이다.
제3의 물질은 가열 후에 예를 들어 승화, 증발 또는 용해에 의해 선택적으로 제거될 수도 있다. 특히 상기 제3의 물질은 용융물을 냉각하기 전 또는 후에 제거될 수 있다.
상기 용융물의 냉각 후, 상기 조성물은 예를 들어 필름, 시트, 두꺼운 섹션, 사출 성형 또는 섬유의 물리적 형태로 있을 수도 있다. 바람직하게 상기 조성물은 적어도 부분적으로 결정이다.
한 실시예에서 상기 디바이스는 필름 형태의 물질을 포함한다. 여기서 사용된 것처럼 "필름"은 두께에 대해 길이의 높은 비율 및 두께에 대해 너비의 높은 비율을 갖는 물질의 연속적인 조각을 의미한다.
더 바람직하게, 상기 필름은 적어도 부분적으로 결정이다. 앞서 기술했듯이 상기 용융물을 냉각하면, 상기 유기 물질의 매우 결정화된 필름이 형성된다.
바람직한 실시예에서, 상기 용융 처리된 유기 물질은 다결정 물질이다. 상기 다결정 물질은 반도체 디바이스에서 접촉부(contacts) 사이의 공간보다 크거나 같은 입자 크기를 갖는 것이 바람직하다.
상기 필름의 두께는 사용되는 디바이스에 따라 다양해질 수도 있고 사용되는 상기 조성물에 따라 다양해 질 수도 있다. 예를 들어 상기 필름의 두께는 10㎛ 이하가 될 수도 있다. 바람직하게 상기 필름의 두께는 100㎚ 내지 1㎛, 더 바람직하게 50 내지 500㎚가 될 수도 있다.
본 발명의 한 실시예에서 상기 필름은 연속적이다. 또한 상기 필름은 실질적으로 균일한 두께를 갖는 것이 바람직하다.
본 발명의 한 실시예에서, 상기 필름은 유리질의, 절연의 또는 좋지 않은 반도체 매트릭스에서 반도체 부분 또는 "섬(island)"을 획득하기 위한 용융점 또는 유리 전이 온도 이상의 온도에서 사전 형성된 필름의 일부분만을 가열함으로서 패터닝된다. 이것은 스탬프와 같은 표면 양각 구조를 포함하는 가열 도구를 이용함으로써 또는 레이저-작성에 의해 달성될 수 있다. 반도체 디바이스에서 반도체를 패터닝하는 것은 H.E. Karz의 미국특허 6,403,397호에 기술되어 있고, 이 문서의 내용은 참고문헌에 의해 본 명세서와 연관된다.
유리하게도 상기 유기 반도체 물질은 아릴기 및/또는 헤테로아릴기를 포함한다. 바람직하게 상기 유기 반도체 물질은 아릴기를 포함한다.
또한 추가적인 양상에서, 본 발명은 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법을 제공하며, 이 방법은: 상기 유기 반도체 물질을 포함하는 조성물을, 용융물을 형성하기 위한 조성물의 용융점 또는 유리 전이 온도 이상 의 온도로 가열하는 단계와 용융물을 상기 조성물의 용융점 또는 유리 전이 온도 미만으로 냉각하는 단계를 포함하고, 상기 유기 반도체 물질은 아릴기 및/또는 헤테로아릴기, 바람직하게 앞서 기술된 임의의 폴리시클릭 고리 화합물을 포함한다.
여기서 사용된 용어 "아릴"은 적어도 한 개의 완전한 방향족 고리를 포함하는 페닐 및 폴리시클릭 융합 고리 화합물을 포함하며, 이것은 예를 들어 나프탈렌, 1,2-디하이드로나프탈렌, 나프타센과 같은 안트라센 및 폴리아센, 한 개 이상의 기와 선택적으로 치환되는 루브렌을 포함하고, 이러한 기는 예를 들어 시아노, 아미노, 플루오르, 염소, 브롬, 요오드, 니트로, 페닐, 하이드록시, 설파이드, 티올, C1 내지 C20의 알킬, C2 내지 C20의 알케닐, C2 내지 C20의 알키닐, 에스테르(즉, -CO2-Ra 여기서 Ra는: C1-20의 치환되지 않은 알킬, 알케닐 또는 알키닐; 및 앞서 기술했듯이 아랄킬로부터 선택된다), 알킬 에스테르(즉, -Rb1-CO2-Ra1 여기서 Ra1은 Ra에 기술한 것과 같고 Rb1는: C1-20의 알킬, C2 내지 C20의 알케닐, C2 내지 C20의 알키닐; 및 앞서 기술했듯이 아랄킬로부터 선택된다), C1-20의 알콕시, 아미드(즉, -CONRbRc 여기서 Rb 및 Rc는: 수소; C1-20의 치환되지 않은 알킬, C2 내지 C20의 알케닐 또는 C2 내지 C20의 알키닐; 및 여기에 기술했듯이 아랄킬기로부터 선택된다), 및 알키닐아릴(즉, -CC-아릴-RC1 여기서 RC1는: 여기에 기술했듯이 수소, C1-20의 치환되지 않은 알킬, C2 내지 C20의 알케닐 또는 C2 내지 C20의 알키닐; 및 아랄킬기로부터 선택된다)과 같다.
여기서 사용되는 상기 용어 "헤테로아릴"은 임의의 고리 내에서 적어도 한 개의 고리가 방향족일 때 예를 들어 질소, 황 또는 산소 또는 이들의 결합물과 같은 적어도 한 개의 헤테로원소를 포함하는 화합물을 포함하는 모노시클릭 및 폴리시클릭 융합(또는 비-융합) 고리 방향족 또는 비-방향족을 나타낸다. 상기 헤테로원소를 포함하는 상기 링(들)은 3,4,5,6,7 또는 8개로 구성될 수도 있다. 상기 용어 "헤테로아릴"은 방향족 고리와 함께 부분적으로 또는 완전히 치환된 고리를 포함하는 조성물을 포함하도록 의도된다. 상기 헤테로원소는 부분적으로 또는 완전히 치환된 고리 또는 방향족 고리에 위치될 수도 있다.
여기서 사용되는 상기 용어 "헤테로아랄킬"은 헤테로아릴(예를 들어, 피라졸리메틸)과 치환된 C1 내지 C20의 알킬을 나타낸다.
상기 헤테로아릴 화합물은 앞서 기술했듯이 알킬, 알카릴 또는 아릴기 또는 예를 들어 시아노, 아미노, 플루오르, 염소, 브롬, 요오드, 니트로, 페닐, 하이드록시, 설파이드, 티올, 에스테르(즉, -CO2-Rd 여기서 Rd는: 여기에 기술했듯이 C1-6의 치환되지 않은 알킬, 알케닐 또는 알키닐; 및 아랄킬로부터 선택된다), 및 아미드( 즉, -CONReRf 여기서 Re 및 Rf는: 여기에 기술했듯이 수소; C1-6의 치환되지 않은 알킬, 알케닐 또는 알키닐; 및 아랄킬기로부터 선택된다)로부터 선택된 하나 이상의 다른기로 치환될 수 있다.
여기서 사용되는 상기 용어 "알킬"은 곧은 사슬(straight chain), 3개 이상의 탄소 원자를 포함하는 알킬기를 위해 가지 및 사이클로알킬기를 포함한다. 곧은 사슬 알킬의 예는 메틸, 에틸, 프로필, 부틸, 펜틸 및 헥실을 포함한다. 가지가 있는 알킬의 예는 이소프로필, 이소부틸 및 tert-부틸을 포함한다. 사이클로알킬기의 예는 사이클로프로필, 사이클로부틸, 사이클로페닐 및 사이클로헥실을 포함한다.
본 발명에서, 바람직한 알킬기는 1 내지 20, 더 바람직하게 2 내지 15, 가장 바람직하게 4 내지 12의 탄소 원자로부터 갖는 것이다. 상기 알킬기가 메틸일 때, 이것은 아릴 및/또는 헤테로아릴기로 오르토- 또는 메타- 위치에서 치환되는 것이 선호된다. 3개 이상의 탄소 원자를 포함하는 알킬기를 위해, 상기 가지가 있는 구조 이성질체가 선호된다.
상기 알킬기는 예를 들어 아릴(페닐과 같은), 및 아랄킬기 및/또는 예를 들어 시아노, 아미노, 플루오르, 염소, 브롬, 요오드, 니트로, 하이드록시, 설파이드, 티올, 에스테르(즉, -CO2-Rg 여기서 Rg는: 여기에 기술했듯이 C1-6의 치환되지 않은 알킬, 알케닐 또는 알키닐; 및 아랄킬 또는 아릴로부터 선택된다), C1-6의 알콕 시 및 아미드(즉, -CONRhRi 여기서 Rh 및 Ri는: 수소; C1-6의 치환되지 않은 알킬, 알케닐 또는 알키닐; 및 아릴, 아랄킬로부터 독립적으로 선택된다)와 같은 한 개 이상의 기로 치환된다. 알킬기는 알킬 사슬에서 O, S 및 NH으로부터 선택된 한 개 이상의 헤테로원소로 치환될 수도 있다.
상기 용어 "알케닐" 및 "알키닐"은 상기 용어 "알킬"과 유사하게 정의되지만 상기 기는 적어도 두 개의 탄소원자 및 한 개 이상, 바람직하게 한 개의 탄소-탄소 이중결합 또는 삼중결합을 각각 포함한다.
여기서 사용되는 상기 용어 "아랄킬"은 아릴(예를 들어, 벤질)로 치환된 C1 내지 C20의 알킬을 나타낸다.
상기 용어 "알킬렌"은 상기 용어 "알킬"의 정의와 유사하게 정의되지만, 예를 들어 C2 내지 C20의 기를 포함하고, 사슬에 결합되어 있는 두 개 이상(예를 들어, 2 내지 12)의 탄소에 의해 분리된 라디칼을 가진 2가의 종이다. 상기 알킬렌기는 상기 알킬렌 사슬 내에서 또는 위에서 선택적으로 치환된다.
유기 반도체 물질의 바람직한 예는 나프타센, 디벤조나프타센, 테트라벤조나프타센, 펜타센, 헥사센, 헵타센, 디벤조펜타센, 테트라벤조펜타센, 피렌, 디벤조피렌, 크리센, 페릴렌, 코로넨, 테릴렌, 오발렌, 쿼터릴렌 및 유도체를 포함하고, 여기서 폴리아센의 탄소 원자 중 일부가 N, S 및 O와 같은 원자, 또는 예를 들어 나프탈렌 1,4,5,8-테트라카르복시산 디이미드와 같은 테트라카르복시산 디이미드 및 안트라센 2,3,6,7-테트라카르복시산 디이미드와 같은 안트라센 테트라카르복시산 디이미드, C60, C70, C76 ,C78 및 C84와 같은 풀러렌, SWNT와 같은 탄소 나노튜브 및 일본특허공보 11-195790호에 추가로 기술된 폴리시클릭 응축 생성물 카르보닐기 또는 카르복실기와 같은 기능기로 치환된다.
바람직한 물질은 나프타센, 디벤조나프타센, 테트라벤조나프타센, 풀러렌, 응축된 사이클릭 테트라카르복시산, 응축된 고리 화합물의 디이미드 및 메탈로프탈로시아닌과 같은 응축된 폴리시클릭 방향족 화합물이다.
한 실시예에서, 상기 유기 반도체 물질은 폴리시클릭 융합 고리계를 포함한다.
바람직하게, 상기 폴리시클릭 융합 고리계는: 아릴; 알키닐아릴; C1 내지 C20의 알킬; C2 내지 C20의 알케닐; C2 내지 C20의 알키닐; C1 내지 C20의 알콕시; 및 -CO2-Ra2로부터 선택된 한 개 이상의 기와 치환되며, 여기서 Ra2는: C1 내지 C20의 치환되지 않은 알킬; C2 내지 C20의 알케닐 및 C2 내지 C20 알키닐로부터 선택되고, 상기 한 개 이상의 아릴 및/또는 알키닐아릴 및/또는 아랄킬기는: 할로; 페닐; C1 내지 C20의 알킬; C2 내지 C20의 알케닐; C1 내지 C20의 아랄킬; C1 내지 C20의 알콕시; 및 -CO2-Ra3로부터 선택된 한 개 이상의 기로 방향족 고리에서 선택적으로 치환되 며, 여기서 Ra3는: C1 내지 C20의 치환되지 않은 알킬; C2 내지 C20의 알케닐 및 C2 내지 C20으로부터 선택된다.
게다가 상기 폴리시클릭 융합 고리계의 선택적인 치환은 시아노, 아미노, 플루오르, 염소, 브롬, 요오드, 니트로, 하이드록시, 설파이드, 티올 및 아미드(즉, -CONRkRl 여기서 Rk 및 Rl는: 수소; C1-6의 치환되지 않은 알킬, 알케닐 또는 아키닐; 아릴 및 아랄킬로부터 독립적으로 선택된다)를 포함한다.
본 발명의 한 실시예에서, 상기 유기 반도체 물질은 2 내지 12, 더 바람직하게 4 내지 10, 가장 바람직하게 6 내지 8의 완전한 방향족 고리를 포함하는 폴리시클릭 융합 고리계를 포함하며, 여기서 상기 방향족 고리는 여기에 기술되어 있듯이 선택적으로 치환된다. 바람직하게 상기 방향족 고리는 예를 들어 페닐 고리와 같은 C6 방향족 고리이다.
한 실시예에서, 상기 유기 반도체 물질은 다음의 구조식을 갖는 폴리시클릭 융합 고리계를 포함한다:
Figure 112006077719078-PCT00001
여기서 n은 정수 0 내지 10, 바람직하게 2 내지 6이다;
그리고 R1, R2, R3, R4, R5, R6, R7, R8, R9 및 R10은: 수소; 아릴; 알키닐아릴; C1 내지 C20의 알킬; C1 내지 C20의 치환되지 않은 알킬; C2 내지 C20의 알케닐; C2 내지 C20의 알키닐; C1 내지 C20의 아랄킬; C1 내지 C20의 알콕시; 및 -CO2-Rm으로 구성되는 기로부터 독립적으로 선택되며, 여기서 Rm은: C1 내지 C20의 치환되지 않은 알킬, C2 내지 C20의 알케닐, C2 내지 C20의 알키닐, C1 내지 C20의 아랄킬 또는 C1 내지 C20의 알콕시로부터 선택된다.
게다가 상기 유기 물질이 (폴리센이 아닌)폴리머일 때 다른 분자에서 R1, R2, R3, R4, R5, R6, R7, R8, R9 및 R10 중에 적어도 두 개는 상기 폴리머를 형성하기 위한 다른 분자 사이에서, 직접 또는 바람직하게 예를 들어 알킬렌기 같은 스페이서 기를 통해 서로 결합될 수 있다.
대안적으로, 또는 추가적으로, R1, R2, R3, R4, R5, R6, R7, R8, R9 및 R10 중 임의의 한 개가 폴리머 사슬이 자체적으로 형성되기 전, 동안 또는 후에 직접 또는 바람직하게 예를 들어 알킬렌기 같은 스페이서 기를 통해 폴리머를 형성하는 폴리머 사슬에 독립적으로 결합될 수도 있다.
바람직하게 R5 및 R6은 한 개 이상의 C1 내지 C20, 바람직하게 C2 내지 C20의 알킬기로 선택적으로 치환된 수소 및 아릴로부터 선택된다. 특히 상기 아릴기는 페닐기일 때 선호된다.
한 실시예에서, R1, R2, R3, R4, R5, R6, R7, R8, R9 및 R10은 모두 수소이고, R5 및 R6은 수소, 아릴 및 알키닐아릴로부터 선택되며, 여기서 상기 아릴 및 알키닐아릴기는 한 개 이상의 C1 내지 C20, 바람직하게 C2 내지 C10의 알킬기로 선택적으로 치환된다. 바람직하게 R5 및 R6은 아릴 및/또는 C2 내지 C4의 알키닐아닐이다. 특히 아릴기는 페닐기인 경우가 선호된다. n이 1보다 클 경우에, R5 및 R6의 각 세트는 각각 같거나 다를 수도 있다.
유리하게도, 상기 유기 반도체 물질은: 바람직하게 임의의 비-융합 방향족 고리 위치에서 한 개 이상의 C1 내지 C20의 알킬기로 선택적으로 치환된 디페닐-안트라센; 바람직하게 임의의 비-융합 방향족 고리 위치에서 한 개 이상의 C1 내지 C20의 알킬기로 선택적으로 치환된 헥사페닐-나프타센; 바람직하게 임의의 비-융합 방향족 고리 위치에서 한 개 이상의 C1 내지 C20의 알킬기로 선택적으로 치환된 테트라페닐-나프타센; 바람직하게 임의의 비-융합 방향족 고리 위치에서 한 개 이상의 C1 내지 C20의 알킬기로 선택적으로 치환된 비스(페닐에티닐)나프타센; 바람직하게 임의의 비-융합 방향족 고리 위치에서 한 개 이상의 C1 내지 C20의 알킬기로 선택적으로 치환된 헥사페닐-펜타센; 및 바람직하게 임의의 비-융합 방향족 고리 위치에서 한 개 이상의 C1 내지 C20의 알킬기로 선택적으로 치환된 디페닐-나프타센으 로부터 선택된 폴리시클릭 융합 고리 화합물이다. 바람직한 실시예에서, 상기 알킬기는 C4 내지 C12의 알킬기이다.
상기 폴리시클릭 고리 화합물은 1 내지 4 위치, 더 바람직하게 2 내지 3 위치에서 치환되는 것이 선호된다. 상기 위치는 상기 비-융합 방향족 고리에 있을 때 더욱 선호된다.
특히 바람직한 실시예에서, 상기 유기 반도체 물질은 5,6,11,12-테트라페닐-나프타센(Ⅰ)(루브렌) 및 5,12-디페닐-나프타센(Ⅱ)이다. 이런 화합물은 임의의 비-융합 방향족 고리 위치에서 한 개 이상의 C1 내지 C20, 바람직하게 C4 내지 C12의 알킬기로 선택적으로 치환된다.
본 발명의 한 실시예에서, 상기 유기 반도체 물질은 5,6,11,12-테트라페닐-나프타센(루브렌)(Ⅰ)이다. 이 화합물은 예를 들어 Aldrich chemical company에서 상업적으로 구입이 가능하다. 대안적으로, 루브렌은 F.H. Allen, L.Gilman (J. Am. Chem. Soc. 58(1936)937)에 기술되어 있는 방법에 따라 합성될 수 있다. Allen 등에 기술되어 있는 상기 합성 방법은 예를 들어 치환되지 않은 아릴 화합물 대신에 적당하게 치환된 아릴 화합물을 사용하는 것으로써 위에 앞서 기술된 유도체를 제공하기 위해 변경될 수 있다.
Figure 112006077719078-PCT00002
바람직하게 치환된 화합물의 예는 아래 구조식(Ⅲ) 및 (Ⅳ)에서 보여진다.
Figure 112006077719078-PCT00003
R1a, R2a, R3a, R4a, R5a 및 R6a는 수소 또는 C1 내지 C20의 알킬기로부터 독립적으로 선택된다. 바람직하게 상기 알킬기는 C2 내지 C15의 알킬기, 더 바람직하게 C4 내지 C12이다.
또 다른 실시예에서 상기 유기 반도체 물질은 폴리머이다.
상기 유기 반도체 물질이 폴리머일 때, 상기 폴리시클릭 융합 고리계는 폴리머의 및/또는 폴리머 위의 백본(backbone)에 존재할 수 있으며, 예를 들어 곁사슬을 말한다. 상기 백본에 폴리시클릭 융합 고리계를 포함하는 폴리머의 예는 다음과 같다.
Figure 112006077719078-PCT00004
상기 스페이서 기는 당업자에게 알려진 어떠한 결합기도 다 될 수 있고, n은 정수, 예를 들어 1 내지 10000이다. 적당한 스페이서 기의 예는 C1 내지 C20의 알킬렌기이다.
예를 들어 상기 폴리시클릭 융합 고리계는 아래의 그림에서 보여지듯이 폴리머의 곁사슬에 존재할 수 있다.
Figure 112006077719078-PCT00005
특히 바람직한 폴리머는 100℃ 내지 1000℃, 더 바람직하게 200℃ 내지 500℃ 의 용융점 또는 유리 전이 온도를 갖는다.
한 실시예에서, 반도체 디바이스를 형성하는 상기 방법은 바람직하게 상기 조성물의 가열 이전에 기판 또는 조립체 위에 상기 유기 반도체 물질을 포함하는 조성물을 도포하는 단계를 포함한다. 상기 기판 또는 조립체는 바람직하게 상기 용융물이 상기 조성물의 처리에 이어 제거될 수 없는 물질을 포함한다.
바람직한 실시예에서, 상기 기판 또는 조립체는 전계-효과 트랜지스터와 같은 반도체 디바이스의 일부분을 형성한다.
상기 기판 또는 조립체가 디바이스의 부분을 형성할 때, 상기 기판 또는 조립체는 제1의 전극, 절연체 및 제2의 전극세트를 포함하는 것이 선호된다. 적절한 디바이스 구조는 기술 분야에 잘 알려져 있다. 특히 적절한 디바이스 구조는 Katz.의 미국특허 6,403,397호에 기술되어 있다.
상기 절연체는 임의의 적절한 물질이다. 예는 미국특허 6,403,397에 기술되어 있고, 산화실리콘, 유리 및 알루미나 같은 다른 산화물, 폴리(이미드)와 같은 폴리머 물질, Mylar®와 같은 폴리에스테르 및 수지 등을 포함한다.
상기 제1의 및 제2의 전극은 전극 통과를 허용하는 당업자에게 알려져 있는 임의의 적절한 물질이다. 바람직하게 상기 전극 물질은 금, 팔라듐, 플라티늄 또는 은과 같은 새로운 금속이다. 바람직한 금속은 금이다. 대안적으로, 폴리아닐린 또는 폴리(에틸렌디옥시티오펜)(PEDOT)과 같은 전도성 폴리머가 사용될 수 있다. 특히 바람직한 실시예에서, 상기 전극은 리소그래픽 방식으로 구성된 금이다.
본 발명에 따라 전계-효과 트랜지스터(FET)를 형성하는 방법에서, 상기 조립체는 제1의 전극, 절연체 및 제2의 전극세트를 포함하고, 이러한 것들은 위에 자세하게 설명되어 있을 수도 있다. 선택적으로 상기 FET는 기판을 포함할 수도 있다.
FET의 형성은 반도체 디바이스를 형성하기 위해 앞서 구체적으로 기술된 조건 하에 발생할 수도 있다.
특히 본 발명의 바람직한 실시예에서, FET의 형성은 공기 및/또는 빛, 바람직하게 대기압에서 공기 및 빛 모두 존재 하에 발생한다. 이것은 글러브 박스와 같은 특별한 장비에 대한 요구 및 불활성 대기에 대한 요구를 없애준다.
한 실시예에서, 상기 제1의 전극은 상기 절연체가 놓여지거나 형성되는 층을 형성한다. 바람직하게 상기 절연체는 제2의 전극세트가 놓여지거나 형성되는 제2의 인접한 층을 형성한다. 일반적으로 상기 제2의 세트는 두 개의 전극을 포함한다. 상기 제2의 전극세트는 상기 절연체와 멀리 떨어질 수 있고, 드러난 상기 절연체의 표면에 부분적으로 남을 수도 있다. 상기 조성물은 바람직하게 가열 이전에 상기 제2의 전극 세트 및 절연체 위에 놓여질 수도 있다. 상기 디바이스의 적절한 구조는 미국특허 6,403,397호에 기술되어 있다.
유기 반도체 물질을 포함하는 상기 조성물 및 상기 유기 반도체 물질은 모두 그 자체적으로 반도체 디바이스를 형성하는 상기 방법에 관하여 앞서 구체적으로 설명한 것처럼 될 수도 있다.
한 실시예에서, 상기 조성물은 가열하기 이전에, 바람직하게 상기 조립체 및/또는 조성물의 가열 이전에 상기 전극 및 절연체 위에 및 사이에 놓여있는 분말 형태이다.
바람직한 실시예에서, 상기 조성물은 가열 이전에 필름 형태이다. 바람직하게 상기 필름은 상기 조립체 및/또는 조성물의 가열 이전에 제2의 전극 세트와 절연체 사이 및 그 위에 놓여지게 된다.
유리하게도 상기 FET는 미국특허 6,403,397호에 기술되어 있듯이 상부 접촉부나 하부 접촉부과 형성된다. 바람직하게 FET는 상부 접촉면으로 형성된다.
상기 절연체는 계층적 스택(layered stack) 구조의 일부분으로서 층이고 제1의 전극과 인접할 때, 상기 조성물이 절연체의 드러난 상부층을 실질적으로 제1의 전극과 평행하게 덮는 것이 선호된다.
바람직하게, 상기 조립체 및/또는 조성물은 가열 수단에 의해 그것의 용융점 또는 유리 전이 온도 이상의 온도로 가열된다. 상기 가열 수단은 앞서 기술된 적어도 한 개의 가열 플레이트나 가열 수단을 적절하게 포함한다.
본 발명의 한 실시예에서, 상기 제1의 전극은 하부 가열 플레이트와 직접 접촉한다. 선택적으로, 상부 가열 플레이트 또한 하부 가열 플레이트와 더불어 사용된다.
한 실시예에서, 디웨팅을 억제하고/억제하거나 예방할 수 있는 제1의 물질 또는 물체는 바람직하게 상기 조립체 및/또는 조성물의 가열 이전에, 바람직하게 상기 조성물과 상부 가열 플레이트와 같은 임의의 열 공급원 사이에서 상기 조성물과 인접한다.
상기 디웨팅을 억제하고/억제하거나 예방할 수 있는 제1의 물질 또는 물체는 상기 조성물의 위 또는 그것에 인접하여 놓여지면서 앞서 기술된 것처럼 될 수 있다. 따라서 바람직한 실시예에서, 디웨팅을 억제하고/억제하거나 예방할 수 있는 상기 물질 또는 물체는 상기 조성물 층의 상부 표면에, 즉 기판 또는 조립체와 접촉하고 마주보는 표면 상에 놓이는 층의 형태일 수 있다.
대안적으로 상기 조성물은 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 추가로 포함한다. 상기 작용제는 앞서 기술된 것처럼 될 수도 있다. 따라서 바람직한 실시예에서, 디웨팅을 억제하고/억제하거나 예방할 수 있는 상기 작용제는 상기 조성물 및/또는 용융물의 점도를 증가시키거나, 상기 기판에 대한 상기 조 성물의 친화력을 증가시키거나, 둘 다 할 수도 있다.
상기 조립체 및/또는 용융물의 냉각은 앞서 기술된 것처럼 수행될 수도 있다.
한 실시예에서, 상기 조립체 및 용융물은 가열 단계에 이어 핫 플레이트로부터 제거될 수도 있고, 상기 조성물의 용융점 또는 유리 전이 온도 미만으로 냉각되도록 할 수도 있다. 대안적으로, 상기 조립체 및 용융물은 핫 플레이트 위에서 유지되고, 핫 플레이트의 온도는 상기 조성물의 용융점 또는 유리 전이 온도 미만의 온도로 낮춰질 수도 있다.
상기 디바이스에서, 상기 고체화된 용융물은(상기 조성물을 포함하는) 제2의 전극세트 사이의 스위칭 가능, 즉 온-오프 연결처럼 행동할 수 있어서, 상기 디바이스를 통해 전류가 흐르게 한다. 바람직하게 상기 고체화된 용융물은 예를 들어 충분한 게이트 전압의 인가을 받는 반도체처럼 행동할 수도 있다.
바람직한 실시예에서, 연속적인 결정 필름은 상기 용융물에 드러난 상기 제2의 전극 세트의 표면 및 상기 용융물에 인접한 상기 절연체의 상부 표면을 덮는 상기 용융물로부터 형성된다. 필름의 두께는 위에서 지정된 것일 수 있다.
특히 바람직한 실시예에서, 연속 결정 필름은, 상기 반도체 디바이스의, 예를 들어 채널에서 즉 전계-효과 트랜지스터에서 상기 소스/드레인 전극 사이의 활성 영역을 덮고 있을 때만 상기 용융물로부터 형성된다. 한 실시예에서, 상기 결정 영역은 비결정 필름과 같은 절연 매트릭스에 포함될 수도 있다.
선택적으로 본 발명에 따라 형성된 상기 반도체 디바이스 및 FET 트랜지스터 는 그것의 형성에 이어 어닐링(annealing) 처리를 받기 쉬울 수도 있다.
바람직하게, 어닐링은 1초 내지 20시간, 바람직하게 1분 내지 15시간의 기간동안 상기 조성물의 용융온도 또는 유리 전이 온도 미만인 5℃ 내지 200℃, 더 바람직하게 상기 조성물의 용융온도 또는 유리 전이 온도 미만인 20℃ 내지 80℃의 온도에서 수행된다. 어닐링이 발생하는 상기 압력은 적합하게 10-8 mbar 내지 1bar, 더 바람직하게는 10-5 mbar 내지 10-3 mbar, 또는 105 Pa보다 큰 높은 압력에서 적당할 수도 있다.
어닐링은 FET의 온-오프 비율을 증가시킬 수도 있다.
본 발명은 지금 아래의 구체적인 실시예로 설명될 것이다. 이 실시예는 본 발명의 보호범위를 한정하려는 의도는 없다.
도 1에서 상기 개략도 스택(1)을 보여준다. 상기 스택(1)에서 바람직하게 루브렌 분말 또는 필름으로 구성된 유기 반도체 물질을 포함하는 조성물(4)은 바람직하게 SiO2를 포함하는 절연체(6), 바람직하게 리소그래픽 방식으로 설계된 금 전극을 포함하는 소스/드레인 접촉(5) 및 바람직하게 n++ 도핑된 실리콘(7)을 포함하는 도핑된 물질을 포함하는 조립체 위에 놓여진다.
선택적으로, 예를 들어 PTFE, 폴리(이미드)(PI), 운모 또는 실리콘을 포함하는 층(3)은 상기 조성물(4)의 맨 위에 놓여진다. 바람직하게 상기 층(3)은 상기 조성물(4)의 디웨팅을 억제하거나 예방할 수 있다. 상기 층(3)은 또한 상기 소스/드 레인 접촉(5) 및 절연체(6) 위에 용융물의 균일한 분포를 만드는데 도움을 줄 수도 있다. 대안적으로, 예를 들어 약 30,000,000g/mol의 분자량(Mw)의 높은 분자량을 갖는 폴리스티렌과 같은 작용제는 디웨팅 효과를 감소시키는 상기 용융물의 점도를 증가시키기 위해 상기 조성물에 첨가된다.
상기 조립체, 조성물(4) 및 선택적인 상부 층(3)은 낮게 가열된 플레이트(8) 및 선택적으로 상부 가열 플레이트(2)를 포함하는 가열 수단 사이에 바람직하게 놓여진다. 상기 조립체 및 조성물(4)은 바람직하게 공기 및 빛의 존재 하에 상기 조성물(9) 모두가 상기 소스/드레인 접촉(5) 사이에서 용융될 때까지 상기 조성물의 용융점 또는 유리 전이 온도(루브렌은 약 350℃) 이상에서 가열된다.(도1에서 보여준다)
FET를 형성하기 위해, 상기 조립체 및 용융된 조성물(9)은 핫-플레이트(2,8)로부터 제거될 수 있고, 상기 조성물(4)의 용융점 또는 유리 전이 온도 미만으로 냉각되게 할 수 있다. 대안적으로, 상기 핫-플레이트(2,8)는 그 자체적으로 FET의 제거 없는 상기 조성물의 용융점 또는 유리 전이 온도 미만으로 냉각된다.
도 1은 상기 FET 가 상기 핫-플레이트로부터 제거됨을 보여준다. 상기 상부 층(3)은 용융물의 냉각 이전에 제거되었다. 바람직하게, 상기 용융 처리된 조성물은 적어도 부분적으로 결정 필름(10)의 형태이다.
한 실시예에서(용융 처리되기 쉬운 상기 조성물은 루브렌을 포함한다), 매우 결정화된 필름은 FET에서 획득되었다. 이것은 편광 광학 현미경으로 상기 필름의 복굴절에 의해 결정되었다. 이것은 도 2에 보여진다. 비결정 필름은 어떤 복굴절도 보이지 않는다.
상기 방법에 따라 제조된 상기 FET는 예를 들어 미국특허 6,403,397에 기술되어 있는 입증된 실험에 따라 테스트되었다.
도 5에서 보여지듯이, 본 발명의 한 실시예에 따르는 상기 FET는 상당한 접촉 저항에도 불구하고 0.01-0.05 ㎠/Vs까지 높은 이동도 및 적어도 103인 ON-OFF비율을 보여준다.
본 발명은 지금 아래의 구체적인 예로 설명될 것이며, 이것은 본 발명의 보호 범위를 한정하려는 의도는 없다.
예1: 디웨팅 작용제를 사용하는 FET의 형성
자일렌(알드리치(Aldrich)로부터 획득된 모든 화학물질)에서 루브렌과 디페닐안트라센의 1:1 혼합 용액(중량%)이 제조되었다. 상기 용액은 자일렌 1㎖ 당 루브렌과 디페닐안트라센 50㎎씩을 포함했다. 10중량%의(혼합물에 대해) 고-분자량인 폴리스티렌(PS; 폴리사이언스(Polyscience)로부터 무게평균 분자량(Mw) ~30,000,000g/mol) 기판에 대한 디웨팅을 예방하기 위해 용액에 첨가되었다.
FET는 표준 테스트 기판 위에 상기 용액을 용액-캐스팅 하면서 형성되었다. 표준 테스트 기판은 리소그래픽 방식으로 기재된 금이 도포되는 맨 위에("소스/드레인 전극") 강하게 도핑된 실리콘층("게이트") 및 약 100㎚ 두께의 SiO2층("절연체")을 포함한다. 상기 용액-캐스팅 처리는 용매를 급속히 증발시키는 고온(~160 ℃)에서 자주 수행되었다. 이것은 연속적인 유리 모양의 루브렌/디페닐안트라센/PS 필름이 된다.
상기 전체 조립체(기판 및 조성물)은 ~ 235℃까지 가열되었고, 후속적으로 상기 루브렌/디페닐안트라센/PS 층을 결정화하기 위해 ~ 10℃/min 비율로 냉각되었다. 235℃에서 약 80%의 루브렌/디페닐안트라센 혼합물이 액체상태이다(도 4의 상평형 그림을 보아라). 따라서 폴리스티렌(절연체)은 상기 결정화 단계 동안에 디웨팅이 발생하지 않게 하려고 상기 반도체 조성물의 점도를 증가시키기 위해 첨가되어야 한다.
상기 디바이스의 이동도는 기술분야에 알려진 방법에 따라 포화 상태에서 다양한 게이트 전압에서 획득된 소스-드레인 전류로부터 계산되었다.
예2: 디웨팅 보조 필름을 사용하는 FET의 제조
예1에 따른 상기 실험이 반복되었다. 그러나 고분자량인 폴리스티렌을 루브린과 디페닐안트라센의 혼합물에 첨가하는 대신에, 루브렌과 디페닐안트라센, 운모 또는 폴리테트라플루오르에틸렌 보조 필름은 235℃에서 상기 조성물의 균일한 분포를 제공하고 디웨팅을 예방하기 위해서 유리의 루브렌/디페닐안트라센 층 위에 도포된다.
상기 보조 필름은 상기 조립체를 냉각하기 전 또는 후에 제거될 수 있다.
예3: 용액-처리를 사용하는 FET의 제조
자일렌에서 5,12-비스-(페닐에티닐)나프타센 용액이 5㎎/㎖의 농도로 제조되었다. 고분자량 폴리스티렌(PS; 무게평균 분자량(Mw) 약 6,000,000g/mol)의 5,12-비스(페닐에티닐)나프타센의 약 10중량%가 상기 용액에 첨가되었다. FET는 기술분야에 알려져 있는 방법에 따라 용액-캐스팅 또는 처리를 하면서 형성되었다. 특히 이 방법은 유기 물질이 곁사슬에서 탄소-탄소 삼중결합을 포함하는 것이 선호된다.
예1 내지 예3의 상기 디바이스의 이동도는 기술분야에 알려져 있는 방법에 따라 포화 상태에서 다양한 게이트 전압에서 획득되는 소스-드레인 전류로부터 계산되었다.
예3에 따른 FETs는 5 ×10-4 ㎠/Vs의 전계-효과 이동도를 보여줬다.
상술한 바와 같이 본 발명은 전계-효과 트랜지스터와 같은 유기 반도체 물질을 포함하며, 상기 방법, 디바이스를 형성하는 조성물 및 특정한 화합물의 사용법에 따라 획득할 수 있는 디바이스를 형성하는 방법에 사용된다.

Claims (47)

  1. 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법에 있어서,
    용융물을 형성하기 위해 유기 반도체 물질을 포함하는 조성물을 상기 조성물의 용융점 또는 유리 전이 온도 이상의 온도로 가열하는 단계와;
    상기 용융물을 상기 조성물의 용융점 또는 유리 전이 온도 미만의 온도로 냉각하는 단계를 포함하고,
    디웨팅(dewetting)을 억제하고/억제하거나 예방할 수 있는 제1의 물질 또는 물체는 가열 전 또는 가열 동안에 조성물에 인접하거나 또는 상기 조성물은 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 추가로 포함하는,
    반도체 디바이스를 형성하는 방법.
  2. 제 1항에 있어서, 상기 제1의 물질 또는 물체는 상기 조성물 및/또는 용융물에 대해 낮은 친화력을 갖는,
    반도체 디바이스를 형성하는 방법.
  3. 제 1항 또는 제 2항에 있어서, 제1의 물질 또는 물체는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)(PTFE), 폴리(이미드)(PI), 운모, 실리콘 또는 이들의 혼합물을 포함하는,
    반도체 디바이스를 형성하는 방법.
  4. 제 1항에 있어서, 상기 작용제는 상기 조성물 및/또는 용융물의 점도를 증가시키는,
    반도체 디바이스를 형성하는 방법.
  5. 제 1항에 있어서, 상기 작용제는 기판에 대한 상기 조성물 및/또는 용융물의 친화력을 증가시키는,
    반도체 디바이스를 형성하는 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 조성물은 상기 조성물의 초기 결정화를 예방할 수 있는 제2의 물질을 포함하는,
    반도체 디바이스를 형성하는 방법.
  7. 제 6항에 있어서, 상기 제2의 물질은 또한 상기 조성물의 용융점 또는 유리 전이 온도를 상기 반도체 물질의 용융점 또는 유리 전이 온도 미만으로 낮출 수 있는,
    반도체 디바이스를 형성하는 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 유기 반도체 물질을 포함하는 상기 조성물은 공기 및/또는 빛의 존재 하에 가열되는,
    반도체 디바이스를 형성하는 방법.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서, 상기 조성물은 가열 이전에 분말 형태인,
    반도체 디바이스를 형성하는 방법.
  10. 제 1항 내지 제 8항 중 어느 한 항에 있어서, 상기 조성물은 가열 이전에 필름 형태인,
    반도체 디바이스를 형성하는 방법.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서, 상기 조성물의 상기 용융점 또는 유리 전이 온도는 100℃ 내지 1000℃인,
    반도체 디바이스를 형성하는 방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 조성물은 상기 물질의 상기 분해점 미만의 용융점 또는 유리 전이 온도를 갖는,
    반도체 디바이스를 형성하는 방법.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서, 상기 조성물은 상기 조성물의 용융점 또는 유리 전이 온도를 상기 반도체 물질의 용융점 또는 유리 전이 온도 미 만으로 낮추는 제3의 물질을 포함하는,
    반도체 디바이스를 형성하는 방법.
  14. 제 1항 내지 제 13항 중 어느 한 항에 있어서, 상기 디바이스는 필름 형태인 상기 물질을 포함하는,
    반도체 디바이스를 형성하는 방법.
  15. 제 14항에 있어서, 상기 필름은 적어도 부분적으로 결정인,
    반도체 디바이스를 형성하는 방법.
  16. 제 1항 내지 제 15항 중 어느 한 항에 있어서, 상기 유기 반도체 물질은 폴리시클릭 융합 고리계를 포함하는,
    반도체 디바이스를 형성하는 방법.
  17. 제 16항에 있어서, 상기 폴리시클릭 융합 고리계는: 아릴; 알키닐아릴; C1 내지 C20의 알킬; C2 내지 C20의 알케닐; C2 내지 C20의 알키닐; C1 내지 C20의 아랄킬; C1 내지 C20의 알콕시; 및 -CO2-Ra2 로부터 선택된 한 개 이상의 기로 선택적으로 치환되며, 여기서 Ra2는: C1 내지 C20의 치환되지 않은 알킬; C2 내지 C20의 알케닐 및 C2 내지 C20의 알키닐로부터 선택되고, 상기 한 개 이상의 아릴 및/또는 알키닐아릴 및/또는 아랄킬기는 할로; 페닐; C1 내지 C20의 알킬; C2 내지 C20의 알케닐; C2 내지 C20의 알키닐; C1 내지 C20의 아랄키; C1 내지 C20의 알콕시; 및 -CO2-Ra3 으로부터 선택된 한 개 이상의 기로 상기 방향족 고리에 선택적으로 치환되며, 여기서 Ra3은: C1 내지 C20의 치환되지 않은 알킬, C2 내지 C20의 알케닐 및 C2 내지 C20의 알키닐로부터 선택되는,
    반도체 디바이스를 형성하는 방법.
  18. 제 16항 또는 제 17항에 있어서, 상기 유기 반도체 물질은 한 개 이상의 C1 내지 C20 알킬기로 선택적으로 치환되는 테트라페닐-나프타센, 한 개 이상의 C1 내지 C20 알킬기로 선택적으로 치환되는 디페닐-나프타센에서 선택된 폴리시클릭 융합 고리계인,
    반도체 디바이스를 형성하는 방법.
  19. 제 1항 내지 제 18항 중 어느 한 항에 있어서, 상기 유기 반도체 물질은 루브렌(rubrene)인,
    반도체 디바이스를 형성하는 방법.
  20. 제 1항 내지 제 16항 중 어느 한 항에 있어서, 상기 유기 반도체 물질은 폴리머인,
    반도체 디바이스를 형성하는 방법.
  21. 제 1항 내지 제 20항 중 어느 한 항에 있어서, 상기 유기 반도체 물질을 포함하는 상기 조성물을 기판 또는 조립체 위에 도포하는 단계를 추가로 포함하는,
    반도체 디바이스를 형성하는 방법.
  22. 제 21항에 있어서, 상기 기판 또는 조립체는 절연체, 제1의 전극 세트 및 제2의 전극 세트를 포함하는,
    반도체 디바이스를 형성하는 방법.
  23. 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법으로서,
    용융물을 형성하기 위해 유기 반도체 물질을 포함하는 조성물을 상기 조성물의 용융점 또는 유리 전이 온도 이상의 온도로 가열하는 단계와;
    상기 용융물을 상기 조성물의 용융점 또는 유리 전이 온도 미만의 온도로 냉각하는 단계를 포함하고,
    상기 조성물은 상기 조성물의 초기 결정화를 예방할 수 있는 제2의 물질 또는 상기 조성물의 용융점 또는 유리 전이 온도를 상기 반도체 물질의 용융점 또는 유리 전이 온도 미만으로 낮출 수 있는 제2의 물질을 포함하는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  24. 제 23항에 있어서, 상기 제2의 물질은 다른 유기 반도체 물질인,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  25. 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법으로서,
    용융물을 형성하기 위해 유기 반도체 물질을 포함하는 조성물을 상기 조성물의 용융점 또는 유리 전이 온도 이상의 온도로 가열하는 단계와;
    상기 용융물을 상기 조성물의 용융점 또는 유리 전이 온도 미만의 온도로 냉각하는 단계를 포함하고,
    상기 조성물은 상기 조성물의 용융점을 상기 반도체 물질의 용융점 미만으로 낮추는 제3의 물질을 포함하는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  26. 제 25항에 있어서, 상기 제3의 물질은 다른 유기 반도체 물질인.
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  27. 유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법으로서,
    용매에서 상기 유기 반도체 물질을 포함하는 조성물의 용액을 제조하는 단계 를 포함하고,
    상기 조성물은 디웨팅(dewetting)을 억제하고/억제하거나 예방할 수 있는 작용제를 추가로 포함하는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  28. 제 23항 내지 제 27항 중 어느 한 항에 있어서, 상기 유기 반도체 물질을 포함하는 상기 조성물은 공기 및/또는 빛 존재 하에 가열되는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  29. 제 23항 내지 제 28항 중 어느 한 항에 있어서, 상기 조성물은 가열 이전에 분말 형태인,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  30. 제 23항 내지 제 28항 중 어느 한 항에 있어서, 상기 조성물은 가열 이전에 필름 형태인,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  31. 제 23항 내지 제 30항 중 어느 한 항에 있어서, 상기 조성물의 상기 용융점 또는 유리 전이 온도는 100℃ 내지 1000℃인,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  32. 제 23항 내지 제 31항 중 어느 한 항에 있어서, 상기 디바이스는 필름 형태의 물질을 포함하는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  33. 제 32항에 있어서, 상기 필름은 적어도 부분적으로 결정인,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  34. 제 23항 내지 제 33항 중 어느 한 항에 있어서, 상기 유기 반도체 물질은 폴리시클릭 융합 고리계를 포함하는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  35. 제 23항 내지 제 34항 중 어느 한 항에 있어서, 상기 유기 반도체 물질을 포함하는 상기 조성물을 기판 또는 조립체 위에 도포하는 단계를 추가로 포함하는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  36. 제 35항에 있어서, 상기 기판 또는 조립체는 절연체, 제1의 전극 세트 및 제2의 전극 세트를 포함하는,
    유기 반도체 물질을 포함하는 반도체 디바이스를 형성하는 방법.
  37. 제 1항 내지 제 36항 중 어느 한 항의 방법에 의해 획득할 수 있는,
    유기 반도체 물질을 포함하는 디바이스.
  38. 제 37항에 있어서, 전계-효과 트랜지스터인,
    유기 반도체 물질을 포함하는 디바이스.
  39. 전계-효과 트랜지스터를 형성하는 방법에 있어서:
    제1의 전극, 절연체, 제2의 전극세트 및 선택적으로 기판을 포함하는 조립체를 형성하는 단계와;
    상기 조립체 위에 유기 반도체 물질을 포함하는 조성물을 위치시키는 단계와;
    용융물을 형성하기 위해 상기 조립체 및/또는 상기 유기 반도체 물질을 포함하는 조성물을 상기 조성물의 용융점 또는 유리 전도 온도 이상의 온도로 가열하는 단계와;
    상기 용융물을 상기 조성물의 용융점 또는 유리 전이 온도 미만의 온도로 냉각하는 단계를 포함하고,
    디웨팅을 억제하고/억제하거나 예방할 수 있는 제1의 물질 또는 물체는 가열 전 또는 가열 동안에 상기 조성물에 인접하거나, 상기 조성물은 디웨팅을 억제하고/억제하거나 예방하는 작용제를 추가로 포함하는,
    전계-효과 트랜지스터를 형성하는 방법.
  40. 반도체 디바이스를 형성하는 조성물에 있어서:
    유기 반도체 물질 및 디웨팅을 억제하고/억제하거나 예방할 수 있는 작용제를 포함하는,
    반도체 디바이스를 형성하는 조성물.
  41. 제 40항에 있어서, 상기 작용제는 폴리머인,
    반도체 디바이스를 형성하는 조성물.
  42. 반도체 디바이스를 형성하는 조성물에 있어서:
    유기 반도체 물질 및 상기 조성물의 초기 결정화를 예방할 수 있는 제2의 물질, 또는 상기 조성물의 용융점 또는 유리 전이 온도를 상기 반도체 물질의 용융점 또는 유리 전이 온도 미만으로 낮출 수 있는 제2의 물질을 포함하는,
    반도체 디바이스를 형성하는 조성물.
  43. 제 42항에 있어서, 상기 제2의 물질은 다른 유기 반도체 물질인,
    반도체 디바이스를 형성하는 조성물.
  44. 반도체 디바이스를 형성하는 조성물에 있어서:
    유기 반도체 물질, 및 상기 조성물의 용융점 또는 유리 전이 온도를 상기 반 도체 물질의 용융점 또는 유리 전이 온도 미만으로 낮출 수 있는 제3의 물질을 포함하는,
    반도체 디바이스를 형성하는 조성물.
  45. 조성물의 디웨팅을 억제하고/억제하거나 예방하기 위해 조성물에서 폴리머의 사용 방법.
  46. 제 45항에 있어서, 상기 폴리머는 폴리스티렌인,
    사용 방법.
  47. 조성물의 초기 결정화를 예방하기 위한 유기 반도체 물질의 사용 방법.
KR1020067022308A 2004-04-27 2005-04-22 용융 기술에 의한 유기 반도체 디바이스 형성 방법 KR20070015551A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56576404P 2004-04-27 2004-04-27
US60/565,764 2004-04-27

Publications (1)

Publication Number Publication Date
KR20070015551A true KR20070015551A (ko) 2007-02-05

Family

ID=34966269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022308A KR20070015551A (ko) 2004-04-27 2005-04-22 용융 기술에 의한 유기 반도체 디바이스 형성 방법

Country Status (7)

Country Link
US (2) US8241946B2 (ko)
EP (1) EP1743390B1 (ko)
JP (1) JP2007535163A (ko)
KR (1) KR20070015551A (ko)
CN (1) CN1947276A (ko)
AT (1) ATE518258T1 (ko)
WO (1) WO2005104265A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1992013A2 (en) * 2006-03-08 2008-11-19 Applied Materials, Inc. Method and apparatus for thermal processing structures formed on a substrate
US20070212859A1 (en) * 2006-03-08 2007-09-13 Paul Carey Method of thermal processing structures formed on a substrate
JP2007266142A (ja) * 2006-03-27 2007-10-11 Central Res Inst Of Electric Power Ind ルブレン系化合物単結晶の製造方法及び有機半導体素子の製造方法並びに有機半導体素子
US7548364B2 (en) 2006-07-31 2009-06-16 Applied Materials, Inc. Ultra-fast beam dithering with surface acoustic wave modulator
JP5170627B2 (ja) * 2007-10-12 2013-03-27 独立行政法人産業技術総合研究所 有機半導体装置の作製方法及び有機半導体装置
FR2923083B1 (fr) * 2007-10-24 2015-04-17 Centre Nat Rech Scient Realisation d'une couche mince en materiau semiconducteur organique moleculaire.
JP2009176999A (ja) * 2008-01-25 2009-08-06 Keio Gijuku 縮環構造を持つ芳香族化合物を用いてなる有機トランジスタ
DE102008014158A1 (de) 2008-03-14 2009-09-17 H.C. Starck Gmbh Neue makromolekulare Verbindungen aufweisend eine Kern-Schale-Struktur zur Verwendung als Halbleiter
WO2011147819A2 (en) * 2010-05-25 2011-12-01 Eidgenössische Technische Hochschule Zürich Solid-state processing of pi-conjugated materials
US8246928B1 (en) * 2011-04-01 2012-08-21 Jawaharlal Nehru Centre For Advanced Scientific Research Methods and compositions for the separation of single-walled carbon nanotubes
GB201116251D0 (en) * 2011-09-20 2011-11-02 Cambridge Display Tech Ltd Organic semiconductor composition and organic transistor
US10600964B2 (en) * 2013-12-17 2020-03-24 Rohm And Haas Electronic Materials Llc Highly crystalline electrically conducting organic materials, methods of manufacture thereof and articles comprising the same
US10615345B2 (en) * 2016-06-03 2020-04-07 The Trustees Of Princeton University Method and device for using an organic underlayer to enable crystallization of disordered organic thin films
CN110350093B (zh) * 2018-04-08 2021-07-27 华中科技大学 一种基于熔融法制备太阳能电池吸光层的方法及其应用

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI91573C (sv) 1990-01-04 1994-07-11 Neste Oy Sätt att framställa elektroniska och elektro-optiska komponenter och kretsar
US5556706A (en) 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
US5936259A (en) 1997-10-16 1999-08-10 Lucent Technologies Inc. Thin film transistor and organic semiconductor material thereof
US6180956B1 (en) 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
US6489044B1 (en) * 1999-09-01 2002-12-03 Lucent Technologies Inc. Process for fabricating polarized organic photonics devices, and resultant articles
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
TW593622B (en) * 2000-05-19 2004-06-21 Eastman Kodak Co Method of using predoped materials for making an organic light-emitting device
US6403397B1 (en) * 2000-06-28 2002-06-11 Agere Systems Guardian Corp. Process for fabricating organic semiconductor device involving selective patterning
GB0028867D0 (en) * 2000-11-28 2001-01-10 Avecia Ltd Field effect translators,methods for the manufacture thereof and materials therefor
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
JP2002222970A (ja) * 2001-01-25 2002-08-09 Fuji Xerox Co Ltd 光電変換素子及びその製造方法
JP4036682B2 (ja) * 2001-06-06 2008-01-23 三洋電機株式会社 有機エレクトロルミネッセンス素子および発光材料
JP4269134B2 (ja) 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
JP4247377B2 (ja) * 2001-12-28 2009-04-02 独立行政法人産業技術総合研究所 薄膜トランジスタ及びその製造方法
US6740900B2 (en) 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
US7105360B2 (en) 2002-03-08 2006-09-12 International Business Machines Corporation Low temperature melt-processing of organic-inorganic hybrid
JP2003280810A (ja) * 2002-03-22 2003-10-02 Alps Electric Co Ltd 座標入力装置
JP4224578B2 (ja) * 2002-03-26 2009-02-18 独立行政法人産業技術総合研究所 有機薄膜トランジスタ
US6676381B2 (en) 2002-04-03 2004-01-13 General Electric Company Method and apparatus for casting near-net shape articles
US20030227014A1 (en) * 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
US6784017B2 (en) 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
WO2004023560A1 (ja) 2002-09-05 2004-03-18 Konica Minolta Holdings Inc. 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
AU2003290272A1 (en) * 2002-12-20 2004-07-14 Avecia Limited Improvements in and relating to organic semiconducting materials
US20060134317A1 (en) * 2003-02-03 2006-06-22 Yang Yang Method for making multifunctional organic thin films
JP4260061B2 (ja) * 2003-05-23 2009-04-30 三洋電機株式会社 屈折率分布レンズおよびそれを用いた複合光学素子
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
TWI405789B (zh) * 2005-08-30 2013-08-21 Ricoh Co Ltd 芳基胺聚合物與有機薄膜電晶體
JP5335228B2 (ja) * 2006-12-27 2013-11-06 キヤノン株式会社 新規化合物および有機半導体素子の製造方法

Also Published As

Publication number Publication date
US20120273734A1 (en) 2012-11-01
JP2007535163A (ja) 2007-11-29
WO2005104265A8 (en) 2006-12-14
US8492192B2 (en) 2013-07-23
ATE518258T1 (de) 2011-08-15
US8241946B2 (en) 2012-08-14
CN1947276A (zh) 2007-04-11
US20080254568A1 (en) 2008-10-16
WO2005104265A1 (en) 2005-11-03
EP1743390B1 (en) 2011-07-27
EP1743390A1 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
US8492192B2 (en) Composition for forming an organic semiconducting device
US6608323B2 (en) n-type thiophene semiconductors
Facchetti et al. Tuning the Semiconducting Properties of Sexithiophene by α, ω‐Substitution—α, ω‐Diperfluorohexylsexithiophene: The First n‐Type Sexithiophene for Thin‐Film Transistors
US6585914B2 (en) N-type thiophene semiconductors
Murphy et al. Organic semiconducting oligomers for use in thin film transistors
US7977149B2 (en) Transistor, organic semiconductor device, and method for manufacture of the transistor or device
WO2008127029A1 (en) Dioxypyrrolo-heteroaromatic compounds and organic electronic devices using the same
Seo et al. Characterization of perylene and tetracene-based ambipolar light-emitting field-effect transistors
Seo et al. Organic light-emitting field-effect transistors based upon pentacene and perylene
US8247264B2 (en) Transistor, method for manufacturing same, and semiconductor device comprising such transistor
Kwon et al. 4, 4′, 4 ″-Tris (4-naphthalen-1-yl-phenyl) amine as a multifunctional material for organic light-emitting diodes, organic solar cells, and organic thin-film transistors
Garnier Thin film transistors based on molecular semiconductors
EP2170862A1 (en) Use of n,n'-bis(1,1-dihydroperfluoro-c3-c5-alkyl)perylene-3,4:9,10-tetracarboxylic diimides
JP4911486B2 (ja) 有機トランジスタ
Huang et al. Electron transport in solution-grown TIPS-pentacene single crystals: Effects of gate dielectrics and polar impurities
JP2015199716A (ja) 多環縮環化合物、有機半導体材料、有機半導体デバイス及び有機トランジスタ
EP2767540A1 (en) Dioxaanthanthrene-based compound, laminated structure and molding method thereof, and electronic device and production method thereof
JP5031584B2 (ja) 有機薄膜トランジスタ
JP2008094781A (ja) テトラチアフルバレン誘導体、および、それを用いた電子デバイス
JP5635407B2 (ja) 有機半導体材料分子を用いた薄膜形成方法
Yu et al. Functionalized soluble triethylsilylethynyl anthradithiophenes (TESADTs) for organic electronic devices
Kim et al. Chain Length Effect of Dialkoxynaphthalene End-Capped Divinylbenzene for OTFT
Fukuda et al. Optimization of thin-film formation of naphthalene tetracarboxylic diimide derivatives with head and tail structure and application to transistors
Muhieddine et al. Novel annealing processes for soluble acenes
Mitzi et al. IBM TJ Watson Research Center, Yorktown Heights, New York, USA

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application