KR20070014613A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20070014613A KR20070014613A KR1020050069410A KR20050069410A KR20070014613A KR 20070014613 A KR20070014613 A KR 20070014613A KR 1020050069410 A KR1020050069410 A KR 1020050069410A KR 20050069410 A KR20050069410 A KR 20050069410A KR 20070014613 A KR20070014613 A KR 20070014613A
- Authority
- KR
- South Korea
- Prior art keywords
- scattering bar
- alignment key
- semiconductor device
- manufacturing
- semiconductor substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Abstract
Description
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도 및 그래프. 1 and 2 are a cross-sectional view and a graph showing a method for manufacturing a semiconductor device according to the prior art.
도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도 및 평면도. 3A and 3B are a cross-sectional view and a plan view showing a method for manufacturing a semiconductor device according to the present invention.
도 4는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도.4 is a cross-sectional view showing a method for manufacturing a semiconductor device according to the present invention.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 얼라인먼트 키의 격자 패턴 사이에 상기 얼라인먼트 키의 방향과 수직이 되도록 스케터링 바를 반도체 기판 상에 형성하여 반도체 기판의 절연체에 의해 반사되는 불량 신호를 수직 방향으로 산란시켜 검출되지 않도록 하여 웨이퍼 내 또는 웨이퍼 간의 정확하고 균일한 얼라인먼트 신호를 얻을 수 있다. 따라서, 오버레이 정확도가 증가되며 소자의 특성 및 수율을 향상시키는 기술을 나타낸다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, wherein a scattering bar is formed on a semiconductor substrate so as to be perpendicular to the direction of the alignment key between the lattice patterns of the alignment keys so that a bad signal reflected by the insulator of the semiconductor substrate is vertically aligned. Can be scattered to prevent detection so that accurate and uniform alignment signals can be obtained within or between wafers. Thus, overlay accuracy is increased and represents a technique for improving device properties and yields.
도 1 및 도 2는 종래 기술에 반도체 소자의 제조 방법을 도시한 단면도 및 그래프이다. 1 and 2 are cross-sectional views and graphs showing a method of manufacturing a semiconductor device in the prior art.
도 1을 참조하면, 스크라이브레인 영역의 반도체 기판(10) 상부에 절연막(20)을 형성한 후 얼라인먼트 키(30)를 형성한다. 여기서, 'A'는 얼라인먼트 키(30)와 반도체 기판(10) 사이의 거리를 나타내는데 증착 공정 및 CMP 공정등을 수행함에 따라 두께가 불균일하게 된다. 따라서, 웨이퍼 내 또는 웨이퍼 간에 오버레이가 변화되는 문제점이 있다. Referring to FIG. 1, after forming the
도 2를 참조하면, 노광 공정의 웨이퍼 얼라인먼트시 사용하는 키는 스크라이브레인 영역에 형성되며, 이는 적색광(633nm) 및 녹색광(532nm)의 두 가지 레이저를 이용하여 얼라인먼트 공정을 수행한다. 여기서, 얼라인먼트 키와 반도체 기판간의 두께에 따라 파장의 변화를 보이기 때문에 두 가지 레이저중 양호한 신호를 선택하여 얼라인먼트를 수행하기 위하여 두 가지 레이저를 사용한다. Referring to FIG. 2, a key used in wafer alignment of an exposure process is formed in a scribe region, which performs an alignment process using two lasers, red light (633 nm) and green light (532 nm). In this case, since the wavelength is changed depending on the thickness between the alignment key and the semiconductor substrate, two lasers are used to perform alignment by selecting a good signal among the two lasers.
상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 반도체 기판 상에서 얼라인먼트 키까지의 두께가 균일하지 않아 웨이퍼 내 또는 웨이퍼 간의 얼라인먼트 신호(Alignment Signal)시 정확하지 않으며 오버레이의 정확도 특성이 악화되는 문제점이 있다.In the above-described method of manufacturing a semiconductor device, there is a problem in that the thickness of the alignment key on the semiconductor substrate is not uniform, which is not accurate when the alignment signal is in or between wafers, and the accuracy of the overlay is deteriorated. .
상기 문제점을 해결하기 위하여, 얼라인먼트 키의 격자 패턴 사이에 상기 얼라인먼트 키의 방향과 수직이 되도록 스케터링 바를 반도체 기판 상에 형성하여 반도체 기판의 절연체에 의해 반사되는 불량 신호를 수직 방향으로 산란시켜 검출되지 않도록 함으로써 웨이퍼 내 또는 웨이퍼 간의 정확하고 균일한 얼라인먼트 신호를 얻을 수 있다. 따라서, 오버레이 정확도가 증가되며 소자의 특성 및 수율이 향 상되는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다. In order to solve the above problem, a scattering bar is formed on the semiconductor substrate so as to be perpendicular to the direction of the alignment key between the lattice patterns of the alignment keys, so that a bad signal reflected by the insulator of the semiconductor substrate is scattered in the vertical direction to be detected. By doing so, accurate and uniform alignment signals can be obtained in or between wafers. Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device in which the overlay accuracy is increased and the device characteristics and yield are improved.
본 발명에 따른 반도체 소자의 제조 방법은Method for manufacturing a semiconductor device according to the present invention
반도체 기판에 스케터링 바를 형성하는 단계와,Forming a scattering bar on the semiconductor substrate,
상기 스케터링 바를 포함한 반도체 기판 전면에 유전막을 형성하는 단계와,Forming a dielectric film on an entire surface of the semiconductor substrate including the scattering bar;
상기 유전막 상부에 얼라인먼트 키를 형성하는 단계Forming an alignment key on the dielectric layer
를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.
도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 도시한 평면도 및 단면도로서, 도 3a는 도 3b의 B-B'의 절단면을 도시한 단면도이다. 3A and 3B are plan views and cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention, and FIG. 3A is a cross-sectional view illustrating a cut line taken along line BB ′ of FIG. 3B.
도 3a 및 도 3b를 참조하면, 스크라이브레인 영역상의 반도체 기판(100)을 소정 깊이 식각하여 스케터링 바(Scatterring Bar)(110)를 형성한 후 반도체 기판(100) 상부에 유전막(120)을 형성한다. Referring to FIGS. 3A and 3B, the
다음에, 유전막(120) 상부에 라인/스페이스 형태를 가지는 얼라인먼트 키(130)를 형성한다. Next, an
여기서, 스케터링 바(110)는 반도체 기판(100) 상에서 반사된 신호를 분산시키기 위해 얼라인먼트 키(130)와 교차되도록 형성하는 것이 바람직하며, 더 바람직하게는 90°의 각도를 가지도록 형성한다. Here, the
상기 반사된 신호와 얼라인먼트 신호와의 간섭을 일으키지 않도록 하며, 스케터링 바(110)의 전체폭은 얼라인먼트 키(130)와 동일하게 형성하고, 0.1 내지 2 μm의 크기로 형성한다.The interference between the reflected signal and the alignment signal is not caused, and the entire width of the
또한, 얼라인먼트 키(130)와 스케터링 바(110)의 피치는 반도체 기판(200)에서 반사된 신호의 산란각을 조절하기 위해서 1 : 0.5 ~ 2 의 비로 형성한다. In addition, the pitch of the
도 4는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도이다. 4 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.
도 4를 참조하면, 반도체 기판(200) 상부에 제 1 유전막(210)을 형성하고, 제 1 유전막(210) 상부에 스케터링 바(Scatterring Bar)(220)를 형성한다. Referring to FIG. 4, a first
다음에, 스케터링 바(220)를 포함한 반도체 기판(200)의 전면에 제 2 유전막(230)을 형성한 후 제 2 유전막(230) 상부에 라인/스페이스 형태의 얼라인먼트 키(240)를 형성한다. Next, after forming the second
여기서, 스케터링 바(220)는 얼라인먼트 키(240)와 교차되도록 형성하는 것이 바람직하며, 더 바람직하게는 90°의 각도를 가지도록 형성하며 얼라인먼트 키(240) 사이의 스페이스 영역과 대응되도록 형성하는 것이 바람직하다. Here, the
또한, 얼라인먼트 키(240)와 스케터링 바(220)의 피치는 반도체 기판(200)에서 반사된 신호의 산란각을 조절하기 위해서 1 : 0.5 ~ 2 의 비로 형성한다. In addition, the pitch of the alignment key 240 and the
본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 얼라인먼트 키와 수직한 형태로 스케터링 바 (Scatterring Bar)를 형성하여 웨이퍼 내 또는 웨이 퍼 간에 일정하고 정확한 얼라인먼트 신호를 얻을 수 있다. 따라서, 오버레이 정확도가 증가되며 소자의 특성 및 수율이 향상되는 효과가 있다. In the method of manufacturing a semiconductor device according to the present invention, a scattering bar may be formed on a semiconductor substrate in a form perpendicular to an alignment key to obtain a constant and accurate alignment signal within a wafer or between wafers. Therefore, the overlay accuracy is increased and the characteristics and the yield of the device are improved.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050069410A KR20070014613A (en) | 2005-07-29 | 2005-07-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050069410A KR20070014613A (en) | 2005-07-29 | 2005-07-29 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070014613A true KR20070014613A (en) | 2007-02-01 |
Family
ID=38080362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050069410A KR20070014613A (en) | 2005-07-29 | 2005-07-29 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070014613A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9929104B2 (en) | 2016-02-02 | 2018-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device including an optical measurement pattern |
-
2005
- 2005-07-29 KR KR1020050069410A patent/KR20070014613A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9929104B2 (en) | 2016-02-02 | 2018-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device including an optical measurement pattern |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100399597B1 (en) | Overlay Key and Method for Fabricating the Same and Method for measuring Overlay using the Same in process | |
US7492049B2 (en) | Multi-layer registration and dimensional test mark for scatterometrical measurement | |
KR20070096866A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4999234B2 (en) | Photomask and method of manufacturing semiconductor device using the same | |
US20030101610A1 (en) | Structure of an overlay mark and its dosimetry application | |
KR20070014613A (en) | Method for manufacturing semiconductor device | |
TWI278909B (en) | In-line wafer surface mapping | |
JP2007049067A (en) | Semiconductor wafer and reticle | |
KR20080051554A (en) | Method of evaluating critical dimension for semiconductor device | |
KR20100072886A (en) | Multi overlay mark and method for forming the same | |
US20180358301A1 (en) | Semiconductor device and its manufacturing method | |
US20110037069A1 (en) | Method and apparatus for visually determining etch depth | |
KR100698073B1 (en) | Method of measurement a pattern shift in semiconductor device | |
KR100609046B1 (en) | Method for manufacturing overlay mark | |
KR20070038627A (en) | Overlay pattern of semiconductor device | |
KR20060046876A (en) | Method forming oxide site for measuring a thickness of layer | |
KR100546336B1 (en) | Overlay key having plurality of crossing and method for measuring overlay using the same | |
KR20050096633A (en) | A method for forming a alignment mark of a semiconductor device | |
KR100317581B1 (en) | How to Create Nested Marks Using a Frame-in-Frame Mesa Structure Mask | |
KR20020091890A (en) | A thickness measuring method of selective epitaxial grown layer | |
JP2003257929A (en) | Check pattern for wet etching | |
KR100233270B1 (en) | Patterning method for measuring the overlay | |
KR20080050013A (en) | Semiconductor device and method for manufacturing the same | |
KR20070077691A (en) | Method for forming semiconductor device | |
KR20020045743A (en) | Wafer alignment mark in semiconductor device and method for wafer alignment using it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |