KR20070013440A

KR20070013440A - 반도체 장치의 테스트를 위한 주파수 체배기

Info

Publication number: KR20070013440A
Application number: KR1020050067753A
Authority: KR
Inventors: 조성범
Original assignee: 삼성전자주식회사
Priority date: 2005-07-26
Filing date: 2005-07-26
Publication date: 2007-01-31

Abstract

본 발명은 반도체 장치를 테스트하기 위해 상기 반도체 장치의 동작에 요구되는 클럭 주파수를 증가시키는 주파수 체배기에 관한 것이다. 본 발명의 주파수 체배기는 상기 반도체 장치와 테스터 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치를 장착하여 상기 반도체 장치의 동작을 테스트하기 위한 테스터와 상기 반도체 장치와의 사이에 설치되어, 상기 테스터에서 출력되는 클럭의 주파수를 상기 반도체 장치의 동작에 요구되는 클럭의 주파수에 대응되게 체배하는 특징을 갖는다. 그리하여 본 발명은 종래의 테스터를 이용하여 고속 동작 환경을 갖는 반도체 장치를 수행함으로써 고속 동작 반도체 장치 전용 테스터를 구입하여야 하는 비용을 절감하고, 종래의 테스터의 효용성을 증가시키며, 상기 반도체 장치 내에 주파수 체배 회로를 배치함으로 인한 내부 클럭의 듀티비가 일정하지 않은 문제를 개선할 수 있으며, 주파수 체배 회로가 차지하는 면적이 증가하고 노멀 동작 특성이 저하되는 문제를 개선하는 효과를 갖는다.

클럭, 주파수, 체배기, 테스터

Description

반도체 장치의 테스트를 위한 주파수 체배기{Frequency multiplier for use in testing semiconductor device}

도 1은 반도체 장치의 테스트에 사용되는 일반적인 테스터를 나타낸 개략도.

도 2는 일반적인 주파수 체배 방법을 설명하기 위한 개략도.

도 3은 도 2의 주파수 체배 방법에 의해 발생되는 클럭을 나타낸 타이밍도.

도 4는 도 3에서와 같이 내부 클럭 주파수를 2배로 증가시키기 위한 회로의 일례를 보인 등가 회로도.

도 5는 도 4에서와 같이 내부 클럭 주파수를 2배로 증가시키기 위한 회로의 다른 일례를 보인 블록도.

도 6은 본 발명에 따른 주파수 체배기를 갖는 테스터를 나타낸 개략도.

도 7은 도 6의 주파수 체배기에 의해 테스트되는 경우에 있어서 라이트시의 동작 타이밍도.

도 8은 도 6의 주파수 체배기에 의해 테스트되는 경우에 있어서 리드시의 동작 타이밍도.

도 9는 본 발명의 제1 실시예에 따른 주파수 체배기에 의한 테스트 환경을 보인 블록도.

도 10은 본 발명의 제2 실시예에 따른 주파수 체배기에 의한 테스트 환경을 보인 블록도.

도 11은 테스터에서의 클럭이 4분기되는 경우를 보인 개략도.

도 12는 도 11의 테스트에서 나타나는 밴드 리젝션 현상의 일례를 보인 그래프.

<도면의 주요부분에 대한 부호의 설명>

100 : 반도체 장치 102 : 소켓

104 : 소켓 보드 106 : 동축 케이블

108 : 유니버셜 보드 110 : 자동 검사 장비

130, 230 : 테스터 121, 221 : 주파수 체배기

122 : 클럭 생성부 124, 224 : 스큐 조절부

222 : 데이터 스트로브 생성부 DUTa, DUTb, DUTc, DUTd : 반도체 장치

본 발명은 외부 클럭 주파수 체배기에 관한 것으로, 보다 상세하게는 반도체 장치의 테스트 설비에서의 클럭 주파수를 증가시키기 위한 외부 클럭 주파수 체배기에 관한 것이다.

일반적으로 반도체 장치의 설계 과정에서 반도체 장치를 설계한 후 정상적인 작동 여부를 확인하기 위해 소정의 테스트 과정을 거치게 된다. 이러한 테스트에는 반도체 공정의 단계에서 수행되는 테스트와 패키징 이후의 테스트로 나뉘어져 있다. 이 중 패키징 이후의 테스트는 반도체 장치에 일정한 데이터를 라이트한 이후 출력단에서 출력되는 데이터를 확인하여 상기 데이터를 조사함으로써 수행된다. 이러한 테스트를 수행하기 위해 테스트 설비(이하에서는 '테스터' 라고도 함)가 요구되고, 테스트 설비는 테스트되는 반도체 장치에 외부 클럭을 인가하고 메모리 셀에 기록된 데이터에 상응하는 출력 신호를 반도체 장치로부터 수신한다. 즉, 반도체 장치로부터 출력되는 신호에 의해 반도체 장치의 메모리 셀의 결함 여부를 파악할 수 있다. 첨부된 도면을 참조하여 설명하면 이하와 같다.

도 1은 반도체 장치의 테스트에 사용되는 일반적인 테스터를 나타낸 개략도이다.

도 1을 참조하면, 테스터에 의한 테스트 방법은 자동 검사 장비(ATE, 20)를 이용하여 반도체 장치(10)을 동작시킬 수 있는 조건(예를 들면, VDD, Timing 및 VIN 등)을 정해진 패턴(pattern)에 의해 반도체 장치(10)에 인가하여, 출력을 확인한 후 사양서(specification)에 명시된 동작 및 기능이 올바르게 수행되는지를 검사하는 방법이다.

자동 검사 장비(20)와 반도체 장치(10) 간에 입력 및 출력 신호를 전송하기 위한 인터커넥션(interconnection)은 소켓(socket, 12), 소켓 보드(혹은 DUT 보드라고도 함, 14), 동축 케이블(16) 및 유니버셜 보드(18) 등을 포함한다.

상기 유니버셜 보드(18)의 하단(미도시)에는 자동 검사 장비(20)의 PE(Pin Electronics)라 하여, 신호를 발생시키기 위한 드라이버(driver), 데이터(data)를 입출력하거나 비교하는 입출력부, 그리고 전력을 공급하기 위한 파워 서플라이가 구비된다.

상기와 같은 환경을 갖는 테스터 보드의 목적은 입력된 신호를 출력단(여기서는 반도체 장치(10))까지 신호 왜곡없이 전달하고, 반도체 장치의 동작에 요구되는 전력도 충분히 공급하기 위함이다.

상기 테스터를 통한 테스트를 위해서는 반도체 장치의 클럭 주파수와 테스트 설비의 클럭 주파수가 일치해야 한다. 양 클럭의 주파수가 일치해야 반도체 장치로부터 출력되는 데이터를 테스트 설비가 에러없이 감지할 수 있기 때문이다.

그러나, 현재의 반도체 장치의 동작 주파수는 반도체 장치가 장착되는 애플리케이션에서의 빠른 동작의 요구에 부응하기 위해 점점 높아지고 있는 추세에 있다. 반도체 장치의 동작 주파수가 높아짐에 따라 테스터의 동작 주파수도 높아져야 하는데 테스터의 비용 및 효용성 측면에서 잦은 교체가 어려운 문제점을 안고 있다. 따라서, 기존의 테스터를 사용하면서도 높은 동작 주파수를 갖는 반도체 장치를 테스트하고자 하는 노력이 경주되고 있다. 테스터의 동작 주파수는 그대로이면서(즉, 외부 클럭은 그대로이면서) 반도체 장치는 반도체 장치의 동작 주파수에서 동작하도록 하는 방법이 그것이다. 즉, 테스터의 동작 주파수(외부 클럭)를 두배(또는 N배)로 증가시키는 것이다.

클럭 주파수를 개선하기 위한 방법은 다양한데, 몇 가지 예를 들면 이하와 같다. 고속 동작 반도체 장치 전용 채널을 갖는 테스터가 그 일례이다. 그러나, 상 기 방법은 신규 테스터를 구매하여야 하며, 기존 테스터의 활용은 불가능하다는 문제점이 있다. 다음으로, 고속 클럭 주파수 테스트 모드(High Speed Clock Test Mode)의 개발이 그것이다.

이하에서는 그러한 종래의 주파수 체배 방법의 일례에 의한 고속 클럭 주파수 테스트에 대하여 첨부된 도면을 참조하여 설명한다.

도 2는 일반적인 주파수 체배 방법을 설명하기 위한 개략도이고, 도 2는 도 1의 주파수 체배 방법에 의해 발생되는 클럭을 보이기 위한 타이밍도이다.

도 2를 참조하면, 테스터에 의해 테스트되어지는 반도체 장치(Device Under Test ; DUT)로 외부 클럭(CLK), 커맨드(CMD), 어드레스(ADDR) 및 데이터(Din)가 제공되어진다. 그리고, 상기 반도체 장치(DUT)가 동작하여 데이터(Dout)가 출력되어지고, 테스터는 상기 데이터(Dout)를 조사함으로써 테스트를 수행한다.

상기 외부 클럭(CLK)은 상기 반도체 장치(DUT) 내부의 동작 클럭과 같지 않으므로, 상기 외부 클럭(CLK)의 주파수에 맞추어 반도체 장치의 테스트가 수행되게 되면, 테스트 시간이 길어지게 되고 정확한 테스트도 수행되지 않게 된다. 따라서, 상기 외부 클럭(CLK)을 체배하는 방법이 요구된다.

도 3을 참조하면, 2배로 체배된 내부 클럭(Int_CLK)이 도시되어 있다. 테스터에 의해 제공되는 외부 클럭(CLK, CLKB)을 이용하여 주파수가 두배 증가된 내부 클럭(Int_CLK)을 생성하여 테스트되는 반도체 장치(DUT)가 동작되도록 한다. 즉, 반도체 장치 내부에 주파수를 2배로 증가시켜 높은 주파수에서 동작하도록 하는 방법으로서, 외부 클럭(CLK, CLKB)을 이용하여 외부 클럭(CLK, CLKB)보다 주파수가 2 배 높은 내부 클럭(Int_CLK)에 의해 테스트 모드에서 동작하도록 한다. 이를 위해, 주파수를 2배로 증가시키는 방법에는 XOR를 이용하여 내부 클럭(Int_CLK)을 구현하는 방법과 PLL을 이용하여 내부 클럭(Int_CLK)을 구현하는 방법 등이 있다.

도 4은 도 3에서와 같이 내부 클럭(Int_CLK) 주파수를 2배로 증가시키기 위한 회로의 일례를 보인 등가 회로도이고, 도 5는 도 3에서와 같이 내부 클럭(Int_CLK) 주파수를 2배로 증가시키기 위한 회로의 다른 일례를 보인 블록도이다.

도 3 및 도 4를 참조하면, 반도체 장치에 테스터의 클럭 즉 외부 클럭(CLK)와 상기 외부 클럭(CLK)에 90도 위상차가 나는 신호(CLKB)를 인가하면, 도 3에서의 체배 회로의 XOR(40)에 의해 테스트에서 인가되는 클럭(CLK, CLKB) 주기의 2배되는 내부 클럭(Int_CLK)이 생성된다.

그러나, 상기와 같이 반도체 장치 내에 주파수 체배 회로를 배치하여 내부 클럭(Int_CLK)을 구현하는 경우에는 회로가 간단하다는 장점은 있으나 출력 신호인 내부 클럭(Int_CLK)의 듀티비(duty ratio)가 보상되지 않는 단점이 있다. 듀티비 라 함은 주기적인 펄스 신호에 있어서 주기에 대한 펄스 폭의 비를 나타내는 것이다. 여기서는 테스터에서의 클럭(CLK, CLKB)의 변화에 기인하여 상기 내부 클럭(Int_CLK)의 듀티비가 일정하지 않게 되는 문제점이 있다.

도 3 및 도 5를 참조하면, PLL(Phase Locked Loop, 50)을 이용하여 테스터의 클럭(CLK)을 2배 체배하는 회로가 블록도로 간략하게 도시되어 있다. 그러나, 상기 PLL(50)을 이용한 체배 회로는 듀티비는 보상되나 PLL(50) 회로를 배치하기 위해 소모되는 면적이 커지며, PLL(50) 회로를 포함한 반도체 장치의 설계시 안정도도 고려되어야 하는 단점이 있다.

따라서, 본 발명의 목적은 고속 동작 환경을 갖는 반도체 장치를 테스트할 수 있는 주파수 체배기를 제공함에 있다.

본 발명의 다른 목적은 종래의 테스터를 이용하여 고속 동작 환경을 갖는 반도체 장치를 수행함으로써 고속 동작 반도체 장치 전용 테스터를 구입하여야 하는 비용을 절감하고, 종래의 테스터의 효용성을 증가시키기 위한 주파수 체배기를 제공함에 있다.

본 발명의 또 다른 목적은 반도체 장치 내에 주파수 체배 회로를 배치함으로 인한 내부 클럭의 듀티비가 일정하지 않은 문제를 개선하기 위한 주파수 체배기를 제공함에 있다.

본 발명의 또 다른 목적은 반도체 장치 내에 주파수 체배 회로를 배치함으로 인해 주파수 체배 회로가 차지하는 면적이 증가하며, 노멀 동작 특성이 저하되는 문제를 개선하기 위한 주파수 체배기를 제공함에 있다.

상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따라 테스트시 반도체 장치의 동작에 요구되는 클럭 주파수를 증가시키기 위한 주파수 체배기는 상기 반도체 장치와 테스터 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치를 장착하여 상기 반도체 장치의 동작을 테스트하기 위한 테스터와 상기 반도체 장치와의 사이에 설치되어, 상기 테스터에서 출력되는 클럭의 주파수를 상기 반 도체 장치의 동작에 요구되는 클럭의 주파수에 대응되게 체배하는 것을 특징으로 한다.

여기서, 상기 주파수 체배기는 상기 테스터에서 출력되는 클럭의 주파수를 상기 반도체 장치의 동작에 요구되는 클럭의 주파수에 대응되게 체배하는 클럭 생성부; 및 상기 클럭 생성부에 의해 생성된 클럭의 듀티비를 일정하게 하기 위한 스큐 조절부를 구비할 수 있다.

또한, 상기 주파수 체배기는 상기 테스터의 소켓보드 중 상기 반도체 장치가 장착되는 면의 반대 면에 설치될 수 있다.

상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따라 데이터 스트로브에 의한 동작 환경을 갖는 반도체 장치의 데이터 스트로브의 주파수를 증가시키기 위한 주파수 체배기는 상기 반도체 장치와 테스터 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치를 장착하여 상기 반도체 장치의 동작을 테스트하기 위한 테스터와 상기 반도체 장치와의 사이에 설치되어, 상기 테스터에서 출력되는 데이터 스트로브의 주파수를 상기 반도체 장치의 동작에 요구되는 데이터 스트로브의 주파수에 대응되게 체배하는 것을 특징으로 한다.

여기서, 상기 주파수 체배기는 상기 테스터에서 출력되는 데이터 스트로브의 주파수를 상기 반도체 장치의 동작에 요구되는 데이터 스트로브의 주파수에 대응되게 체배하는 데이터 스트로브 생성부; 및 상기 데이터 스트로브 생성부에 의해 생성된 데이터 스트로브의 듀티비를 일정하게 하기 위한 스큐 조절부를 구비할 수 있다.

또한, 상기 주파수 체배기는 상기 데이터 스트로브를 제어하기 위한 출력 인에이블 신호에 의해 제어될 수 있다.

상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따라 반도체 장치를 테스트하기 위해 반도체 장치의 동작에 요구되는 클럭 주파수를 증가시키는 주파수 체배 방법은 상기 반도체 장치와 테스터 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치를 장착하여 상기 반도체 장치의 동작을 테스트하기 위한 테스터와 상기 반도체 장치와의 사이에 주파수 체배기를 설치하여, 상기 테스터에서 출력되는 클럭의 주파수를 상기 반도체 장치의 동작에 요구되는 클럭의 주파수에 대응되게 체배하는 단계; 및 상기 체배된 클럭의 듀티비를 일정하게 하기 위해 상기 체배된 클럭의 스큐를 조절하는 단계를 구비함을 특징으로 한다.

이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. 이하의 실시예에서의 설명들은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게 본 발명에 대한 보다 철저한 이해를 돕기 위한 의도 이외에는 다른 의도없이 예를 들어 도시되고 한정된 것에 불과하므로, 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.

도 6은 본 발명에 따른 주파수 체배기를 갖는 테스터를 나타낸 개략도이다.

도 6을 참조하면, 반도체 장치(100)의 동작에 요구되는 클럭 주파수를 증가시키기 위한 주파수 체배기(frequency multiplier or high speed clock chip ; HSC, 120)는 상기 반도체 장치(100)와 테스터 간의 인터페이스(interface)를 제공하기 위한 소켓 보드(socket board)(104)에 상기 반도체 장치(100)를 장착하여 상기 반도체 장치(100)의 동작을 테스트하기 위한 테스터와 상기 반도체 장치(100)와의 사이에 설치된다. 그리하여, 상기 테스터에서 출력되는 클럭의 주파수를 상기 반도체 장치(100)의 동작에 요구되는 클럭의 주파수에 대응되게 체배한다. 참조부호 102는 소켓, 106은 동축 케이블, 108은 유니버셜 보드, 110은 자동 검사 장비(ATE)를 나타내고, 상기 구성에 의한 테스트 환경은 이미 설명하였으므로 이하에서는 생략한다.

도 7은 도 6의 주파수 체배기에 의해 테스트되는 경우에 있어서 라이트(write)시의 동작 타이밍도이다.

도 7을 참조하면, 반도체 장치의 동작에 사용되는 내부 클럭(Int_CLK)의 주기는 테스터에서 출력되는 외부 클럭(Ext_CLK)의 주기의 반이다. 라이트 시, 반도체 장치의 내부 데이터(Int_DQ)는 외부 데이터(Ext_DQ)의 2배의 속도를 가져야 하므로 반도체 장치 내부에 데이터를 인버젼(inversion)할 수 있는 로직 회로에 의해 데이터를 받아들이도록 한다.

이는 반도체 장치 내부의 테스트 모드 레지스트 셋(test mode register set)을 이용하여 구현할 수 있다. 즉 라이트 명령(Ext_CMD와 Int_CMD는 동일함)이 입력되는 경우 첫 번째 및 세 번째 데이터는 그대로 받아들이고, 두 번째 및 네 번째 데이터는 반전 또는 비반전을 선택하여 모든 조합의 데이터 입력이 가능하도록 한다.

도 8은 도 6의 주파수 체배기에 의해 테스트되는 경우에 있어서 리드시의 동작 타이밍도이다.

도 8을 참조하면, 리드 명령(RD)을 동일한 어드레스에 두 번 인가하여 첫 번째 리드 명령시 데이터 체크 스트로브(1_DQ check strobe)는 첫 번째 및 세 번째 데이터(DQs)에 대응되게 하고, 두 번째 리드 명령시 데이터 체크 스트로브(2_DQ check strobe)는 두 번째 및 네 번째 데이터(DQs)에 대응되게 하면 저속의 테스터로도 고속 동작 환경에서 동작하는 반도체 장치의 리드 테스트가 가능하게 된다.

도 9는 본 발명의 제1 실시예에 따른 주파수 체배기에 의한 테스트 환경을 보인 블록도이다.

도 9를 참조하면, 본 발명의 제1 실시예에 따른 주파수 체배기(121)는 클럭 생성부(122) 및 스큐(skew) 조절부(124)를 구비한다.

상기 클럭 생성부(122)는 테스터(130)에서 출력되는 클럭(CLK)의 주파수를 반도체 장치(DUT, 100)의 동작에 요구되는 클럭의 주파수에 대응되게 체배한다. 상기 클럭 생성부(122)에서 테스터(130)에서 출력되는 클럭(CLK)을 주파수 체배하기 위한 회로는 XOR 회로 또는 PLL 회로가 사용될 수 있다. 그러한 회로의 예는 도 4 또는 도 5에 도시되어 있다.

상기 스큐 조절부(124)는 상기 클럭 생성부(122)에 의해 생성된 클럭의 듀티비(duty ratio)를 일정하게 한다. 그리하여 스큐 조절된 신호(126, 128)를 상기 반 도체 장치(100)로 출력한다. 상기 반도체 장치(100) 입장에서 보는 경우, 입력되는 스큐 조절된 신호(126, 128) 만이 실제 클럭으로서 작용한다. 그리고, 스큐 조절부(124) 및 클럭 생성부(122)의 동작을 조절은 테스터(130)에서 수행될 수 있다.

테스터(130)와 반도체 장치(100)의 인터페이스를 위한 테스트 보드(미도시) 상에 상기 주파수 체배기(121)를 설치할 수 있다. 예를 들면, 상기 주파수 체배기(121)는 상기 테스터의 소켓보드 중 상기 반도체 장치(100)가 장착되는 면의 반대 면에 설치될 수 있다. 이는 양산 병렬 테스트시에 반도체 장치(100) 측으로 핸들러가 위치하기 때문이다.

도 10은 본 발명의 제2 실시예에 따른 주파수 체배기에 의한 테스트 환경을 보인 블록도이다.

도 10을 참조하면, 본 발명의 제2 실시예에 따른 주파수 체배기는 반도체 장치(DUT, 200)와 테스터(230) 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치(200)를 장착하여 상기 반도체 장치(200)의 동작을 테스트하기 위한 테스터(230)와 상기 반도체 장치(200)와의 사이에 설치되어, 상기 테스터(230)에서 출력되는 데이터 스트로브(DSin)의 주파수를 상기 반도체 장치(200)의 동작에 요구되는 데이터 스트로브의 주파수에 대응되게 체배한다.

상기 주파수 체배기(221)는 상기 테스터(230)에서 출력되는 데이터 스트로브(DSin)의 주파수를 상기 반도체 장치의 동작에 요구되는 데이터 스트로브의 주파수에 대응되게 체배하는 데이터 스트로브 생성부(222) 및 상기 데이터 스트로브 생성부(222)에 의해 생성된 데이터 스트로브의 듀티비를 일정하게 하기 위한 스큐 조절 부(224)를 구비한다.

반도체 장치 중 데이터 스트로브에 의한 동작 환경을 갖는 반도체 장치, 예를 들면 DDR DRAM은 상기 데이터 스트로브를 입력하기 위한 데이터 스트로브 핀(DQS Pin)을 구비하고 있다. 상기 데이터 스트로브는 리드 혹은 라이트 동작시, 데이터에 대한 실제적인 클럭 기능을 갖는다. 특히 데이터 스트로브는 클럭 주파수와 동일한 주파수를 가져야 하므로, 테스트 보드 상에서 데이터 스트로브의 주파수를 체배하는 것이 요구된다.

또한, 입, 출력 기능을 갖기 위해 삼상태(tri-state) 출력 기능의 추가도 요구된다. 따라서, 데이터 스트로브에 의한 동작 환경을 갖는 반도체 장치(200)의 테스트를 위해서는 출력 제어를 위한 신호(Output Enable, OE)가 요구된다. 그리하여, 반도체 장치(200)로 출력되는 데이터 스트로브 신호(226, 228)가 상기 출력 제어를 위한 신호(OE)에 의해 제어된다.

상술한 바와 같이 본 발명은 고속 동작 환경을 갖는 반도체 장치를 테스트할 수 있으며, 종래와 같이 반도체 장치 내에 주파수 체배 회로를 배치함으로 인한 내부 클럭의 듀티비가 일정하지 않은 문제를 개선할 수 있으며, 주파수 체배 회로가 차지하는 면적이 증가하고 노멀 동작 특성이 저하되는 문제를 개선할 수 있다.

나아가. 본 발명은 복수 개의 반도체 장치를 테스트 함에 있어서 테스터에서의 클럭이 반도체 장치로 제대로 전송되지 않는 문제점을 개선할 수 있다.

도 11은 테스터에서의 클럭이 4분기되는 경우를 보인 개략도이고, 도 12는 도 11의 테스트에서 나타나는 밴드 리젝션 현상의 일례를 보인 그래프이다.

도 11에서와 같이 테스터에서의 클럭을 4분기하는 테스트 방식에서는 소켓 보드 상에서의 신호 전송 경로의 길이(signal routing trace length)에 기인한 오픈 스터브(open stub)가 발생된다. 결과적으로 테스터에서의 클럭 신호가 테스트되는 반도체 장치(DUTa, DUTb, DUTc, DUTd)까지 제대로 전송이 되지 않는 클럭 주파수 구간이 발생된다. 도 12에서의 대역 제한 구간(Band Rejection)이 그러한 구간이다. 따라서, 이러한 대역 제한 구간 때문에 클럭 신호를 저 주파수 대역에서만 한정적으로 사용되었다.

그러나, 본 발명에 의한 주파수 체배기가 테스트 보드 상에 설치되면, 클럭 증폭기 역할을 수행하는 회로를 구비하여 상기 대역 제한 구간의 발생을 감소 또는 최소화할 수 있게 된다.

본 발명의 실시예에 따른 주파수 체배기는 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.

상술한 바와 같이 본 발명은 주파수 체배기를 제공함으로써, 고속 동작 환경을 갖는 반도체 장치를 테스트할 수 있는 효과를 갖는다.

또한, 본 발명은 종래의 테스터를 이용하여 고속 동작 환경을 갖는 반도체 장치를 수행함으로써 고속 동작 반도체 장치 전용 테스터를 구입하여야 하는 비용 을 절감하고, 종래의 테스터의 효용성을 증가시키는 효과를 갖는다.

또한, 본 발명은 반도체 장치 내에 주파수 체배 회로를 배치함으로 인한 내부 클럭의 듀티비가 일정하지 않은 문제를 개선할 수 있으며, 주파수 체배 회로가 차지하는 면적이 증가하고 노멀 동작 특성이 저하되는 문제를 개선하는 효과를 갖는다.

Claims

반도체 장치를 테스트하기 위해 상기 반도체 장치의 동작에 요구되는 클럭 주파수를 증가시키는 주파수 체배기에 있어서:

상기 반도체 장치와 테스터 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치를 장착하여 상기 반도체 장치의 동작을 테스트하기 위한 테스터와 상기 반도체 장치와의 사이에 설치되어, 상기 테스터에서 출력되는 클럭의 주파수를 상기 반도체 장치의 동작에 요구되는 클럭의 주파수에 대응되게 체배하는 것을 특징으로 하는 주파수 체배기.
제1항에 있어서, 상기 주파수 체배기는,

상기 테스터에서 출력되는 클럭의 주파수를 상기 반도체 장치의 동작에 요구되는 클럭의 주파수에 대응되게 체배하는 클럭 생성부; 및

상기 클럭 생성부에 의해 생성된 클럭의 듀티비를 일정하게 하기 위한 스큐 조절부를 구비함을 특징으로 하는 주파수 체배기.
제2항에 있어서,

상기 주파수 체배기는 상기 테스터의 소켓보드 중 상기 반도체 장치가 장착 되는 면의 반대 면에 설치됨을 특징으로 하는 주파수 체배기.
데이터 스트로브에 의한 동작 환경을 갖는 반도체 장치를 테스트 하기 위해 상기 반도체 장치의 데이터 스트로브의 주파수를 증가시키는 주파수 체배기에 있어서:

상기 반도체 장치와 테스터 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치를 장착하여 상기 반도체 장치의 동작을 테스트하기 위한 테스터와 상기 반도체 장치와의 사이에 설치되어, 상기 테스터에서 출력되는 데이터 스트로브의 주파수를 상기 반도체 장치의 동작에 요구되는 데이터 스트로브의 주파수에 대응되게 체배하는 것을 특징으로 하는 주파수 체배기.
제4항에 있어서, 상기 주파수 체배기는,

상기 테스터에서 출력되는 데이터 스트로브의 주파수를 상기 반도체 장치의 동작에 요구되는 데이터 스트로브의 주파수에 대응되게 체배하는 데이터 스트로브 생성부; 및

상기 데이터 스트로브 생성부에 의해 생성된 데이터 스트로브의 듀티비를 일정하게 하기 위한 스큐 조절부를 구비함을 특징으로 하는 주파수 체배기.
제5항에 있어서,

상기 주파수 체배기는 상기 테스터의 소켓보드 중 상기 반도체 장치가 장착되는 면의 반대 면에 설치됨을 특징으로 하는 주파수 체배기.
제6항에 있어서,

상기 주파수 체배기는 상기 데이터 스트로브를 제어하기 위한 출력 인에이블 신호에 의해 제어됨을 특징으로 하는 주파수 체배기.
반도체 장치를 테스트하기 위해 반도체 장치의 동작에 요구되는 클럭 주파수를 증가시키는 주파수 체배 방법에 있어서:

상기 반도체 장치와 테스터 간의 인터페이스를 제공하기 위한 소켓 보드에 상기 반도체 장치를 장착하여 상기 반도체 장치의 동작을 테스트하기 위한 테스터와 상기 반도체 장치와의 사이에 주파수 체배기를 설치하여, 상기 테스터에서 출력되는 클럭의 주파수를 상기 반도체 장치의 동작에 요구되는 클럭의 주파수에 대응되게 체배하는 단계; 및

상기 체배된 클럭의 듀티비를 일정하게 하기 위해 상기 체배된 클럭의 스큐를 조절하는 단계를 구비함을 특징으로 하는 주파수 체배 방법.