KR20060072970A - 메모리 모듈 테스트 방법 - Google Patents

Abstract

본 발명은 메모리 모듈의 테스트 방법에 관한 것으로, 특히, 빠른 스피드와 높은 주파수의 테스트를 위한 메모리 모듈의 테스트 방법에 관한 것이다. 본 발명에 의한 메모리 모듈을 테스트하는 방법은 메모리 모듈 상에 채배가 가능한 PLL을 설치하여, 외부에서 들어오는 테스트 신호를 채배하여 내부 신호로 받아들여 메모리 모듈을 테스트하는 것을 특징으로 한다. 그리하여 모듈을 높은 주파수에서도 테스트 할 수 있게 되어 저속 테스터를 이용하여도 고속 테스트가 가능하게 된다.

모듈, 테스트, PLL

Description

메모리 모듈 테스트 방법 {Method of testing memory module}

도 1은 본 발명에 의한 메모리 모듈 테스트 방법을 설명하기 위한 도면

도 2 및 도 3은 메모리 모듈 테스트에 따른 타이밍 도를 나타낸 도면

<도면의 주요부분에 대한 부호의 설명>

10 : PLL(Phase-Locked Loop)

본 발명은 메모리 모듈의 테스트 방법에 관한 것으로, 특히, 빠른 스피드와 높은 주파수의 테스트를 위한 메모리 모듈의 테스트 방법에 관한 것이다.

최근, 컴퓨터 시스템에 대한 연구는 빠른 동작 속도와 고주파 동작 성능을 가지도록 하는 것이 추세이다. 한편, 컴퓨터 시스템에서는 주 메모리로 디램(DRAM)과 같은 메모리 장치가 사용된다. 이러한 디램(DRAM)은 컴퓨터 시스템의 요구에 부응하는 고성능을 내기 위해, 동기식 디램(SRAM: Synchronous DRAM), 이중 데이터 율(Double Data Rate) SDRAM을 거쳐, 램버스 디램(Rambus DRAM, 이하, 'RDD'라 함)으로 발전되었다.

일반적으로 싱크로너스 다이나믹 랜덤 억세스 메모리(SDRAM)나, 램버스 디램(Rambus DRAM), 또는 스터딕 랜덤 억세스 메모리(SRAM) 등과 같은 반도체 메모리를 이용한 장치에 있어서는, 소자의 조립 공정 후에 내부회로의 특성이나 신뢰성을 검사하기 위해, 조립된 반도체 소자를 소켓에 끼운 후 테스트를 실시하고 있다.

최근 반도체 소자 생산업체에서는 반도체 소자를 실제 사용하는 컴퓨터의 주기판 자체를 이용한 테스트 방법을 많이 사용하고 있는데, 이와 같이 컴퓨터의 주기판을 이용한 방법은 주기판의 이면에 모듈이나 반도체 단위 소자를 착탈 가능하게 설치할 수 있게 하기 위해 소켓을 부착한 후, 이 소켓에 테스트할 모듈이나 단위 소자를 삽입하고 PC를 가동시키므로써 반도체 소자가 정상적인 것인지 불량품인지를 판단할 수 있게 하는 것이다.

특히 최근에는 반도체 소자의 처리속도가 고속화되면서 실제로 제품이 사용되는 환경, 즉 실장환경에서의 테스트가 적절한 방법으로 인식되고 있다.

여기서 실장환경(實場環境)의 테스트라는 것은, 반도체 메모리 소자를 설치하여 사용하도록 되어 있는 PC나 워커 스테이션(WORK STATION)용 주기판에 검사할 메모리를 삽입한 다음 PC나 워커 스테이션을 동작시켜 봄으로써, 메모리 소자의 양(良), 불량(不良)을 검사하는 방법을 말한다.

이 때 주기판에 부착되는 대부분의 반도체 메모리는 모듈형태로 되어 있으나, 일부는 개별 단위의 소자들을 모듈화하여 검사하기도 하는데, 여기서 모듈화 한다는 것은 소자들을 회로적으로 연결하여 마치 모듈처럼 동작하게 만드는 회로기판을 사용한다는 것이다.

이와 같이 반도체 소자는 최종적으로 모듈로 조립되며, 여기서 모듈의 테스트는 매우 중요하다. 그리고 반도체 소자는 점점 빠른 속도와 높은 주파수를 요구하기 때문에 빠른 동작 속도와 높은 주파수의 모듈 테스트가 중요하다.

이러한 모듈을 테스트하기 위하여 모듈 외부에서 테스트 신호를 보내면 PLL을 거쳐 외부 신호가 내부 신호로 바뀌어, 모듈을 테스트하게 된다.

그런데 종래 기술에 의한 모듈 테스트 장비에서는 장비 자체가 허용하는 주파수가 제한되어 있어서 빠른 속도의 모듈을 테스트 할 수 없는 문제가 있다.

따라서 본 발명의 목적은 종래의 문제점을 해결할 수 있는 메모리 모듈 테스트 방법을 제공하는데 있다.

본 발명의 다른 목적은 높은 주파수의 모듈을 테스트 할 수 있는 메모리 모듈 테스트 방법을 제공하는데 있다.

상기 기술적 과제를 이루기 위하여 본 발명에 의한 메모리 모듈을 테스트하는 방법은 메모리 모듈 상에 채배가 가능한 PLL을 설치하여, 외부에서 들어오는 테스트 신호를 채배하여 내부 신호로 받아들여 메모리 모듈을 테스트하는 것을 특징으로 한다.

이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 실시예에서의 설명들은 본 발명이 속하는 기술분야의 통상의 지식을 가지는 자에게 본 발명의 보다 철저한 이해를 돕기 위한 의도 이외에는 다른 의도 없이 예를 들어 도시되고 한정된 것에 불과하므로, 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.

도 1은 본 발명에 의한 메모리 모듈 테스트 방법을 설명하기 위한 도면이다.

도 1에 도시된 바와 같이, 모듈에 X채배가 가능한 PLL(10)을 장착한다. 상기 PLL(Phase-Locked Loop)이란 위상 잠금 장치를 의미하며, 송신해온 신호의 위상을 동기(synchronization) 시키는 위상동기루프(회로)를 말한다. 위상동기란 기준신호원에 관해 일정한 위상각에서 동작하도록 발진기 또는 주기신호발생기를 제어하는 것을 말하며, 위상동기루프는 디지털 피변조파의 동기복조, 코히어런트 반송파의 추적, 임계의 연장, 비트(bit)의 동기, 심벌의 동기 등에 사용된다.

위상동기는 입력과 출력을 독립적으로 수행할 수 있는 엘러스틱 스토어(ES:elastic store)에 의해 전송로의 지연변동이나 흐트러짐에 따른 입력신호의 위상변동을 흡수해 특정한 시간위치에 입력신호의 프레임 위상을 맞추는 것을 말한다.

이러한 PLL을 모듈에 장착하면 외부에서 들어오는 외부신호(External clock)가 PLL을 거쳐서 내부신호(Internal clock)로 변화된다. 이때 PLL에 의하여 신호(clcok)가 X배 되기 때문에 저속 테스터(tester)를 이용하여 고속 테스트가 가능하 게 된다.

도 2 및 도 3은 메모리 모듈 테스트에 따른 타이밍 도를 나타낸 도면이다.

도 2는 라이트(write) 테스트 시의 타이밍 도이고, 도 3은 리드(read) 테스트 시의 타이밍 도이다.

도 2에 도시된 바와 같이, 라이트의 경우에는 익스터널 DQ(External DQ)가 내부에서는 2배의 속도를 가져야 하므로 DRAM내부에 데이터를 인버젼(inversion)할 수 있는 로직(logic)을 만들어 데이터를 받아들이도록 한다. 이는 DRAM내부의 테스트 MRS(Mode register set)를 이용하여 구현할 수 있다. 즉 라이트 입력 시 첫 번째와 세 번째 DQ는 그대로 받아들이고, 두 번째와 네 번째 DQ는 반전/비반전을 선택하여 모든 조합의 DQ입력이 가능하게 된다.

도 3에 도시된 바와 같이, 리드(read)의 경우에는 리드 커멘드(read commmand)를 같은 어드레스(address)로 두 번 인가하여 첫 번째 리드(read)시 DQ 체크 스트로브(DQ check strobe)는 첫 번째와 세 번째 DQ에 두고, 두 번째 리드(read)시 DQ 체크 스트로브(DQ check strobe)는 두 번째와 네 번째 DQ에 두어 체크하면 저속 테스터를 이용하여서도 리드 테스트가 가능하게 된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.

상술한 바와 같이, 본 발명에 의한 메모리 모듈 테스트 방법을 이용하면 메모리 모듈을 높은 주파수에서도 테스트 할 수 있게 되어 저속 테스터를 이용하여도 고속 테스트가 가능하게 된다.

Claims (1)

1. 메모리 모듈을 테스트하는 방법에 있어서;

   메모리 모듈 상에 채배가 가능한 PLL을 설치하여, 외부에서 들어오는 테스트 신호를 채배하여 내부 신호로 받아들여 메모리 모듈을 테스트하는 방법.

Images