KR20070005810A - Wafer alignment method - Google Patents

Wafer alignment method Download PDF

Info

Publication number
KR20070005810A
KR20070005810A KR1020050060832A KR20050060832A KR20070005810A KR 20070005810 A KR20070005810 A KR 20070005810A KR 1020050060832 A KR1020050060832 A KR 1020050060832A KR 20050060832 A KR20050060832 A KR 20050060832A KR 20070005810 A KR20070005810 A KR 20070005810A
Authority
KR
South Korea
Prior art keywords
alignment
alignment mark
wafer
mark
basic
Prior art date
Application number
KR1020050060832A
Other languages
Korean (ko)
Inventor
이요한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050060832A priority Critical patent/KR20070005810A/en
Publication of KR20070005810A publication Critical patent/KR20070005810A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G03F9/7011—Pre-exposure scan; original with original holder alignment; Prealignment, i.e. workpiece with workpiece holder

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

A wafer alignment method is provided to improve alignment accuracy by using an auxiliary alignment mark. A basic alignment mark and plural auxiliary alignment marks are selected(S2). A wafer is moved to the basic alignment mark(S3). An alignment is performed by using the basic alignment mark(S4). The wafer is moved to a first auxiliary alignment mark when an alignment error of the basic alignment mark is generated(S5). The wafer is moved to the first auxiliary alignment mark. An alignment is performed by using the first alignment mark(S6). Alignments are sequentially performed by moving the wafer to other alignment mark when an alignment error of the first auxiliary alignment mark is generated. The wafer is exposed when the alignment is succeeded.

Description

웨이퍼 얼라인먼트 방법{WAFER ALIGNMENT METHOD}Wafer alignment method {WAFER ALIGNMENT METHOD}

도 1은 일반적인 웨이퍼 맵을 나타낸 도면.1 shows a typical wafer map.

도 2는 본 발명의 일 실시예에 따른 웨이퍼 얼라인먼트 방법을 설명하기 위한 흐름도.2 is a flowchart illustrating a wafer alignment method according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 웨이퍼 얼라인먼트 방법을 설명하기 위한 흐름도.3 is a flowchart illustrating a wafer alignment method according to another embodiment of the present invention.

본 발명은 반도체 소자의 제조에 관련된 것으로서, 구체적으로는 웨이퍼 얼라인먼트 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of semiconductor devices, and more particularly, to a wafer alignment method.

웨이퍼 상에 요구되는 패턴을 형성하기 위해서는 이전 단계에서 형성된 패턴과 현 단계에서 형성되는 패턴을 오차범위 내에서 정렬하는 것이 무엇보다 중요하다. 특히, 반도체 장치의 고집적화에 따라 정렬마진이 축소되고, 대구경 웨이퍼의 도입으로 웨이퍼 전면에서 정렬이 이루어져야 하기 때문에 웨이퍼의 정렬의 중요도는 점점 커지고 있는 추세이다.In order to form the required pattern on the wafer, it is most important to align the pattern formed in the previous step with the pattern formed in the current step within an error range. In particular, as the integration margin of the semiconductor device is reduced, the alignment margin is reduced, and the alignment of the wafer is becoming more important because the alignment must be performed on the entire surface of the wafer due to the introduction of a large diameter wafer.

웨이퍼 상에 패턴을 형성하는 방법은 박막을 증착하고, 증착된 박막 상에 포 토레지스트막을 도포한 다음 포토레지스트를 필요한 패턴으로 노광하여 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각마스크로 사용하여 박막을 식각함으로써 패턴을 형성할 수 있다. 따라서, 현 단계에 형성되는 패턴이 이전 단계에서 형성된 패턴과 정확하게 정렬되도록 하기 위해서는 사진공정에서 웨이퍼가 정렬된 다음 노광하는 것이 선행되어야 한다.In the method of forming a pattern on a wafer, a thin film is deposited, a photoresist film is applied on the deposited thin film, and then the photoresist is exposed in a required pattern to form a photoresist pattern, and the photoresist pattern is used as an etching mask. The pattern may be formed by etching the thin film. Therefore, in order to ensure that the pattern formed in the present step is exactly aligned with the pattern formed in the previous step, the wafer is aligned and then exposed in the photographic process.

도 1은 일반적인 웨이퍼 맵을 나타낸 도면이다.1 is a diagram illustrating a general wafer map.

도 1을 참조하면, 반도체 장치가 제조되는 웨이퍼(10)는 다수의 칩 영역들로 구분되어 있고, 웨이퍼(10)의 소정영역에는 웨이퍼의 정렬을 위하여 각 공정단계에서 형성된 다수의 얼라인먼트 마크(12)들이 배치되어 있다. 웨이퍼를 노광하기 전에 노광설비에서 전 래티클 패턴과 현 래티클 패턴을 정확하게 중첩하기 위하여 현 래티클 패턴이 전 단계에 형성된 패턴에 정확하게 얼라인먼트되도록 하여야 한다. 상기 얼라인먼트 마크(12)는 패턴들을 정확하게 정렬하기 위한 기준이 되는데, 상기 얼라인먼트 마크(12)가 공정 진행과정에서 손상되거나 정상적으로 형성되지 않는 경우 노광장치에서 얼라인먼트 마크의 손상을 감지하여 웨이퍼 노광을 자동으로 취소한다.Referring to FIG. 1, a wafer 10 in which a semiconductor device is manufactured is divided into a plurality of chip regions, and a plurality of alignment marks 12 formed in each process step for alignment of the wafers are arranged in predetermined regions of the wafer 10. ) Are arranged. Before exposing the wafer, the current reticle pattern must be correctly aligned with the pattern formed in the previous step in order to accurately overlap the previous and the new reticle pattern in the exposure apparatus. The alignment mark 12 serves as a reference for accurately aligning patterns. When the alignment mark 12 is damaged or not normally formed during the process, the exposure apparatus detects the damage of the alignment mark and automatically performs wafer exposure. Cancel.

웨이퍼의 정렬을 위해 미리 설정된 기본 얼라인먼트 마크가 손상된 경우, 웨이퍼 상의 포토레지스트를 제거하고, 새로이 포토레지스트를 도포하여 노광 공정을 진행하더라도 다시 얼라인먼트 오류가 발생되고, 이미 포토레지스트 형성 재작업을 실시하는 동안의 공정 지연이 발생하여 수율 또한 저하될 수 밖에 없다.If the basic alignment mark preset for the alignment of the wafer is damaged, the photoresist on the wafer is removed, and a new photoresist is applied to perform the exposure process again, and an alignment error occurs again while the photoresist formation rework is already performed. Due to the process delay of the yield is also bound to fall.

본 발명이 이루고자 하는 기술적 과제는 기본 얼라인먼트 마크가 손상되었더라도 웨이퍼를 정렬하여 노광 공정을 실시할 수 있는 웨이퍼 얼라인먼트 방법을 제공하는데 있다.An object of the present invention is to provide a wafer alignment method capable of performing an exposure process by aligning a wafer even if the basic alignment mark is damaged.

본 발명이 이루고자 하는 다른 기술적 과제는 얼라인먼트 오류가 발생하지 않는 얼라인먼트 마크를 설정할 수 있는 웨이퍼 얼라인먼트 방법을 제공하는데 있다.Another object of the present invention is to provide a wafer alignment method capable of setting alignment marks in which alignment errors do not occur.

상기 기술적 과제를 달성하기 위하여 본 발명은 기본 얼라인먼트 마크가 손상되었을 때 기본 얼라인먼트 마크를 대체하여 웨이퍼를 정렬할 수 있는 예비 얼라인먼트를 미리 설정하여 웨이퍼를 정렬하는 방법을 제공한다. 이 방법은 기본 얼라인먼트 마크 및 예비 얼라인먼트 마크를 선택하고, 기본 얼라인먼트 마크로 이동하여 얼라인먼트를 실시한다. 기본 얼라인먼트 마크의 얼라인먼트 오류 발생시 예비 얼라인먼트 마크로 이동하여 얼라인먼트 실시하고, 웨이퍼를 노광한다.In order to achieve the above technical problem, the present invention provides a method of arranging wafers by setting a preliminary alignment that can align wafers by replacing the basic alignment marks when the basic alignment marks are damaged. This method selects a basic alignment mark and a preliminary alignment mark, moves to the basic alignment mark, and performs alignment. When an alignment error of the basic alignment mark occurs, the substrate is moved to the preliminary alignment mark and aligned to expose the wafer.

예비 얼라인먼트 마크는 복수개를 선택할 수 있다. 기본 얼라인먼트 마크에서 얼라인먼트가 실패한 경우, 예비 얼라인먼트 마크로 이동하여 얼라인먼트를 시도하고, 최초 선택된 예비 얼라인먼트 마크에서도 얼라인먼트가 실패한 경우, 다음 예비 얼라인먼트 마크로 이동하는 방식으로 얼라인먼트가 성공할 때까지 예비 얼라인먼트 마크로 순차적으로 이동하면서 얼라인먼트를 실시한다.A plurality of preliminary alignment marks can be selected. If the alignment fails in the primary alignment mark, the alignment moves to the preliminary alignment mark, and if the alignment fails in the first selected preliminary alignment mark, if the alignment fails in the next preliminary alignment mark, it moves sequentially to the preliminary alignment mark until the alignment is successful. Perform alignment.

기본 얼라인먼트 마크가 아닌 예비 얼라인먼트 마크에서 얼라인먼트가 성공한 경우에 당해 웨이퍼는 노광 후 인터락이 걸리도록 미리 설정하여 오버레이를 측 정한 이후 후속 공정으로 진행하도록 한다. 기본 얼라인먼트 마크에서 얼라인먼트가 실시된 경우 오버레이가 안정된 것으로 판단할 수 있으나, 예비 얼라인먼트 마크에서 얼라인먼트가 실시된 경우 오버레이값이 달라질 수 있기 때문에 예비 얼라인먼트 마크에서 얼라인먼트가 진행된 웨이퍼의 오버레이값을 측정하는 단계가 필요하다. 이 때, 오버레이 측정은 웨이퍼로 부터 해당 웨이퍼를 분리하여 작업자에 의해 진행되도록 하거나, 얼라인먼트 실시이후 자동으로 오버레이 측정이 이루어지도록 할 수도 있다.If the alignment succeeds in the preliminary alignment mark other than the basic alignment mark, the wafer is set in advance so as to take an interlock after exposure, and then proceeds to the subsequent process after measuring the overlay. When the alignment is performed on the basic alignment mark, the overlay may be determined to be stable. However, since the overlay value may vary when the alignment is performed on the preliminary alignment mark, the step of measuring the overlay value of the wafer on which the alignment is performed on the preliminary alignment mark is performed. need. In this case, the overlay measurement may be performed by an operator by separating the wafer from the wafer, or may be automatically performed after the alignment measurement.

다수의 웨이퍼 로트를 진행하는 동안 기본 얼라인먼트 마크에서 얼라인먼트가 성공하는 빈도수보다 많은 성공 빈도수를 가지는 예비 얼라인먼트 마크가 있다면, 그 예비 얼라인먼트 마크를 기본 얼라인먼트 마크로 설정하여 후속 로트들의 웨이퍼 얼라인먼트를 실시한다. 이 때, 얼라인먼트 성공 빈도수는 예비 얼라인먼트 마크에서 웨이퍼 얼라인먼트가 실시된 웨이퍼 중 오버레이값이 허용치 이내에 들어온 웨이퍼에서 계산할 수 있다.If there is a preliminary alignment mark having a success frequency greater than the frequency at which the alignment succeeds in the basic alignment mark during the processing of a plurality of wafer lots, the wafer alignment of subsequent lots is performed by setting the preliminary alignment mark as the basic alignment mark. At this time, the alignment success frequency can be calculated from the wafers in which the overlay value of the wafers on which the wafer alignment is performed in the preliminary alignment mark falls within the allowable value.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. Portions denoted by like reference numerals denote like elements throughout the specification.

도 2는 본 발명의 일 실시예에 따른 웨이퍼 얼라인먼트 방법을 설명하기 위 한 흐름도이다.2 is a flowchart illustrating a wafer alignment method according to an embodiment of the present invention.

도 2를 참조하면, 본 발명에 따른 웨이퍼 얼라인먼트 방법은 먼저 웨이퍼 상에 여러 위치에 다수의 얼라인먼트 마크를 형성하는 것을 포함한다(S1 단계). 웨이퍼 상에는 복수의 층들이 형성되는데 얼라인먼트가 요구되는 패턴을 형성할 때 패턴의 정렬을 위하여 얼라인먼트 마크가 형성된다. 일반적으로 반도체 제조공정이 진행되는 동안 웨이퍼 상에는 여러 위치에 다수의 얼라인먼트 마크가 형성되게 된다. 해당 패턴 형성 공정에서 현 레티클의 패턴을 전 레티클의 패턴에 정렬하기 위하여 얼라인먼트가 실시될 때, 정렬의 기준이 되는 얼라인먼트 마크를 기준 얼라인먼트 마크로 선택하고, 기준 얼라인먼트 마크가 손상될 경우를 대비하여 예비 얼라인먼트 마크도 함께 선택한다(S2 단계).Referring to FIG. 2, the wafer alignment method according to the present invention first includes forming a plurality of alignment marks at various positions on a wafer (step S1). A plurality of layers are formed on the wafer to form alignment marks for alignment of the patterns when forming a pattern that requires alignment. In general, a plurality of alignment marks are formed at various locations on a wafer during a semiconductor manufacturing process. When alignment is performed to align the pattern of the current reticle with the pattern of all the reticles in the pattern forming process, the alignment mark that is the basis of the alignment is selected as the reference alignment mark, and preliminary alignment is prepared in case the reference alignment mark is damaged. The mark is also selected (step S2).

노광전 웨이퍼 정렬을 위해 기본 얼라인먼트 마크로 이동한다(S3 단계). 기본 얼라인먼트 마크로 이동하여 상기 기본 얼라인먼트 마크를 기준으로 웨이퍼의 얼라인먼트를 실시한다(S4 단계). 이 때, 웨이퍼 상에 형성된 얼라인먼트 마크의 이미지를 이미지 센서를 이용하여 입력하여 그 시그널을 분석하는데, 이전 공정에서 얼라인먼트 마크가 제대로 형성되지 않았거나, 얼라인먼트 마크의 손상 또는 불순물로 인해 얼라인먼트 마크의 이미지가 훼손된 경우 웨이퍼 얼라이너는 비정상적인 얼라인먼트 마크를 이용하여 웨이퍼 얼라인먼트를 실시하지 않는다.It moves to the basic alignment mark for pre-exposure wafer alignment (step S3). The wafer is moved to the basic alignment mark and alignment of the wafer is performed based on the basic alignment mark (step S4). At this time, the image of the alignment mark formed on the wafer is input by using an image sensor to analyze the signal. If damaged, the wafer aligner does not perform wafer alignment using abnormal alignment marks.

기본 얼라인먼트 마크에서 얼라인먼트 오류가 발생한 경우, 얼라인먼트를 취소하고 미리 설정된 예비 얼라인먼트 마크로 이동한다(S5 단계). 예비 얼라인먼트 마크로 이동하여 상기 예비 얼라인먼트 마크를 기준으로 웨이퍼의 얼라인먼트를 실 시한다(S6 단계).If an alignment error occurs in the basic alignment mark, the alignment is canceled and the process moves to a preset preliminary alignment mark (step S5). Moving to the preliminary alignment mark, alignment of the wafer is performed based on the preliminary alignment mark (step S6).

종래에는 하나의 얼라인먼트 마크를 설정하여 웨이퍼를 정렬하고, 얼라인먼트 마크가 손상된 경우 곧바로 노광 공정을 취소하고 재작업을 실시하였다. 그러나, 본 발명에 따르면, 기본 얼라인먼트 마크에서 얼라인먼트 오류가 발생한 경우, 미리 설정된 예비 얼라인먼트 마크로 이동하여 얼라인먼트를 실시하여 노광 공정을 진행할 수 있다.Conventionally, one alignment mark is set to align the wafers, and if the alignment mark is damaged, the exposure process is canceled immediately and reworked. However, according to the present invention, when an alignment error occurs in the basic alignment mark, the exposure process may be performed by moving to a preset preliminary alignment mark and performing alignment.

도 3은 본 발명에 따른 웨이퍼 얼라인먼트 방법을 보다 구체적이고 상세하게 설명하기 위한 흐름도이다.3 is a flowchart illustrating a wafer alignment method according to the present invention in more detail and in detail.

도 3을 참조하면, 웨이퍼 상에 다수의 얼라인먼트 마크를 형성한다(S11 단계). 웨이퍼 상에 형성된 다수의 얼라인먼트 마크들 중에서 n개의 얼라인먼트 마크를 선택한다(S12 단계). 웨이퍼 얼라인먼트 단계에서 첫번째 얼라인먼트 마크로 이동한다(S13 단계). 첫번째 얼라인먼트 마크는 웨이퍼의 정렬에 기준이 되는 기본 얼라인먼트 마크에 해당한다. 얼라인먼트 마크로 이동하여 첫번째 얼라인먼트 마크를 기준으로 웨이퍼 얼라인먼트를 실시한다(S14 단계). 이 때, 얼라인먼트 마크가 미형성 또는 손상되어 비정상적인 이미지를 가지는 경우, 얼라인먼트를 실시하는 것이 불가능하여 얼라인먼트 오류가 발생할 수 있다. 얼라인먼트 오류가 발생한 경우에는 다음 얼라인먼트 마크로 이동하여 다시 얼라인먼트를 실시한다. 얼라인먼트가 성공할 때까지 얼라인먼트 마크를 순차적으로 이동하면서 이 과정이 반복된다. n개의 얼라인먼트 마크를 모두 거치는 동안에 얼라인먼트 마크의 이미지 손상으로 얼라인먼트가 실패한 경우에는 웨이퍼의 노광이 취소되어 작업자에 의해 후속 조치 된다(S16 단계).Referring to FIG. 3, a plurality of alignment marks are formed on a wafer (step S11). N alignment marks are selected from the plurality of alignment marks formed on the wafer (step S12). In the wafer alignment step, the process moves to the first alignment mark (step S13). The first alignment mark corresponds to the basic alignment mark which is a reference for the wafer alignment. Moving to the alignment mark, wafer alignment is performed based on the first alignment mark (step S14). At this time, when the alignment mark is unformed or damaged to have an abnormal image, alignment may be impossible and an alignment error may occur. If an alignment error has occurred, move to the next alignment mark and perform alignment again. This process is repeated, moving the alignment mark sequentially until the alignment is successful. If the alignment fails due to the damage of the image of the alignment mark while passing through all n alignment marks, the exposure of the wafer is canceled and subsequently followed by the operator (step S16).

얼라인먼트가 성공한 경우에는 웨이퍼를 노광한다(S15 단계). 기본 얼라인먼트 마크인 최초 얼라인먼트 마크에서 웨이퍼 얼라인먼트가 실시된 경우 다음 공정으로 이동하고(S18 단계), 기본 얼라인먼트 마크인 최초 선택된 얼라인먼트 마크에서 웨이퍼의 얼라인먼트가 실시되지 않고, 다른 얼라인먼트 마크를 기준으로 웨이퍼 얼라인먼트가 실시된 경우 오버레이값이 달라질 수 있기 때문에 추가적으로 오버레이를 측정한다(S17 단계). 오버레이값이 허용오차 범위 이내인 경우 다음 공정으로 이동한다(S18 단계).If the alignment is successful, the wafer is exposed (step S15). If wafer alignment is performed at the first alignment mark, which is the basic alignment mark, the process moves to the next process (step S18), and wafer alignment is not performed at the first selected alignment mark, which is the basic alignment mark, and wafer alignment is performed based on another alignment mark. In this case, since the overlay value may vary, the overlay is additionally measured (step S17). If the overlay value is within the tolerance range, go to the next step (step S18).

다수의 로트들의 얼라인먼트를 진행하는 동안 웨이퍼 얼라인먼트의 기준이 된 빈도수가 많은 얼라인먼트 마크가 있을 수 있다. 이 경우, 빈도수가 가장 많은 얼라인먼트 마크를 기본 얼라인먼트 마크로 설정하여 얼라인먼트 단계에서 가장 우선적으로 선택하여 웨이퍼 얼라인먼트를 실시한다.During the alignment of multiple lots, there may be a high frequency alignment mark that has become the basis of wafer alignment. In this case, the alignment mark with the highest frequency is set as the basic alignment mark, and the wafer alignment is performed by first selecting the alignment mark at the alignment step.

상술한 것과 같이 본 발명에 따르면, 기본 얼라인먼트 마크가 손상되어 얼라인먼트가 정상적으로 이루어지지 않는 경우 미리 설정된 예비 얼라인먼트 마크로 이동하여 이를 기준으로 웨이퍼의 얼라인먼트를 실시하고, 다수의 예비 얼라인먼트 마크를 선택함으로써 웨이퍼의 얼라인먼트가 정상적으로 이루어질 때 까지 예비 얼라인먼트 마크를 순차적으로 선택하여 웨이퍼를 얼라인한다.As described above, according to the present invention, when the basic alignment mark is damaged and the alignment is not normally performed, the wafer is aligned by moving to a preset preliminary alignment mark, performing alignment of the wafer based on the preliminary alignment mark, and selecting a plurality of preliminary alignment marks. The wafers are aligned by sequentially selecting the preliminary alignment marks until is performed normally.

본 발명에 따르면 기본 얼라인먼트 마크가 손상되더라도 예비 얼라인먼트 마크를 이용하여 웨이퍼를 정렬할 수 있고, 웨이퍼 얼라인먼트를 진행하는 동안 선택 빈도수가 가장 높은 얼라인먼트 마크를 기본 얼라인먼트 마크로 설정할 수 있기 때문에 해당 공정 단계에서 가장 적합한 얼라인먼트 마크를 선택할 수 있다.According to the present invention, even if the basic alignment mark is damaged, the wafer can be aligned using the preliminary alignment mark, and the alignment mark with the highest frequency of selection can be set as the basic alignment mark during the wafer alignment process. The alignment mark can be selected.

Claims (8)

기본 얼라인먼트 마크 및 예비 얼라인먼트 마크를 선택하는 단계;Selecting a primary alignment mark and a preliminary alignment mark; 기본 얼라인먼트 마크로 이동하여 얼라인먼트를 실시하는 단계;Moving to a basic alignment mark to perform alignment; 기본 얼라인먼트 마크의 얼라인먼트 오류 발생시 예비 얼라인먼트 마크로 이동하여 얼라인먼트 실시하는 단계; 및Moving to a preliminary alignment mark and performing alignment when an alignment error of the basic alignment mark occurs; And 웨이퍼를 노광하는 단계를 포함하는 반도체 웨이퍼 얼라인먼트 방법.A semiconductor wafer alignment method comprising exposing a wafer. 청구항 1에 있어서,The method according to claim 1, 예비 얼라인먼트 마크를 이용하여 얼라인먼트 실시된 웨이퍼는 노광후 오버레이를 측정하는 것을 특징으로 하는 반도체 웨이퍼 얼라인먼트 방법.And a wafer subjected to alignment using the preliminary alignment mark to measure post-exposure overlay. 청구항 2에 있어서,The method according to claim 2, 기본 얼라인먼트 마크를 이용한 얼라인먼트 실시보다 예비 얼라인먼트 마크를 이용한 얼라인먼트 실시 빈도가 많은 경우 예비 얼라인먼트 마크를 기본 얼라인먼트 마크로 설정하는 것을 특징으로 하는 반도체 웨이퍼 얼라인먼트 방법The semiconductor wafer alignment method comprising setting the preliminary alignment mark as the basic alignment mark when the frequency of performing the alignment using the preliminary alignment mark is greater than that of performing the alignment using the basic alignment mark. 기본 얼라인먼트 마크 및 복수개의 예비 얼라인먼트 마크를 선택하는 단계;Selecting a basic alignment mark and a plurality of preliminary alignment marks; 기본 얼라인먼트 마크로 이동하는 단계;Moving to a basic alignment mark; 기본 얼라인먼트 마크를 이용하여 얼라인먼트 실시하는 단계;Performing alignment using a basic alignment mark; 기본 얼라인먼트 마크의 얼라인먼트 오류 발생시 제 1 예비 얼라인먼트 마크로 이동하는 단계;Moving to a first preliminary alignment mark when an alignment error of the basic alignment mark occurs; 제 1 예비 얼라인먼트 마크로 이동하는 단계;Moving to a first preliminary alignment mark; 제 1 얼라인먼트 마크를 이용하여 얼라인먼트 실시하는 단계;Performing alignment using the first alignment mark; 제 1 얼라인먼트 마크의 얼라인먼트 오류 발생시 다른 얼라인먼트 마크로 이동하여 순차적으로 얼라인먼트 실시하는 단계; 및Moving to another alignment mark and performing alignment sequentially when an alignment error of the first alignment mark occurs; And 얼라인먼트 성공시 웨이퍼를 노광하는 단계를 포함하는 반도체 웨이퍼 얼라인먼트 방법.Exposing the wafer upon alignment success. 청구항 4에 있어서,The method according to claim 4, 선택된 기본 얼라인먼트 마크 및 예비 얼라인먼트 마크 모두 얼라인먼트 오류 발생시 웨이퍼 노광을 취소하는 것을 특징으로 하는 반도체 웨이퍼 얼라인먼트 방법.And the selected basic alignment mark and the preliminary alignment mark both cancel the wafer exposure when an alignment error occurs. 청구항 4에 있어서,The method according to claim 4, 얼라인먼트 성공 빈도수가 가장 많은 얼라인먼트키를 기본 얼라인먼트 마크로 재설정하는 것을 특징으로 하는 반도체 웨이퍼 얼라인먼트 방법.A method of semiconductor wafer alignment comprising resetting an alignment key with the greatest frequency of alignment success to a basic alignment mark. 청구항 4에 있어서,The method according to claim 4, 예비 얼라인먼트 마크를 이용하여 얼라인먼트 실시된 웨이퍼는 노광 후 오버 레이를 측정하는 단계를 더 포함하는 반도체 웨이퍼 얼라인먼트 방법.The wafer aligned using the preliminary alignment mark further comprises the step of measuring the post-exposure overlay. 청구항 7에 있어서,The method according to claim 7, 노광 후 적정 오버레이값을 가지는 얼라인먼트 마크중 얼라인먼트 성공 빈도가 가장 많은 얼라인먼트 마크를 기본 얼라인먼트 마크로 재설정하는 것을 특징으로 하는 반도체 웨이퍼 얼라인먼트 방법.A semiconductor wafer alignment method comprising resetting an alignment mark having the highest frequency of alignment success among alignment marks having an appropriate overlay value after exposure to a basic alignment mark.
KR1020050060832A 2005-07-06 2005-07-06 Wafer alignment method KR20070005810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060832A KR20070005810A (en) 2005-07-06 2005-07-06 Wafer alignment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060832A KR20070005810A (en) 2005-07-06 2005-07-06 Wafer alignment method

Publications (1)

Publication Number Publication Date
KR20070005810A true KR20070005810A (en) 2007-01-10

Family

ID=37871194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060832A KR20070005810A (en) 2005-07-06 2005-07-06 Wafer alignment method

Country Status (1)

Country Link
KR (1) KR20070005810A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730475B2 (en) 2007-12-10 2014-05-20 Samsung Electronics Co., Ltd. Method of aligning a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730475B2 (en) 2007-12-10 2014-05-20 Samsung Electronics Co., Ltd. Method of aligning a substrate

Similar Documents

Publication Publication Date Title
KR102379329B1 (en) Method of determining a position of a feature
KR100439472B1 (en) Method and apparatus for measuring of processing error and method and apparatus for measuring of overlay
US10573531B2 (en) Method of manufacturing semiconductor device
US6309944B1 (en) Overlay matching method which eliminates alignment induced errors and optimizes lens matching
TW200404346A (en) A method for monitoring overlay alignment on a wafer
US8174673B2 (en) Method for wafer alignment
KR101089839B1 (en) Pojection exposure device and position alignment method
TW200304669A (en) Multi-exposure lithography method and system providing increased overlay accuracy
KR20070005810A (en) Wafer alignment method
JP2002134397A (en) Photomask, semiconductor device, method for exposing semiconductor chip pattern and chip alignment accuracy inspecting device
KR20060030930A (en) Method for measuring overlay and over mark used the same
CN105759563B (en) Photomask and method for detecting photomask or wafer contamination
KR100598263B1 (en) Stepper and method for aligning shot using the same
KR100714266B1 (en) Method for amending image in process for manufacturing semiconductor device
JP2004531057A (en) Method for adjusting the overlay of two mask surfaces in a photolithographic process for the manufacture of integrated circuits
KR20030016458A (en) method for inter-locking tool induce shift data in overlay measuring apparatus
KR100644068B1 (en) Mask for photo lithography
KR100605178B1 (en) Overlay measurement method
KR100688721B1 (en) Method for measuring a overlay status in a fabricating process of a semiconductor device
KR100532761B1 (en) Method for forming overlay measuring mark
KR100611071B1 (en) Method for forming mark in semiconductor processing
KR20060055112A (en) Exposure apparatus and method for control the same
US20030211411A1 (en) Method for monitoring focus in lithography
KR20030013625A (en) Wafer alignment system in exposing apparatus
KR100576425B1 (en) Method for measuring overlay using of photoresist thickness

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination